JP4091195B2 - インタフェース制御装置及びインタフェース制御方法 - Google Patents
インタフェース制御装置及びインタフェース制御方法 Download PDFInfo
- Publication number
- JP4091195B2 JP4091195B2 JP03007599A JP3007599A JP4091195B2 JP 4091195 B2 JP4091195 B2 JP 4091195B2 JP 03007599 A JP03007599 A JP 03007599A JP 3007599 A JP3007599 A JP 3007599A JP 4091195 B2 JP4091195 B2 JP 4091195B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- data
- interface control
- communication
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Power Sources (AREA)
- Communication Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＥＥＥ１３９４規格に準拠したインタフェース制御装置及びインタフェース制御方法に関するものである。
【０００２】
ＩＥＥＥ１３９４バスにより複数の装置を接続したネットワークシステムにおいて、データ通信を行う装置間に他の装置が介在するとき、その中間に位置する装置は、データ転送を仲介する機能、いわゆるリピート機能を備えている。このリピート機能を備える携帯機器等では、消費電力の低減が要求されている。
【０００３】
【従来技術】
図４は、パーソナルコンピュータ（ＰＣ）３０、デジタルビデオカメラ（ＤＶＣ）３１、ビデオテープレコーダ（ＶＴＲ）３２をＩＥＥＥ１３９４バス３３で接続したシステム構成図である。各機器３０〜３２は、データ転送を仲介するリピート機能を備える。
【０００４】
図５は、ＤＶＣ３１に搭載されるインタフェース制御装置３５のブロック回路図である。
インタフェース制御装置３５は、入出力ポート３６，３７、インタフェース回路３８，３９、バッファ４０、クロックジェネレータ４１を含む。
【０００５】
ＤＶＣ３１が自身宛のデータを受信する場合、入力データを入出力ポート３６，３７からインタフェース回路３８，３９を介してバッファ４０に格納して、該データを画像処理等を行う内部処理回路（図示せず）に取り込む。また、画像データ等を送信する場合、ＤＶＣ３１は、内部処理回路からの画像データをバッファ４０に格納して、該データをインタフェース回路３８，３９を介して入出力ポートから出力する。このようにして、図４に示すＰＣ３０−ＤＶＣ３１間またはＤＶＣ３１−ＶＴＲ３２間のデータ転送を行う。
【０００６】
また、ＤＶＣ３１が自身宛でないデータを受信する場合、即ち、ＰＣ３０−ＶＴＲ３２間でデータ転送が行われる場合では、ＤＶＣ３１のインタフェース制御装置３５はそのデータ転送の仲介を行う。つまり、インタフェース制御装置３５はリピート転送を実施する。
【０００７】
詳しくは、ＤＶＣ３１は、ＰＣ３０−ＶＴＲ３２間で送受信されるデータを入出力ポート３６，３７、インタフェース回路３８，３９を介して一旦バッファ４０に取り込む。そして、クロックジェネレータ４１のクロック信号により再度クロッキングすることで、ＰＣ３０−ＶＴＲ３２間のデータの受け渡しが行われる。なお、図５における一点鎖線は、ＶＴＲ３２からＰＣ３０へのデータの流れを示し、二点鎖線は、ＰＣ３０からＶＴＲ３２へのデータの流れを示している。
【０００８】
【発明が解決しようとする課題】
ところで、ＩＥＥＥ１３９４規格では、１００Ｍｂｉｔ／ｓ，２００Ｍｂｉｔ／ｓ，４００Ｍｂｉｔ／ｓの転送速度が規定されている。従って、設計時において、機器のデータ転送要求、消費電力の要求に基づいて適した転送速度が採用される。つまり、携帯機器等のバッテリで駆動されるものでは、消費電力を低減すべく低速の転送速度に設定されている。従って、上記のような携帯機器、即ちバッテリで駆動されることが多いＤＶＣ３１の通信性能は、通常、１００Ｍｂｉｔ／ｓの転送速度が設定される。一方、家庭に備えられる、即ち家庭用の外部電源で駆動されるＰＣ３０及びＶＴＲ３１の通信性能は、４００Ｍｂｉｔ／ｓの転送速度が設定される。
【０００９】
ところが、リピート転送時に実施可能な転送速度は、仲介するデバイスのクロックジェネレータのクロック周波数によって決定される。つまり、図６のように低速の通信性能を持つＤＶＣ３１が高速の通信性能を持つＰＣ３０及びＶＴＲ３２の間に接続されると、リピート転送動作は、低速の１００Ｍｂｉｔ／ｓの転送速度で行われることとなる。その結果、高速で通信できるＰＣ３０やＶＴＲ３２の性能を十分に活かすことができない。また、携帯機器としてのＤＶＣ３１を高速に設計すると、消費電力が増加するためバッテリ駆動時では、電力の消耗が問題となってしまう。
【００１０】
高速で通信できるＰＣ３０、ＶＴＲ３２間を、図７のように「ＰＣ３０−ＶＴＲ３２−ＤＶＣ３１」の関係で接続すれば、２つの装置３０，３２間で４００Ｍｂｉｔ／ｓにて通信を行うことができる。しかしながら、このように接続形態を変更するためには、各機器の通信速度を予め意識しなければならず、特に家庭で使用される場合には、そのような接続を要求することは困難となっている。
【００１１】
本発明は上記問題点を解決するためになされたものであって、その目的は、その時々の通信条件に応じて最適な通信性能を設定し、ユーザが意識することなく最良の条件でネットワークに接続することができるインタフェース制御装置及び、インタフェース制御方法を提供することにある。
【００１２】
【課題を解決するための手段】
請求項１に記載の発明によれば、その時々の通信条件に応じてクロック発生手段が発生するクロック信号の周波数がクロック制御手段により変更される。具体的には、リピート転送処理を実施する場合と、自身と他の装置との間で転送処理を実施する場合とで自身の通信性能の変更が可能となる。
自身と他の装置との間でデータ転送を開始するまでは、他の装置の通信性能に応じた第１の通信速度が通知手段により他の装置に対して通知される。また、自身と他の装置との間でデータ転送を行うときは、前記第１の通信速度よりも遅い第２の通信速度が通知手段により他の装置に対して通知される。従って、ネットワークに接続する各装置間のデータ転送が最適な転送速度で実施される。
【００１３】
請求項２に記載の発明によれば、他の装置の通信性能に応じて自身の通信性能を第１の転送速度に設定してリピート転送が実施される。また、第１の転送速度よりも遅い第２の転送速度で自機と他の装置との間でデータ転送が行われる。従って、リピート転送時では、他の装置の要求が満たされることになる。また、自機と他の装置との通信は、消費電力が考慮された通信速度で実施される。
【００１４】
請求項３に記載の発明によれば、外部電源による動作時では、リピート転送を行うときに自身の通信性能が、他の装置の通信性能に応じて第１の転送速度に変更され、自身が他の装置との間でデータ転送を行うときに自身の通信性能が、前記第１の転送速度よりも遅い第２の転送速度に変更される。一方、内部電源による動作時では、リピート転送を行うときに自身の通信性能が、前記第２の転送速度に変更される。
【００１５】
請求項４に記載の発明によれば、内部電源による動作時では、リピート転送を行うときに自身の通信性能が、他の装置の通信性能に応じて第１の転送速度に変更され、自身が他の装置との間でデータ転送を行うときに通信性能が、前記第１の転送速度よりも遅い第２の転送速度に変更される。一方、外部電源による動作時では、自身の通信性能が、前記第１の転送速度に変更される。
【００１６】
請求項５に記載の発明によれば、発振回路により基本信号が発生され、該基本信号が分周回路により分周される。この基本信号の分周比がクロック制御手段により変更されることでクロック信号の周波数が変更される。つまり、クロック信号に応じて通信速度が変更される。
【００１７】
請求項６に記載の発明によれば、他の装置と接続するための複数の入出力ポートが備えられ、リピート転送時には、入力データが入力された入出力パートとは別のポートからデータが送信される。
【００１９】
請求項７に記載の発明によれば、リピート転送を行うためのデータが入力されるまでは、自身の通信性能が前記第２の通信速度に設定される。
請求項８に記載の発明によれば、リピート転送すべくデータを送信するときの通信速度よりも遅い通信速度で、内部処理回路と他の装置との間でデータ転送が実施される。
自身と他の装置との間でデータ転送を開始するまでは、他の装置の通信性能に応じた第１の通信速度が通知手段により他の装置に対して通知される。また、自身と他の装置との間でデータ転送を行うときは、前記第１の通信速度よりも遅い第２の通信速度が通知手段により他の装置に対して通知される。
【００２０】
請求項９に記載の発明によれば、外部電源による動作時には、他の装置の通信性能に応じた第１の転送速度でデータ転送が行われ、内部電源による動作時には、前記第１の通信速度よりも遅い第２の通信速度でデータ転送が行われる。
自身と他の装置との間でデータ転送を開始するまでは、他の装置の通信性能に応じた第１の通信速度が通知手段により他の装置に対して通知される。また、自身と他の装置との間でデータ転送を行うときは、前記第１の通信速度よりも遅い第２の通信速度が通知手段により他の装置に対して通知される。
【００２１】
【発明の実施の形態】
以下、本発明をデジタルビデオカメラ（ＤＶＣ）に搭載されるインタフェース制御装置に具体化した一実施形態を図面に従って説明する。本デジタルビデオカメラ（ＤＶＣ）はネットワークに接続するための通信機能を備える。
【００２２】
図１は、本実施形態のインタフェース制御装置１のブロック回路図である。また、図２は、デジタルビデオカメラ（ＤＶＣ）２、パーソナルコンピュータ（ＰＣ）３、ビデオテープレコーダ（ＶＴＲ）４をＩＥＥＥ１３９４バス５で接続したシステム構成図である。ＤＶＣ２の入出力ポート６，７は、それぞれＩＥＥＥ１３９４バス５でＰＣ３の入出力ポート８及びＶＴＲ４の入出力ポート９に接続される。
【００２３】
図１に示すように、インタフェース制御装置１は、入出力ポート６，７、インタフェース回路１１、内部回路１２、クロック制御回路１３及びクロックジェネレータ１４を含む。インタフェース制御装置１は、１チップ半導体集積回路装置（ＬＳＩ）内に形成される。
【００２４】
入出力ポート６，７はインタフェース回路１１に接続され、該インタフェース回路１１は内部回路１２に接続される。内部回路１２には、図示しないＡＣアダプタ等による外部電源またはＤＶＣ２の内蔵バッテリＢから電源が供給される。
【００２５】
内部回路１２はバッファ１５を含み、入出力ポート６，７からインタフェース回路１１を介して入力される転送データをバッファ１５に一旦格納する。そして、内部回路１２は、該データが自身宛のデータか否かを判定して、自身宛のデータであれば、画像処理等の制御を実施する内部処理回路にデータを出力する。一方、自身宛のデータでなければ、リピート転送を実施すべくバッファ１５に格納したデータをインタフェース回路６，７を介して出力するように構成される。また、内部回路１２は、内部処理回路からの画像データをバッファ１５に格納し、該格納データをインタフェース回路１１に出力する。
【００２６】
内部回路１２は、クロック制御回路１３に接続される。そして、内部回路１２は、今、外部電源により駆動されているのか、或いはバッテリＢにより駆動されているのかを判定させるための電源判定信号ＳＡをクロック制御回路１３に出力する。さらに、内部回路１２は、画像データの送信処理を実施する場合には自機からの送信を判定させるための自機判定信号ＳＢを、リピート転送を実施する場合にはリピート転送を判定させるためのリピート判定信号ＳＣをクロック制御回路１３に出力する。
【００２７】
クロック制御回路１３は、電源判定回路１６、自機判定回路１７、リピート判定回路１８を含む。電源判定回路１６は、内部回路１２からの電源判定信号ＳＡに基づいて、内部回路１２に外部電源が供給されているのか否かを判定する。自機判定回路１７は、内部回路１２からの自機判定信号ＳＢに基づいて、画像データの送信処理の実施を判定する。リピート判定回路１８は、内部回路１２からのリピート判定信号ＳＣに基づいて、リピート転送の実施を判定する。
【００２８】
クロック制御回路１３は、クロックジェネレータ１４に接続され、前述した各回路１６，１７，１８の判定結果に基づいて制御信号ＳＤを出力する。この制御信号ＳＤにより、クロックジェネレータ１４から出力されるクロック信号ＣＬＫの周波数が制御される。
【００２９】
詳しくは、クロックジェネレータ１４は、発振回路１９と分周回路２０と含む。発振回路１９により基本信号が生成され、該基本信号を分周回路２０が分周することでクロック信号ＣＬＫが生成される。分周回路２０は、クロック制御回路１３から入力される制御信号ＳＤに基づいて、その分周比を変更する。つまり、クロック信号ＣＬＫの周波数が変更される。このようにクロックジェネレータ１４内で生成されたクロック信号ＣＬＫが内部回路１２及びインタフェース回路１１に供給される。このクロック信号ＣＬＫに同期して内部回路１２及びインタフェース回路１１はバッファ１５に格納された画像データの転送処理を実施する。
【００３０】
具体的に本実施形態では、ＤＶＣ２がバッテリＢで駆動されているとき、リピート転送を実施する場合、分周回路２０は、制御信号ＳＤに応答して第１の分周比に設定を変更する。この第１の分周比は、４００Ｍｂｉｔ／ｓの転送速度に対応している。従って、ＤＶＣ２は、その通信を４００Ｍｂｉｔ／ｓの転送速度にて実施する。ＤＶＣ２がバッテリＢで駆動され、且つ自機に対するデータ転送を行う場合、分周回路２０は制御信号ＳＤに応答して第２の分周比に設定を変更する。この第２の分周比は、１００Ｍｂｉｔ／ｓの転送速度に対応している。従って、ＤＶＣ２は、その通信を１００Ｍｂｉｔ／ｓの転送速度にて実施する。これらに対してＤＶＣ２が外部電源で駆動されている時、分周回路２０は制御信号ＳＤに応答して第１の分周比に設定を変更する。従って、ＤＣＶ２は、リピート転送、画像データの送信処理を、４００Ｍｂｉｔ／ｓの転送速度にて実施する。
【００３１】
また、例えば、ＤＶＣ２がＩＥＥＥ１３９４バスに接続されたとき、その際のバスリセット時において、ＤＶＣ２，ＰＣ３，ＶＴＲ４間でネゴシエーションが実施される。詳しくは、ＤＶＣ２の内部回路１２は、ＰＣ３及びＶＴＲ４から自身の通信性能を知らせるための情報を含む転送データを入出力ポート６，７、インタフェース回路１１を介して取り込む。該データにより内部回路１２は、ＰＣ３及びＶＴＲ４の通信性能を判定する。つまり、図２に示すように、通信性能が共に４００Ｍｂｉｔ／ｓであることを判定し、内部回路１２は、自身の通信性能が４００Ｍｂｉｔ／ｓである旨の情報を含む転送データを生成して、インタフェース回路１１、入出力ポート６，７を介して出力する。
【００３２】
これと同時に、内部回路１２は、初期設定のための信号をクロック制御回路１３に出力する。クロック制御回路１３は、該信号に基づいて分周回路２０の分周比を第１の分周比に設定して、クロック信号ＣＬＫの周波数を、通信性能が４００Ｍｂｉｔ／ｓとなるように設定する。このようにして、ＤＶＣ２はネットワークに接続されたＰＣ３，ＶＴＲ４の通信性能に応じて自身の通信性能を設定して、各機器２，３，４間のデータ転送のための準備が終了する。
【００３３】
本実施形態では、クロックジェネレータ１４がクロック発生手段に相当し、インタフェース回路１１及び内部回路１２がリピート転送手段に相当する。また、内部回路１２が通知手段に相当し、クロック制御回路１３がクロック制御手段に相当する。さらに、本実施形態では、４００Ｍｂｉｔ／ｓが第１の通信速度に相当し、１００Ｍｂｉｔ／ｓが第２の通信速度に相当する。
【００３４】
次に、上記のように構成されたインタフェース制御装置１の作用を説明する。先ず、内蔵するバッテリＢによりＤＶＣ２が駆動されているときに、撮影した画像データをＤＶＣ２からＰＣ３に転送する場合を説明する。
【００３５】
ＤＶＣ２がネットワークに接続されると、バスリセットによりＤＶＣ２の通信性能は４００Ｍｂｉｔ／ｓの転送速度に設定される。その後、ＰＣ３からＤＶＣ２に対して画像データの送信要求コマンドを保持した転送データが発行されると、ＤＶＣ２は、該データを入出力ポート６からインタフェース回路１１を介して内部回路１２のバッファ１５に取り込む。内部回路１２はバッファ１５のデータに基づいて自身宛の転送データであることを判断して、画像処理等を実施する内部処理回路に信号を出力する。そして、同信号に応答して内部処理回路から内部回路１２のバッファ１５に画像データが格納される。
【００３６】
また、内部回路１２は、ＰＣ３に対して自機からの通信を１００Ｍｂｉｔ／ｓの転送速度で実施する旨の転送データを、インタフェース回路１１を介して入出力ポート６から出力する。
【００３７】
そして、内部回路１２は、各判定信号ＳＡ，ＳＢ，ＳＣをクロック制御回路１３に出力する。すると、電源判定回路１６によりバッテリＢ駆動であることが判定され、自機判定回路１７により自機からの画像データの転送処理が判定される。この判定結果に基づいて、クロック制御回路１３は、分周回路２０の分周比を第２の分周比に変更してクロック信号ＣＬＫの周波数を変更する。
【００３８】
このように変更されたクロック信号ＣＬＫに同期して、内部回路１２のバッファ１５に格納された画像データが、インタフェース回路１１を介して入出力ポート６から出力される。つまり、１００Ｍｂｉｔ／ｓの転送速度で、画像データがＰＣ３へ送出される。
【００３９】
一方、ＰＣ３は、１００Ｍｂｉｔ／ｓの転送速度で送られてくる画像データを取り込み、ディスプレー（図示せず）に画像を表示する処理などを実行する。引き続き、ＤＶＣ２からＰＣ３へ転送される画像データは、１００Ｍｂｉｔ／ｓの転送速度でデータ転送が実施される。
【００４０】
次いで、上記のように、ＤＶＣ２の通信性能が１００Ｍｂｉｔ／ｓの転送速度で設定されている状態からＤＶＣ２がリピート転送を実施する場合を説明する。先ず、ＰＣ２がＶＴＲ３に対して、例えば記録用データを送信すると、該データは、ＤＶＣ２の入出力ポート６からインタフェース回路１１を介して内部回路１２のバッファ１５に一旦格納される。内部回路１２は、バッファ１５の入力データに基づいて、自身宛のデータでないことを判定して、リピート判定信号ＳＣをクロック制御回路１３に出力する。またこのとき、内部回路１２は、ＰＣ３及びＶＴＲ４に対して自機の通信性能の変更を通知する。即ち、４００Ｍｂｉｔ／ｓの転送速度にて通信を実施する旨の転送データがインタフェース１１を介して入出力ポート６，７から送出される。
【００４１】
そして、クロック制御回路１３は、リピート判定回路１８の判定結果に基づいて、制御信号ＳＤをクロックジェネレータ１４の分周回路２０に出力して、クロック信号ＣＬＫを、４００Ｍｂｉｔ／ｓの転送速度に対応した周波数に変更する。このクロック信号ＣＬＫに基づいて内部回路１２のバッファ１５に一旦格納されたデータが、インタフェース回路１１を介して入出力ポート７から出力される。つまり、４００Ｍｂｉｔ／ｓの転送速度でデータがＶＴＲ４へ送信される。
【００４２】
一方、ＶＴＲ４は、４００Ｍｂｉｔ／ｓで転送されてきたデータを取り込み、転送データの記録処理等を実施する。引き続き、ＰＣ３からＶＴＲ４へ転送されるデータは、４００Ｍｂｉｔ／ｓの転送速度で一旦ＤＶＣ２に取り込まれた後、ＤＶＣ２における４００Ｍｂｉｔ／ｓのリピート転送処理によってＶＴＲ４に送信される。また同様に、ＶＴＲ４からＰＣ３へ転送されるデータも、４００Ｍｂｉｔ／ｓの転送速度で一旦ＤＶＣ２に取り込まれた後、ＰＣ３に送信される。
【００４３】
また、ＤＶＣ２の通信性能が４００Ｍｂｉｔ／ｓの転送速度で設定されている状態で、ＤＶＣ２からＶＴＲ４に画像データを転送するとき、内部回路１２は、クロック制御回路１３に自機判定信号ＳＢを出力する。またこのとき、内部回路１２は、ＶＴＲ４に対して自身からの通信を１００Ｍｂｉｔ／ｓの転送速度にて実施する旨の転送データを送出する。
【００４４】
そして、クロック制御回路１３によりクロックジェネレータ１４のクロック信号ＣＬＫの周波数が変更される。これにより、内部処理回路から内部回路１２のバッファ１５に格納された画像データがインタフェース回路１１に出力されて、入出力ポート７から１００Ｍｂｉｔ／ｓの転送速度でＶＴＲ４に出力される。
【００４５】
ＶＴＲ４は転送されてきたデータを１００Ｍｂｉｔ／ｓの同期速度で取り込み該データの記憶処理等を実施する。
このように、ＤＶＣ２が内蔵バッテリＢで駆動されているときは、図２に示すように、ＰＣ３−ＤＶＣ２間またはＤＶＣ２−ＶＴＲ４間でデータ転送が行われる場合、１００Ｍｂｉｔ／ｓの転送速度で通信が実施される。また、ＰＣ３−ＶＴＲ４間でデータ転送が行われる場合、ＤＶＣ２によるリピート転送が４００Ｍｂｉｔ／ｓの通信速度で実施されて、４００Ｍｂｉｔ／ｓの転送速度で通信が実施される。
【００４６】
次に、ＤＶＣ２が外部電源で駆動される場合を説明する。
先ず、外部電源がＤＶＣ２に接続されると内部回路１２が外部電源の供給を判断して、クロック制御回路１３に対して電源判定信号ＳＡを出力する。またこのとき、内部回路１２は、ＰＣ３及びＶＴＲ４に対して、自身からの通信を４００Ｍｂｉｔ／ｓの転送速度にて実施する旨の転送データを、インタフェース回路１１を介して入出力ポート６，７から出力する。
【００４７】
クロック制御回路１３は、電源判定回路１６により外部電源で駆動していることを判定して、通信性能を４００Ｍｂｉｔ／ｓの転送速度に変更すべく分周回路２０の分周比を変更する。これにより、クロック信号ＣＬＫの周波数が変更されて、内部回路１２及びインタフェース回路１１により４００Ｍｂｉｔ／ｓの転送速度でデータが転送される。
【００４８】
つまり、図３に示すように、ＤＶＣ２が外部電源で駆動されているときは、ＰＣ３−ＶＴＲ４間、ＰＣ３−ＤＶＣ２間、ＤＶＣ２−ＶＴＲ４間の全ての通信が４００Ｍｂｉｔ／ｓの転送速度で実施される。
【００４９】
なお、例えば、ＰＣ３の通信性能が４００Ｍｂｉｔ／ｓの転送速度、ＶＴＲ４の通信性能が２００Ｍｂｉｔ／ｓの転送速度であれば、ＶＴＲ４との間でネゴシエーションが行われ、ＤＶＣ２はリピート転送時の自身の通信性能を２００Ｍｂｉｔ／ｓの転送速度に設定する。なお、ＰＣ４もＶＴＲ４の通信性能に応じてその通信性能を、２００Ｍｂｉｔ／ｓの転送速度に設定する。この場合、２００Ｍｂｉｔ／ｓが第１の通信速度に相当する。また、ネットワークに接続される機器としては、上述のように、ＤＶＣ２，ＰＣ３，ＶＴＲ４が接続される場合に限定するものではなく、接続される機器の種類、個数等が異なるネットワークシステムに適用できることは明らかである。
【００５０】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）ネットワークに接続されたＤＶＣ２は、その時々の通信条件に応じて最適な通信性能が設定され、ユーザが意識することなく最良の条件でネットワークに接続することができる。このため、特に、家電機器等に本インタフェース制御装置１を適用すれば、ユーザが機器の接続方法を意識することなく使用でき実用上好ましいものとなる。
【００５１】
（２）ＰＣ３とＶＴＲ４との間でデータ転送が行われるとき、ＰＣ３とＶＴＲ４の通信性能に応じてＤＶＣ２の通信性能が４００Ｍｂｉｔ／ｓの転送速度に設定され、リピート転送が実施される。従って、ＰＣ３とＶＴＲ４間で最適な転送速度で転送処理が実施できる。また、内部電源としてのバッテリＢ駆動時では、ＤＶＣ２−ＰＣ３間の通信またはＤＶＣ２−ＶＴＲ４間の通信は、１００Ｍｂｉｔ／ｓの転送速度で実施されるので、ＤＶＣ２の消費電力の低減を図ることができる。
【００５２】
尚、上記各実施形態は、以下の態様で実施してもよい。
○上記実施形態のＤＶＣ２は、画像データ送信時において、自身の通信性能を１００Ｍｂｉｔ／ｓの転送速度に設定するものであるが、例えば、画像データを受け取る機能のあるＤＶＣでは、画像データの受信時においても、自身の通信性能を１００Ｍｂｉｔ／ｓの転送速度に設定するようにしてもよい。このようにしても、ＤＶＣの消費電力の低減を図ることができる。
【００５３】
また、本インタフェース制御装置１を適用する機器は、ＤＶＣに限ることなく、例えば、小型携帯用パソコン等であってもよい。
○上記実施形態では、クロックジェネレータ１４は、分周回路２０の分周比を変更する構成であったが、これに限定しない。例えば、周波数を変更可能な発振器を備え、クロック制御回路１３からの制御信号に基づいて、発振器がクロック信号ＣＬＫの周波数を変更するように構成してもよい。
【００５４】
○上記実施形態では、内部回路１２からの電源判定信号ＳＡにより、ＤＶＣ２が外部電源で駆動されているのか、或いはバッテリＢで駆動されているかを判定する構成であったが、これに限定するものではない。例えば、ＤＶＣ２内に別に設けられた電源検出回路からの信号に基づいてクロック制御回路１３が外部電源により駆動されているのか否かを判定できるように構成してもよい。また、電源判定回路１６が自身に供給される電源に基づいて判断する構成としてもよい。
【００５５】
○上記実施形態では、ＤＶＣ２の通信性能は、バッテリ駆動時において、自身とＰＣ３，ＶＴＲ４との間でデータ転送を行う場合に１００Ｍｂｉｔ／ｓ、リピート転送を実施する場合に４００Ｍｂｉｔ／ｓの転送速度に設定し、外部電源駆動時において、４００Ｍｂｉｔ／ｓの転送速度に設定するものであったが、これに限定するものではない。
【００５６】
例えば、外部電源駆動時においても、ＤＶＣ２がデータ転送する場合に１００Ｍｂｉｔ／ｓ、リピート転送を実施する場合に４００Ｍｂｉｔ／ｓの転送速度を設定するものであってもよい。
【００５７】
また、バッテリ駆動時には、リピート転送であるか否かに拘わらず、１００Ｍｂｉｔ／ｓに通信速度を設定し、外部電源駆動時において、自身とＰＣ３，ＶＴＲ４との間でデータ転送を行う場合に１００Ｍｂｉｔ／ｓ、リピート転送を実施する場合に４００Ｍｂｉｔ／ｓの転送速度に設定するものでもよい。
【００５８】
さらには、リピート転送であるか否かに拘わらず、バッテリ駆動時には１００Ｍｂｉｔ／ｓに、外部電源駆動時には４００Ｍｂｉｔ／ｓに転送速度を設定するものであってもよい。
【００５９】
勿論、外部電源により駆動されているときも、自身とＰＣ３，ＶＴＲ４との間でデータ転送を行う場合に１００Ｍｂｉｔ／ｓ、リピート転送を実施する場合に４００Ｍｂｉｔ／ｓの転送速度に設定するものであってもよい。
【００６０】
○上記実施形態では、バスリセット時において、ＤＶＣ２は自機の通信性能として、４００Ｍｂｉｔ／ｓの転送速度をＰＣ３，ＶＴＲ４に通知する構成であったが、これに限定するものではない。例えば、ＤＶＣ２がバッテリで駆動されている状態で、バスリセットが実施されたとき、１００Ｍｂｉｔ／ｓの転送速度を通知する構成にしてもよい。このようすれば、消費電力の低減を図ることができ、実用上好ましいものとなる。
【００６１】
【発明の効果】
以上詳述したように、本発明によれば、その時々の通信条件に応じて最適な通信性能を設定し、ユーザが意識することなく最良の条件でネットワークに接続することができる。このため、特に、家電機器等に適用すれば、ユーザが機器の接続方法を意識することなく使用でき実用上好ましいものとなる。
【図面の簡単な説明】
【図１】 一実施形態のインタフェース制御装置のブロック回路図。
【図２】 ＩＥＥＥ１３９４バスで各機器を接続したシステム構成図。
【図３】 ＩＥＥＥ１３９４バスで各機器を接続したシステム構成図。
【図４】 ＩＥＥＥ１３９４バスで各機器を接続したシステム構成図。
【図５】 従来のインタフェース制御装置のブロック回路図。
【図６】 各機器間のデータの転送速度を説明するための図。
【図７】 各機器間のデータの転送速度を説明するための図。
【符号の説明】
１ インタフェース制御装置
３ 他の装置としてのパーソナルコンピュータ
４ 他の装置としてのビデオテープレコーダ
６，７ 入出力ポート
１１ リピート転送手段を構成するインタフェース回路
１２ リピート転送手段を構成する内部回路
１３ クロック制御手段としてのクロック制御回路
１４ クロック発生手段としてのクロックジェネレータ
Ｂ 内部電源としてのバッテリ
ＣＬＫ クロック信号
【発明の属する技術分野】
本発明は、ＩＥＥＥ１３９４規格に準拠したインタフェース制御装置及びインタフェース制御方法に関するものである。
【０００２】
ＩＥＥＥ１３９４バスにより複数の装置を接続したネットワークシステムにおいて、データ通信を行う装置間に他の装置が介在するとき、その中間に位置する装置は、データ転送を仲介する機能、いわゆるリピート機能を備えている。このリピート機能を備える携帯機器等では、消費電力の低減が要求されている。
【０００３】
【従来技術】
図４は、パーソナルコンピュータ（ＰＣ）３０、デジタルビデオカメラ（ＤＶＣ）３１、ビデオテープレコーダ（ＶＴＲ）３２をＩＥＥＥ１３９４バス３３で接続したシステム構成図である。各機器３０〜３２は、データ転送を仲介するリピート機能を備える。
【０００４】
図５は、ＤＶＣ３１に搭載されるインタフェース制御装置３５のブロック回路図である。
インタフェース制御装置３５は、入出力ポート３６，３７、インタフェース回路３８，３９、バッファ４０、クロックジェネレータ４１を含む。
【０００５】
ＤＶＣ３１が自身宛のデータを受信する場合、入力データを入出力ポート３６，３７からインタフェース回路３８，３９を介してバッファ４０に格納して、該データを画像処理等を行う内部処理回路（図示せず）に取り込む。また、画像データ等を送信する場合、ＤＶＣ３１は、内部処理回路からの画像データをバッファ４０に格納して、該データをインタフェース回路３８，３９を介して入出力ポートから出力する。このようにして、図４に示すＰＣ３０−ＤＶＣ３１間またはＤＶＣ３１−ＶＴＲ３２間のデータ転送を行う。
【０００６】
また、ＤＶＣ３１が自身宛でないデータを受信する場合、即ち、ＰＣ３０−ＶＴＲ３２間でデータ転送が行われる場合では、ＤＶＣ３１のインタフェース制御装置３５はそのデータ転送の仲介を行う。つまり、インタフェース制御装置３５はリピート転送を実施する。
【０００７】
詳しくは、ＤＶＣ３１は、ＰＣ３０−ＶＴＲ３２間で送受信されるデータを入出力ポート３６，３７、インタフェース回路３８，３９を介して一旦バッファ４０に取り込む。そして、クロックジェネレータ４１のクロック信号により再度クロッキングすることで、ＰＣ３０−ＶＴＲ３２間のデータの受け渡しが行われる。なお、図５における一点鎖線は、ＶＴＲ３２からＰＣ３０へのデータの流れを示し、二点鎖線は、ＰＣ３０からＶＴＲ３２へのデータの流れを示している。
【０００８】
【発明が解決しようとする課題】
ところで、ＩＥＥＥ１３９４規格では、１００Ｍｂｉｔ／ｓ，２００Ｍｂｉｔ／ｓ，４００Ｍｂｉｔ／ｓの転送速度が規定されている。従って、設計時において、機器のデータ転送要求、消費電力の要求に基づいて適した転送速度が採用される。つまり、携帯機器等のバッテリで駆動されるものでは、消費電力を低減すべく低速の転送速度に設定されている。従って、上記のような携帯機器、即ちバッテリで駆動されることが多いＤＶＣ３１の通信性能は、通常、１００Ｍｂｉｔ／ｓの転送速度が設定される。一方、家庭に備えられる、即ち家庭用の外部電源で駆動されるＰＣ３０及びＶＴＲ３１の通信性能は、４００Ｍｂｉｔ／ｓの転送速度が設定される。
【０００９】
ところが、リピート転送時に実施可能な転送速度は、仲介するデバイスのクロックジェネレータのクロック周波数によって決定される。つまり、図６のように低速の通信性能を持つＤＶＣ３１が高速の通信性能を持つＰＣ３０及びＶＴＲ３２の間に接続されると、リピート転送動作は、低速の１００Ｍｂｉｔ／ｓの転送速度で行われることとなる。その結果、高速で通信できるＰＣ３０やＶＴＲ３２の性能を十分に活かすことができない。また、携帯機器としてのＤＶＣ３１を高速に設計すると、消費電力が増加するためバッテリ駆動時では、電力の消耗が問題となってしまう。
【００１０】
高速で通信できるＰＣ３０、ＶＴＲ３２間を、図７のように「ＰＣ３０−ＶＴＲ３２−ＤＶＣ３１」の関係で接続すれば、２つの装置３０，３２間で４００Ｍｂｉｔ／ｓにて通信を行うことができる。しかしながら、このように接続形態を変更するためには、各機器の通信速度を予め意識しなければならず、特に家庭で使用される場合には、そのような接続を要求することは困難となっている。
【００１１】
本発明は上記問題点を解決するためになされたものであって、その目的は、その時々の通信条件に応じて最適な通信性能を設定し、ユーザが意識することなく最良の条件でネットワークに接続することができるインタフェース制御装置及び、インタフェース制御方法を提供することにある。
【００１２】
【課題を解決するための手段】
請求項１に記載の発明によれば、その時々の通信条件に応じてクロック発生手段が発生するクロック信号の周波数がクロック制御手段により変更される。具体的には、リピート転送処理を実施する場合と、自身と他の装置との間で転送処理を実施する場合とで自身の通信性能の変更が可能となる。
自身と他の装置との間でデータ転送を開始するまでは、他の装置の通信性能に応じた第１の通信速度が通知手段により他の装置に対して通知される。また、自身と他の装置との間でデータ転送を行うときは、前記第１の通信速度よりも遅い第２の通信速度が通知手段により他の装置に対して通知される。従って、ネットワークに接続する各装置間のデータ転送が最適な転送速度で実施される。
【００１３】
請求項２に記載の発明によれば、他の装置の通信性能に応じて自身の通信性能を第１の転送速度に設定してリピート転送が実施される。また、第１の転送速度よりも遅い第２の転送速度で自機と他の装置との間でデータ転送が行われる。従って、リピート転送時では、他の装置の要求が満たされることになる。また、自機と他の装置との通信は、消費電力が考慮された通信速度で実施される。
【００１４】
請求項３に記載の発明によれば、外部電源による動作時では、リピート転送を行うときに自身の通信性能が、他の装置の通信性能に応じて第１の転送速度に変更され、自身が他の装置との間でデータ転送を行うときに自身の通信性能が、前記第１の転送速度よりも遅い第２の転送速度に変更される。一方、内部電源による動作時では、リピート転送を行うときに自身の通信性能が、前記第２の転送速度に変更される。
【００１５】
請求項４に記載の発明によれば、内部電源による動作時では、リピート転送を行うときに自身の通信性能が、他の装置の通信性能に応じて第１の転送速度に変更され、自身が他の装置との間でデータ転送を行うときに通信性能が、前記第１の転送速度よりも遅い第２の転送速度に変更される。一方、外部電源による動作時では、自身の通信性能が、前記第１の転送速度に変更される。
【００１６】
請求項５に記載の発明によれば、発振回路により基本信号が発生され、該基本信号が分周回路により分周される。この基本信号の分周比がクロック制御手段により変更されることでクロック信号の周波数が変更される。つまり、クロック信号に応じて通信速度が変更される。
【００１７】
請求項６に記載の発明によれば、他の装置と接続するための複数の入出力ポートが備えられ、リピート転送時には、入力データが入力された入出力パートとは別のポートからデータが送信される。
【００１９】
請求項７に記載の発明によれば、リピート転送を行うためのデータが入力されるまでは、自身の通信性能が前記第２の通信速度に設定される。
請求項８に記載の発明によれば、リピート転送すべくデータを送信するときの通信速度よりも遅い通信速度で、内部処理回路と他の装置との間でデータ転送が実施される。
自身と他の装置との間でデータ転送を開始するまでは、他の装置の通信性能に応じた第１の通信速度が通知手段により他の装置に対して通知される。また、自身と他の装置との間でデータ転送を行うときは、前記第１の通信速度よりも遅い第２の通信速度が通知手段により他の装置に対して通知される。
【００２０】
請求項９に記載の発明によれば、外部電源による動作時には、他の装置の通信性能に応じた第１の転送速度でデータ転送が行われ、内部電源による動作時には、前記第１の通信速度よりも遅い第２の通信速度でデータ転送が行われる。
自身と他の装置との間でデータ転送を開始するまでは、他の装置の通信性能に応じた第１の通信速度が通知手段により他の装置に対して通知される。また、自身と他の装置との間でデータ転送を行うときは、前記第１の通信速度よりも遅い第２の通信速度が通知手段により他の装置に対して通知される。
【００２１】
【発明の実施の形態】
以下、本発明をデジタルビデオカメラ（ＤＶＣ）に搭載されるインタフェース制御装置に具体化した一実施形態を図面に従って説明する。本デジタルビデオカメラ（ＤＶＣ）はネットワークに接続するための通信機能を備える。
【００２２】
図１は、本実施形態のインタフェース制御装置１のブロック回路図である。また、図２は、デジタルビデオカメラ（ＤＶＣ）２、パーソナルコンピュータ（ＰＣ）３、ビデオテープレコーダ（ＶＴＲ）４をＩＥＥＥ１３９４バス５で接続したシステム構成図である。ＤＶＣ２の入出力ポート６，７は、それぞれＩＥＥＥ１３９４バス５でＰＣ３の入出力ポート８及びＶＴＲ４の入出力ポート９に接続される。
【００２３】
図１に示すように、インタフェース制御装置１は、入出力ポート６，７、インタフェース回路１１、内部回路１２、クロック制御回路１３及びクロックジェネレータ１４を含む。インタフェース制御装置１は、１チップ半導体集積回路装置（ＬＳＩ）内に形成される。
【００２４】
入出力ポート６，７はインタフェース回路１１に接続され、該インタフェース回路１１は内部回路１２に接続される。内部回路１２には、図示しないＡＣアダプタ等による外部電源またはＤＶＣ２の内蔵バッテリＢから電源が供給される。
【００２５】
内部回路１２はバッファ１５を含み、入出力ポート６，７からインタフェース回路１１を介して入力される転送データをバッファ１５に一旦格納する。そして、内部回路１２は、該データが自身宛のデータか否かを判定して、自身宛のデータであれば、画像処理等の制御を実施する内部処理回路にデータを出力する。一方、自身宛のデータでなければ、リピート転送を実施すべくバッファ１５に格納したデータをインタフェース回路６，７を介して出力するように構成される。また、内部回路１２は、内部処理回路からの画像データをバッファ１５に格納し、該格納データをインタフェース回路１１に出力する。
【００２６】
内部回路１２は、クロック制御回路１３に接続される。そして、内部回路１２は、今、外部電源により駆動されているのか、或いはバッテリＢにより駆動されているのかを判定させるための電源判定信号ＳＡをクロック制御回路１３に出力する。さらに、内部回路１２は、画像データの送信処理を実施する場合には自機からの送信を判定させるための自機判定信号ＳＢを、リピート転送を実施する場合にはリピート転送を判定させるためのリピート判定信号ＳＣをクロック制御回路１３に出力する。
【００２７】
クロック制御回路１３は、電源判定回路１６、自機判定回路１７、リピート判定回路１８を含む。電源判定回路１６は、内部回路１２からの電源判定信号ＳＡに基づいて、内部回路１２に外部電源が供給されているのか否かを判定する。自機判定回路１７は、内部回路１２からの自機判定信号ＳＢに基づいて、画像データの送信処理の実施を判定する。リピート判定回路１８は、内部回路１２からのリピート判定信号ＳＣに基づいて、リピート転送の実施を判定する。
【００２８】
クロック制御回路１３は、クロックジェネレータ１４に接続され、前述した各回路１６，１７，１８の判定結果に基づいて制御信号ＳＤを出力する。この制御信号ＳＤにより、クロックジェネレータ１４から出力されるクロック信号ＣＬＫの周波数が制御される。
【００２９】
詳しくは、クロックジェネレータ１４は、発振回路１９と分周回路２０と含む。発振回路１９により基本信号が生成され、該基本信号を分周回路２０が分周することでクロック信号ＣＬＫが生成される。分周回路２０は、クロック制御回路１３から入力される制御信号ＳＤに基づいて、その分周比を変更する。つまり、クロック信号ＣＬＫの周波数が変更される。このようにクロックジェネレータ１４内で生成されたクロック信号ＣＬＫが内部回路１２及びインタフェース回路１１に供給される。このクロック信号ＣＬＫに同期して内部回路１２及びインタフェース回路１１はバッファ１５に格納された画像データの転送処理を実施する。
【００３０】
具体的に本実施形態では、ＤＶＣ２がバッテリＢで駆動されているとき、リピート転送を実施する場合、分周回路２０は、制御信号ＳＤに応答して第１の分周比に設定を変更する。この第１の分周比は、４００Ｍｂｉｔ／ｓの転送速度に対応している。従って、ＤＶＣ２は、その通信を４００Ｍｂｉｔ／ｓの転送速度にて実施する。ＤＶＣ２がバッテリＢで駆動され、且つ自機に対するデータ転送を行う場合、分周回路２０は制御信号ＳＤに応答して第２の分周比に設定を変更する。この第２の分周比は、１００Ｍｂｉｔ／ｓの転送速度に対応している。従って、ＤＶＣ２は、その通信を１００Ｍｂｉｔ／ｓの転送速度にて実施する。これらに対してＤＶＣ２が外部電源で駆動されている時、分周回路２０は制御信号ＳＤに応答して第１の分周比に設定を変更する。従って、ＤＣＶ２は、リピート転送、画像データの送信処理を、４００Ｍｂｉｔ／ｓの転送速度にて実施する。
【００３１】
また、例えば、ＤＶＣ２がＩＥＥＥ１３９４バスに接続されたとき、その際のバスリセット時において、ＤＶＣ２，ＰＣ３，ＶＴＲ４間でネゴシエーションが実施される。詳しくは、ＤＶＣ２の内部回路１２は、ＰＣ３及びＶＴＲ４から自身の通信性能を知らせるための情報を含む転送データを入出力ポート６，７、インタフェース回路１１を介して取り込む。該データにより内部回路１２は、ＰＣ３及びＶＴＲ４の通信性能を判定する。つまり、図２に示すように、通信性能が共に４００Ｍｂｉｔ／ｓであることを判定し、内部回路１２は、自身の通信性能が４００Ｍｂｉｔ／ｓである旨の情報を含む転送データを生成して、インタフェース回路１１、入出力ポート６，７を介して出力する。
【００３２】
これと同時に、内部回路１２は、初期設定のための信号をクロック制御回路１３に出力する。クロック制御回路１３は、該信号に基づいて分周回路２０の分周比を第１の分周比に設定して、クロック信号ＣＬＫの周波数を、通信性能が４００Ｍｂｉｔ／ｓとなるように設定する。このようにして、ＤＶＣ２はネットワークに接続されたＰＣ３，ＶＴＲ４の通信性能に応じて自身の通信性能を設定して、各機器２，３，４間のデータ転送のための準備が終了する。
【００３３】
本実施形態では、クロックジェネレータ１４がクロック発生手段に相当し、インタフェース回路１１及び内部回路１２がリピート転送手段に相当する。また、内部回路１２が通知手段に相当し、クロック制御回路１３がクロック制御手段に相当する。さらに、本実施形態では、４００Ｍｂｉｔ／ｓが第１の通信速度に相当し、１００Ｍｂｉｔ／ｓが第２の通信速度に相当する。
【００３４】
次に、上記のように構成されたインタフェース制御装置１の作用を説明する。先ず、内蔵するバッテリＢによりＤＶＣ２が駆動されているときに、撮影した画像データをＤＶＣ２からＰＣ３に転送する場合を説明する。
【００３５】
ＤＶＣ２がネットワークに接続されると、バスリセットによりＤＶＣ２の通信性能は４００Ｍｂｉｔ／ｓの転送速度に設定される。その後、ＰＣ３からＤＶＣ２に対して画像データの送信要求コマンドを保持した転送データが発行されると、ＤＶＣ２は、該データを入出力ポート６からインタフェース回路１１を介して内部回路１２のバッファ１５に取り込む。内部回路１２はバッファ１５のデータに基づいて自身宛の転送データであることを判断して、画像処理等を実施する内部処理回路に信号を出力する。そして、同信号に応答して内部処理回路から内部回路１２のバッファ１５に画像データが格納される。
【００３６】
また、内部回路１２は、ＰＣ３に対して自機からの通信を１００Ｍｂｉｔ／ｓの転送速度で実施する旨の転送データを、インタフェース回路１１を介して入出力ポート６から出力する。
【００３７】
そして、内部回路１２は、各判定信号ＳＡ，ＳＢ，ＳＣをクロック制御回路１３に出力する。すると、電源判定回路１６によりバッテリＢ駆動であることが判定され、自機判定回路１７により自機からの画像データの転送処理が判定される。この判定結果に基づいて、クロック制御回路１３は、分周回路２０の分周比を第２の分周比に変更してクロック信号ＣＬＫの周波数を変更する。
【００３８】
このように変更されたクロック信号ＣＬＫに同期して、内部回路１２のバッファ１５に格納された画像データが、インタフェース回路１１を介して入出力ポート６から出力される。つまり、１００Ｍｂｉｔ／ｓの転送速度で、画像データがＰＣ３へ送出される。
【００３９】
一方、ＰＣ３は、１００Ｍｂｉｔ／ｓの転送速度で送られてくる画像データを取り込み、ディスプレー（図示せず）に画像を表示する処理などを実行する。引き続き、ＤＶＣ２からＰＣ３へ転送される画像データは、１００Ｍｂｉｔ／ｓの転送速度でデータ転送が実施される。
【００４０】
次いで、上記のように、ＤＶＣ２の通信性能が１００Ｍｂｉｔ／ｓの転送速度で設定されている状態からＤＶＣ２がリピート転送を実施する場合を説明する。先ず、ＰＣ２がＶＴＲ３に対して、例えば記録用データを送信すると、該データは、ＤＶＣ２の入出力ポート６からインタフェース回路１１を介して内部回路１２のバッファ１５に一旦格納される。内部回路１２は、バッファ１５の入力データに基づいて、自身宛のデータでないことを判定して、リピート判定信号ＳＣをクロック制御回路１３に出力する。またこのとき、内部回路１２は、ＰＣ３及びＶＴＲ４に対して自機の通信性能の変更を通知する。即ち、４００Ｍｂｉｔ／ｓの転送速度にて通信を実施する旨の転送データがインタフェース１１を介して入出力ポート６，７から送出される。
【００４１】
そして、クロック制御回路１３は、リピート判定回路１８の判定結果に基づいて、制御信号ＳＤをクロックジェネレータ１４の分周回路２０に出力して、クロック信号ＣＬＫを、４００Ｍｂｉｔ／ｓの転送速度に対応した周波数に変更する。このクロック信号ＣＬＫに基づいて内部回路１２のバッファ１５に一旦格納されたデータが、インタフェース回路１１を介して入出力ポート７から出力される。つまり、４００Ｍｂｉｔ／ｓの転送速度でデータがＶＴＲ４へ送信される。
【００４２】
一方、ＶＴＲ４は、４００Ｍｂｉｔ／ｓで転送されてきたデータを取り込み、転送データの記録処理等を実施する。引き続き、ＰＣ３からＶＴＲ４へ転送されるデータは、４００Ｍｂｉｔ／ｓの転送速度で一旦ＤＶＣ２に取り込まれた後、ＤＶＣ２における４００Ｍｂｉｔ／ｓのリピート転送処理によってＶＴＲ４に送信される。また同様に、ＶＴＲ４からＰＣ３へ転送されるデータも、４００Ｍｂｉｔ／ｓの転送速度で一旦ＤＶＣ２に取り込まれた後、ＰＣ３に送信される。
【００４３】
また、ＤＶＣ２の通信性能が４００Ｍｂｉｔ／ｓの転送速度で設定されている状態で、ＤＶＣ２からＶＴＲ４に画像データを転送するとき、内部回路１２は、クロック制御回路１３に自機判定信号ＳＢを出力する。またこのとき、内部回路１２は、ＶＴＲ４に対して自身からの通信を１００Ｍｂｉｔ／ｓの転送速度にて実施する旨の転送データを送出する。
【００４４】
そして、クロック制御回路１３によりクロックジェネレータ１４のクロック信号ＣＬＫの周波数が変更される。これにより、内部処理回路から内部回路１２のバッファ１５に格納された画像データがインタフェース回路１１に出力されて、入出力ポート７から１００Ｍｂｉｔ／ｓの転送速度でＶＴＲ４に出力される。
【００４５】
ＶＴＲ４は転送されてきたデータを１００Ｍｂｉｔ／ｓの同期速度で取り込み該データの記憶処理等を実施する。
このように、ＤＶＣ２が内蔵バッテリＢで駆動されているときは、図２に示すように、ＰＣ３−ＤＶＣ２間またはＤＶＣ２−ＶＴＲ４間でデータ転送が行われる場合、１００Ｍｂｉｔ／ｓの転送速度で通信が実施される。また、ＰＣ３−ＶＴＲ４間でデータ転送が行われる場合、ＤＶＣ２によるリピート転送が４００Ｍｂｉｔ／ｓの通信速度で実施されて、４００Ｍｂｉｔ／ｓの転送速度で通信が実施される。
【００４６】
次に、ＤＶＣ２が外部電源で駆動される場合を説明する。
先ず、外部電源がＤＶＣ２に接続されると内部回路１２が外部電源の供給を判断して、クロック制御回路１３に対して電源判定信号ＳＡを出力する。またこのとき、内部回路１２は、ＰＣ３及びＶＴＲ４に対して、自身からの通信を４００Ｍｂｉｔ／ｓの転送速度にて実施する旨の転送データを、インタフェース回路１１を介して入出力ポート６，７から出力する。
【００４７】
クロック制御回路１３は、電源判定回路１６により外部電源で駆動していることを判定して、通信性能を４００Ｍｂｉｔ／ｓの転送速度に変更すべく分周回路２０の分周比を変更する。これにより、クロック信号ＣＬＫの周波数が変更されて、内部回路１２及びインタフェース回路１１により４００Ｍｂｉｔ／ｓの転送速度でデータが転送される。
【００４８】
つまり、図３に示すように、ＤＶＣ２が外部電源で駆動されているときは、ＰＣ３−ＶＴＲ４間、ＰＣ３−ＤＶＣ２間、ＤＶＣ２−ＶＴＲ４間の全ての通信が４００Ｍｂｉｔ／ｓの転送速度で実施される。
【００４９】
なお、例えば、ＰＣ３の通信性能が４００Ｍｂｉｔ／ｓの転送速度、ＶＴＲ４の通信性能が２００Ｍｂｉｔ／ｓの転送速度であれば、ＶＴＲ４との間でネゴシエーションが行われ、ＤＶＣ２はリピート転送時の自身の通信性能を２００Ｍｂｉｔ／ｓの転送速度に設定する。なお、ＰＣ４もＶＴＲ４の通信性能に応じてその通信性能を、２００Ｍｂｉｔ／ｓの転送速度に設定する。この場合、２００Ｍｂｉｔ／ｓが第１の通信速度に相当する。また、ネットワークに接続される機器としては、上述のように、ＤＶＣ２，ＰＣ３，ＶＴＲ４が接続される場合に限定するものではなく、接続される機器の種類、個数等が異なるネットワークシステムに適用できることは明らかである。
【００５０】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）ネットワークに接続されたＤＶＣ２は、その時々の通信条件に応じて最適な通信性能が設定され、ユーザが意識することなく最良の条件でネットワークに接続することができる。このため、特に、家電機器等に本インタフェース制御装置１を適用すれば、ユーザが機器の接続方法を意識することなく使用でき実用上好ましいものとなる。
【００５１】
（２）ＰＣ３とＶＴＲ４との間でデータ転送が行われるとき、ＰＣ３とＶＴＲ４の通信性能に応じてＤＶＣ２の通信性能が４００Ｍｂｉｔ／ｓの転送速度に設定され、リピート転送が実施される。従って、ＰＣ３とＶＴＲ４間で最適な転送速度で転送処理が実施できる。また、内部電源としてのバッテリＢ駆動時では、ＤＶＣ２−ＰＣ３間の通信またはＤＶＣ２−ＶＴＲ４間の通信は、１００Ｍｂｉｔ／ｓの転送速度で実施されるので、ＤＶＣ２の消費電力の低減を図ることができる。
【００５２】
尚、上記各実施形態は、以下の態様で実施してもよい。
○上記実施形態のＤＶＣ２は、画像データ送信時において、自身の通信性能を１００Ｍｂｉｔ／ｓの転送速度に設定するものであるが、例えば、画像データを受け取る機能のあるＤＶＣでは、画像データの受信時においても、自身の通信性能を１００Ｍｂｉｔ／ｓの転送速度に設定するようにしてもよい。このようにしても、ＤＶＣの消費電力の低減を図ることができる。
【００５３】
また、本インタフェース制御装置１を適用する機器は、ＤＶＣに限ることなく、例えば、小型携帯用パソコン等であってもよい。
○上記実施形態では、クロックジェネレータ１４は、分周回路２０の分周比を変更する構成であったが、これに限定しない。例えば、周波数を変更可能な発振器を備え、クロック制御回路１３からの制御信号に基づいて、発振器がクロック信号ＣＬＫの周波数を変更するように構成してもよい。
【００５４】
○上記実施形態では、内部回路１２からの電源判定信号ＳＡにより、ＤＶＣ２が外部電源で駆動されているのか、或いはバッテリＢで駆動されているかを判定する構成であったが、これに限定するものではない。例えば、ＤＶＣ２内に別に設けられた電源検出回路からの信号に基づいてクロック制御回路１３が外部電源により駆動されているのか否かを判定できるように構成してもよい。また、電源判定回路１６が自身に供給される電源に基づいて判断する構成としてもよい。
【００５５】
○上記実施形態では、ＤＶＣ２の通信性能は、バッテリ駆動時において、自身とＰＣ３，ＶＴＲ４との間でデータ転送を行う場合に１００Ｍｂｉｔ／ｓ、リピート転送を実施する場合に４００Ｍｂｉｔ／ｓの転送速度に設定し、外部電源駆動時において、４００Ｍｂｉｔ／ｓの転送速度に設定するものであったが、これに限定するものではない。
【００５６】
例えば、外部電源駆動時においても、ＤＶＣ２がデータ転送する場合に１００Ｍｂｉｔ／ｓ、リピート転送を実施する場合に４００Ｍｂｉｔ／ｓの転送速度を設定するものであってもよい。
【００５７】
また、バッテリ駆動時には、リピート転送であるか否かに拘わらず、１００Ｍｂｉｔ／ｓに通信速度を設定し、外部電源駆動時において、自身とＰＣ３，ＶＴＲ４との間でデータ転送を行う場合に１００Ｍｂｉｔ／ｓ、リピート転送を実施する場合に４００Ｍｂｉｔ／ｓの転送速度に設定するものでもよい。
【００５８】
さらには、リピート転送であるか否かに拘わらず、バッテリ駆動時には１００Ｍｂｉｔ／ｓに、外部電源駆動時には４００Ｍｂｉｔ／ｓに転送速度を設定するものであってもよい。
【００５９】
勿論、外部電源により駆動されているときも、自身とＰＣ３，ＶＴＲ４との間でデータ転送を行う場合に１００Ｍｂｉｔ／ｓ、リピート転送を実施する場合に４００Ｍｂｉｔ／ｓの転送速度に設定するものであってもよい。
【００６０】
○上記実施形態では、バスリセット時において、ＤＶＣ２は自機の通信性能として、４００Ｍｂｉｔ／ｓの転送速度をＰＣ３，ＶＴＲ４に通知する構成であったが、これに限定するものではない。例えば、ＤＶＣ２がバッテリで駆動されている状態で、バスリセットが実施されたとき、１００Ｍｂｉｔ／ｓの転送速度を通知する構成にしてもよい。このようすれば、消費電力の低減を図ることができ、実用上好ましいものとなる。
【００６１】
【発明の効果】
以上詳述したように、本発明によれば、その時々の通信条件に応じて最適な通信性能を設定し、ユーザが意識することなく最良の条件でネットワークに接続することができる。このため、特に、家電機器等に適用すれば、ユーザが機器の接続方法を意識することなく使用でき実用上好ましいものとなる。
【図面の簡単な説明】
【図１】 一実施形態のインタフェース制御装置のブロック回路図。
【図２】 ＩＥＥＥ１３９４バスで各機器を接続したシステム構成図。
【図３】 ＩＥＥＥ１３９４バスで各機器を接続したシステム構成図。
【図４】 ＩＥＥＥ１３９４バスで各機器を接続したシステム構成図。
【図５】 従来のインタフェース制御装置のブロック回路図。
【図６】 各機器間のデータの転送速度を説明するための図。
【図７】 各機器間のデータの転送速度を説明するための図。
【符号の説明】
１ インタフェース制御装置
３ 他の装置としてのパーソナルコンピュータ
４ 他の装置としてのビデオテープレコーダ
６，７ 入出力ポート
１１ リピート転送手段を構成するインタフェース回路
１２ リピート転送手段を構成する内部回路
１３ クロック制御手段としてのクロック制御回路
１４ クロック発生手段としてのクロックジェネレータ
Ｂ 内部電源としてのバッテリ
ＣＬＫ クロック信号
Claims (9)
- 複数の他の装置と接続され、データ通信を行うためのインタフェース制御装置であって、
クロック信号を発生するクロック発生手段と、
入力データが自身宛のデータか否かを判定し、前記他の装置宛のデータが入力された場合、前記クロック信号に同期して前記データをネットワークに送信するリピート転送手段と、
その時々の通信条件に応じて前記クロック信号の周波数を変更するクロック制御手段と、
前記他の装置に対して通信速度を通知する通知手段と、
を備え、
前記通知手段は、自身と前記他の装置との間でデータ転送を開始するまでは、他の装置の通信性能に応じた第１の通信速度を他の装置に対して通知し、自身と他の装置との間でデータ転送を行うときは、前記第１の通信速度よりも遅い第２の通信速度を他の装置に対して通知する、
ことを特徴とするインタフェース制御装置。 - 請求項１に記載のインタフェース制御装置において、
前記クロック制御手段は、リピート転送を行うときに前記他の装置の通信性能に応じて第１の転送速度に変更し、自身が他の装置とデータ転送を行うときに前記第１の転送速度よりも遅い第２の転送速度に変更する、ことを特徴とするインタフェース制御装置。 - 内部電源または外部電源により動作可能なインタフェース制御装置であって、
前記クロック制御手段は、前記外部電源による動作時では、リピート転送を行うときに前記他の装置の通信性能に応じて第１の転送速度に変更し、自身が他の装置とデータ転送を行うときに前記第１の転送速度よりも遅い第２の転送速度に変更し、一方、前記内部電源による動作時では、リピート転送を行うときに前記第２の転送速度に変更する、ことを特徴とする請求項１に記載のインタフェース制御装置。 - 内部電源または外部電源により動作可能なインタフェース制御装置であって、
前記クロック制御手段は、前記内部電源による動作時では、リピート転送を行うときに前記他の装置の通信性能に応じて第１の転送速度に変更し、自身が他の装置とデータ転送を行うときに前記第１の転送速度よりも遅い第２の転送速度に変更し、一方、前記外部電源による動作時では、前記第１の転送速度に変更する、ことを特徴とする請求項１に記載のインタフェース制御装置。 - 請求項１に記載のインタフェース制御装置において、
前記クロック信号発生手段は、基本信号を発生する発振回路と、前記基本信号の分周する分周回路とを備え、前記クロック制御手段は、前記分周回路の分周比を変更する、ことを特徴とするインタフェース制御装置。 - 請求項１に記載のインタフェース制御装置において、
前記他の装置と接続するための複数の入出力ポートを備え、リピート転送時には、前記入力データが入力された入出力パートとは別のポートから前記データを送信する、ことを特徴とするインタフェース制御装置。 - 請求項１に記載のインタフェース制御装置において、
前記クロック制御手段は、リピート転送を行うためのデータが入力されるまでは、通信性能を前記第２の通信速度に設定する、ことを特徴とするインタフェース制御装置。 - 複数の他の装置と接続され、自身宛のデータであれば入力データを内部処理回路に取り込み、他の装置宛のデータであれば、第１の転送速度で他の装置に対して入力データを送信するインタフェース制御装置に適用されるインタフェース制御方法であって、
自身と前記他の装置との間でデータ転送を開始するまでは、他の装置の通信性能に応じ た第１の通信速度を他の装置に対して通知し、自身と他の装置との間でデータ転送を行うときは、前記第１の通信速度よりも遅い第２の通信速度を他の装置に対して通知し、
前記第１の通信速度よりも遅い第２の通信速度で内部処理回路と前記他の装置との間でデータ転送を行う、ことを特徴とするインタフェース制御方法。 - 複数の他の装置と接続され、自身宛のデータであれば入力データを内部処理回路に取り込み、他の装置宛のデータであれば、他の装置に対して入力データを送信し、内部電源または外部電源により動作可能なインタフェース制御装置に適用されるインタフェース制御方法であって、
自身と前記他の装置との間でデータ転送を開始するまでは、他の装置の通信性能に応じた第１の通信速度を他の装置に対して通知し、自身と他の装置との間でデータ転送を行うときは、前記第１の通信速度よりも遅い第２の通信速度を他の装置に対して通知し、
前記外部電源による動作時には、前記他の装置の通信性能に応じた第１の転送速度でデータ転送を行い、
前記内部電源による動作時には、前記第１の通信速度よりも遅い第２の通信速度でデータ転送を行う、ことを特徴とするインタフェース制御方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03007599A JP4091195B2 (ja) | 1999-02-08 | 1999-02-08 | インタフェース制御装置及びインタフェース制御方法 |
| TW089100806A TW558877B (en) | 1999-02-08 | 2000-01-19 | Interface controller with variable transfer rate |
| US09/490,120 US6665810B1 (en) | 1999-02-08 | 2000-01-24 | Interface controller that controls the rate at which data is transfer based on the destination address of the data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03007599A JP4091195B2 (ja) | 1999-02-08 | 1999-02-08 | インタフェース制御装置及びインタフェース制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000232465A JP2000232465A (ja) | 2000-08-22 |
| JP4091195B2 true JP4091195B2 (ja) | 2008-05-28 |
Family
ID=12293691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03007599A Expired - Fee Related JP4091195B2 (ja) | 1999-02-08 | 1999-02-08 | インタフェース制御装置及びインタフェース制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6665810B1 (ja) |
| JP (1) | JP4091195B2 (ja) |
| TW (1) | TW558877B (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002312081A (ja) * | 2001-04-13 | 2002-10-25 | Sanyo Electric Co Ltd | インタフェース回路およびディスクドライブ装置 |
| DE10121912C2 (de) * | 2001-05-05 | 2003-05-22 | Phoenix Contact Gmbh & Co | Verfahren zur zentralen Datenraten-Einstellung in einer Datenübertragungsanlage sowie Vorrichtung zur zentralen Datenraten-Einstellung |
| US6807640B2 (en) * | 2001-05-08 | 2004-10-19 | Intersil Americas, Inc. | Programmable interface controller suitable for spanning clock domains |
| JP2002343012A (ja) * | 2001-05-18 | 2002-11-29 | Sanyo Electric Co Ltd | ディスクドライブ装置 |
| JPWO2003009533A1 (ja) | 2001-07-11 | 2004-11-11 | 富士通株式会社 | インタフェース装置及びその制御方法 |
| US20030088797A1 (en) * | 2001-11-07 | 2003-05-08 | Daniel Gaur | Adapting link speed of a network controller to available power supply |
| US7069347B1 (en) * | 2002-09-27 | 2006-06-27 | Cypress Semiconductor Corporation | Device and method for adapting speed of a USB device based on available power |
| US7072989B1 (en) | 2002-09-27 | 2006-07-04 | Cypress Semiconductor, Inc. | USB peripheral device storing an indication of an operating power mode when a host went into hibernate and restarting at the power mode accordingly |
| US7278047B2 (en) * | 2002-10-14 | 2007-10-02 | Lexmark International, Inc. | Providing different clock frequencies for different interfaces of a device |
| US8019887B2 (en) * | 2003-09-04 | 2011-09-13 | Intel Corporation | Method, system, and program for managing a speed at which data is transmitted between network adaptors |
| US7610495B2 (en) * | 2003-11-25 | 2009-10-27 | Agere Systems Inc. | Method and apparatus for power management using transmission mode with reduced power |
| US20050157646A1 (en) * | 2004-01-16 | 2005-07-21 | Nokia Corporation | System and method of network congestion control by UDP source throttling |
| JP2005316593A (ja) * | 2004-04-27 | 2005-11-10 | Sony Corp | 電力制御装置及び電力制御方法 |
| US20050265378A1 (en) * | 2004-05-26 | 2005-12-01 | Microchip Technology Incorporated | Streaming input-output ports in a digital device |
| US7613260B2 (en) | 2005-11-21 | 2009-11-03 | Provigent Ltd | Modem control using cross-polarization interference estimation |
| US20070121670A1 (en) * | 2005-11-29 | 2007-05-31 | Delta Electronics, Inc. | Method for converting, editing and modifying communication protocol |
| US7796708B2 (en) | 2006-03-29 | 2010-09-14 | Provigent Ltd. | Adaptive receiver loops with weighted decision-directed error |
| US7643512B2 (en) * | 2006-06-29 | 2010-01-05 | Provigent Ltd. | Cascaded links with adaptive coding and modulation |
| US7839952B2 (en) | 2006-12-05 | 2010-11-23 | Provigent Ltd | Data rate coordination in protected variable-rate links |
| US7720136B2 (en) | 2006-12-26 | 2010-05-18 | Provigent Ltd | Adaptive coding and modulation based on link performance prediction |
| JP4714171B2 (ja) * | 2007-02-28 | 2011-06-29 | 日本電信電話株式会社 | 経路計算装置、方法、およびプログラム |
| US8315574B2 (en) | 2007-04-13 | 2012-11-20 | Broadcom Corporation | Management of variable-rate communication links |
| US7821938B2 (en) | 2007-04-20 | 2010-10-26 | Provigent Ltd. | Adaptive coding and modulation for synchronous connections |
| US8001445B2 (en) | 2007-08-13 | 2011-08-16 | Provigent Ltd. | Protected communication link with improved protection indication |
| US8040985B2 (en) | 2007-10-09 | 2011-10-18 | Provigent Ltd | Decoding of forward error correction codes in the presence of phase noise |
| JP6501205B2 (ja) * | 2015-03-13 | 2019-04-17 | パナソニックＩｐマネジメント株式会社 | 通信装置、受信装置、通信システム |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5099140A (en) * | 1990-08-31 | 1992-03-24 | Advanced Micro Devices, Inc. | Synchronous clock source selector |
| US5517671A (en) * | 1993-07-30 | 1996-05-14 | Dell Usa, L.P. | System for designating a plurality of I/O devices to a plurality of I/O channels and connecting and buffering the plurality of I/O channels to a single system bus |
| US5682142A (en) | 1994-07-29 | 1997-10-28 | Id Systems Inc. | Electronic control system/network |
| US5982210A (en) * | 1994-09-02 | 1999-11-09 | Sun Microsystems, Inc. | PLL system clock generator with instantaneous clock frequency shifting |
| US5848251A (en) * | 1996-08-06 | 1998-12-08 | Compaq Computer Corporation | Secondary channel for command information for fibre channel system interface bus |
| US5809291A (en) * | 1997-02-19 | 1998-09-15 | International Business Machines Corp. | Interoperable 33 MHz and 66 MHz devices on the same PCI bus |
| US6000022A (en) * | 1997-10-10 | 1999-12-07 | Micron Technology, Inc. | Method and apparatus for coupling signals between two circuits operating in different clock domains |
| US6240480B1 (en) * | 1998-05-07 | 2001-05-29 | Advanced Micro Devices, Inc. | Bus bridge that provides selection of optimum timing speed for transactions |
| US6393502B1 (en) * | 1999-08-31 | 2002-05-21 | Advanced Micro Devices, Inc. | System and method for initiating a serial data transfer between two clock domains |
| US6405270B1 (en) * | 1999-09-08 | 2002-06-11 | Lsi Logic Corporation | Method and apparatus for increasing data rates between nodes of a serial bus |
-
1999
- 1999-02-08 JP JP03007599A patent/JP4091195B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-19 TW TW089100806A patent/TW558877B/zh not_active IP Right Cessation
- 2000-01-24 US US09/490,120 patent/US6665810B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW558877B (en) | 2003-10-21 |
| JP2000232465A (ja) | 2000-08-22 |
| US6665810B1 (en) | 2003-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4091195B2 (ja) | インタフェース制御装置及びインタフェース制御方法 | |
| JP3632695B2 (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
| KR100514262B1 (ko) | 전자장치 및 이의 동작모드제어방법 | |
| US6237106B1 (en) | Communication apparatus and method, and program in computer readable medium | |
| JP2004157604A (ja) | Ｕｓｂ機器制御方法および装置 | |
| TW200906081A (en) | Multi-protocol infrared receiver | |
| JPH11175198A (ja) | ネットワークインタフェース、ネットワークインタフェースを初期化するための装置およびネットワークインタフェース内に構成情報をロードする方法 | |
| JP2005122372A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
| EP1895710A2 (en) | transitioning of a port in a communications system from an active state to a standby state | |
| JP2013020297A (ja) | 集積回路装置及びその制御方法 | |
| WO2018014627A1 (zh) | 电子设备连接与安全验证、通信、通信监测方法及装置 | |
| JP4393014B2 (ja) | 伝送装置及び伝送方法 | |
| JPH10229410A (ja) | データ処理装置、電子機器および通信システム | |
| JP2004064257A (ja) | データ転送制御システム、電子機器、プログラム及びデータ転送制御方法 | |
| US10209734B2 (en) | Semiconductor device, semiconductor system, and method of operating the semiconductor device | |
| US7912989B2 (en) | Network interface for decreasing power consumption | |
| JP2004194257A (ja) | 制御装置および制御方法 | |
| US7082547B2 (en) | Data signal processing method and data processor implementing independent and asynchronous system and data clocks | |
| JP3862400B2 (ja) | 通信装置 | |
| WO2005062618A1 (ja) | 撮像装置 | |
| JPH11145993A (ja) | 通信システム、装置及び方法 | |
| JP2004147251A (ja) | データ転送装置およびインタフェース制御半導体集積回路、ならびにプロトコル処理回路制御方法 | |
| JP3593882B2 (ja) | 印刷装置及びインターフェース制御方法 | |
| JP2004302778A (ja) | インタフェイス装置 | |
| JP2004012871A (ja) | データ転送制御システム、電子機器及びデータ転送制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080228 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |