JP4683120B2 - 電子機器および通信方法 - Google Patents
電子機器および通信方法 Download PDFInfo
- Publication number
- JP4683120B2 JP4683120B2 JP2008303736A JP2008303736A JP4683120B2 JP 4683120 B2 JP4683120 B2 JP 4683120B2 JP 2008303736 A JP2008303736 A JP 2008303736A JP 2008303736 A JP2008303736 A JP 2008303736A JP 4683120 B2 JP4683120 B2 JP 4683120B2
- Authority
- JP
- Japan
- Prior art keywords
- layer processing
- physical layer
- processing means
- bus
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40078—Bus configuration
Description
本発明は、物理層及びリンク層の機能を使ってデータ転送を行う電子機器および通信方法に関するものである。
ＩＥＥＥ１３９４システムは、動画像、静止画像、音声および文字データなどのマルチメディア情報を扱うコンピュータ、周辺機器、あるいはデジタルビデオカメラなどの電子機器の間で高速にシリアル通信を行うためのインターフェースである。ＩＥＥＥ１３９４システムでの転送速度は１００Ｍｂｐｓ、２００Ｍｂｐｓ、４００Ｍｂｐｓ、８００Ｍｂｐｓが実用化されており、更に高速のものも企画されている。この通信は、電源線を含む６芯ケーブルを用い、ノードとなる機器を最大６３台接続できる。また、ノード間のケーブル長は最大４．５ｍであり、最も離れたノード間の距離は７２ｍである。ＩＥＥＥ１３９４規格では、同期通信としてアイソクロナス通信（Isochronous data transfer ）が、非同期通信としてアシンクロナス通信（Asynchronous data
transfer）が定義されている。
transfer）が定義されている。
ＩＥＥＥ１３９４ネットワークは、ホットスワップが可能であり、データストリーム転送中であっても他のノードを抜いたり差したりできる。また、動作中であっても別ノードの電源を切ったり入れたりすることが可能である。
ところで、ＩＥＥＥ１３９４のバスに接続されるノードがデータ転送中に増減しても、それらがデータ転送中のノードとは別のものであれば、当該データ転送に直接的な影響はない。
ＩＥＥＥ１３９４では、ノードの増減があった場合、バスリセットが発生する。バスリセットが発生すると、バス上の全てのノードはＳｅｌｆＩＤパケットと呼ばれるＩＤ情報が付与されたパケットをバス上に出力する。これによって、バスに接続された全てのノードは、バス上に存在する他の全てのノードの情報を得ることができる。
ＩＥＥＥ１３９４では、ノードの増減があった場合、バスリセットが発生する。バスリセットが発生すると、バス上の全てのノードはＳｅｌｆＩＤパケットと呼ばれるＩＤ情報が付与されたパケットをバス上に出力する。これによって、バスに接続された全てのノードは、バス上に存在する他の全てのノードの情報を得ることができる。
ＩＥＥＥ１３９４のデータ転送は、アイソクロナス通信のｉｓｏストリームを使って行われるが、バスリセットが発生した場合でも、それによって出力されるＳｅｌｆＩＤパケットはｉｓｏパケットを邪魔しないように規定されているため、ＩＥＥＥ１３９４の規格としてはバスリセットがデータ転送に直接的な影響を及ぼさないようになっている。
ところで、例えば、ＤＴＶ(Digital Television)と外部記録装置との間のデジタルデータ転送においては、コンテンツプロテクションが必須である。
コンテンツプロテクションは、ＤＴＣＰ(Digital Transmission
Content Protection)プロトコルによって行われる。ＤＴＣＰプロトコルでは、データ転送元（ソースノード）とデータ受信元（シンクノード）がＡＫＥ（Authentication
and Key Exchange）プロトコルに従って相手機器を認証して暗号キーを交換する。転送されるデータは、ソースノードにおいて暗号化された後に、ＩＥＥＥ１３９４のバスを流れる。シンクノードは、ＡＫＥによって交換したキーを使って受信したデータを復号する。
コンテンツプロテクションは、ＤＴＣＰ(Digital Transmission
Content Protection)プロトコルによって行われる。ＤＴＣＰプロトコルでは、データ転送元（ソースノード）とデータ受信元（シンクノード）がＡＫＥ（Authentication
and Key Exchange）プロトコルに従って相手機器を認証して暗号キーを交換する。転送されるデータは、ソースノードにおいて暗号化された後に、ＩＥＥＥ１３９４のバスを流れる。シンクノードは、ＡＫＥによって交換したキーを使って受信したデータを復号する。
しかしながら、ＩＥＥＥ１３９４のバスに対するノードの抜き差しや、電源の入り切りによるノードの増減などによってバスリセットが発生すると、当該バス上を既に転送中のデータに対しても再度ＡＫＥによる暗号キーの交換を行う必要が生じる。
ノードの増減がノードの電源入り切りによって生じる場合、増減するノードがコンピュータ等であってバス管理能力が高いと、そのノードがバスの管理を行おうとして複数回のバスリセットを発生する。この場合、バスリセットは、ギャップカウント等のバスのパラメータを変更するために行われる。
さらに、バス管理能力の高いノードは、ノード数が変わった場合にバスの状態を最適化しようとしたり、あるいはバスを自分の想定している状態に合わせようとするため複数回のバスリセットを発生することがある。
ノードの増減がノードの電源入り切りによって生じる場合、増減するノードがコンピュータ等であってバス管理能力が高いと、そのノードがバスの管理を行おうとして複数回のバスリセットを発生する。この場合、バスリセットは、ギャップカウント等のバスのパラメータを変更するために行われる。
さらに、バス管理能力の高いノードは、ノード数が変わった場合にバスの状態を最適化しようとしたり、あるいはバスを自分の想定している状態に合わせようとするため複数回のバスリセットを発生することがある。
ところで、コンテンツプロテクションされたデータが転送されているときに上述したノードの増減が生じると、ＡＫＥの途中でバスリセットが発生する可能性がある。ＡＫＥはバスリセットによって再起動されるが、比較的時間がかかる処理であるため、複数回のバスリセットが短時間に連続して発生すると、ＡＫＥの中断と再起動が何度も繰り返されてしまうという事態が生じる。ＡＫＥで交換される暗号キーには有効期間が設定されているので、例えば有効期間が切れるタイミングとＡＫＥの中断・再起動のタイミングとが重なったりした場合、シンクノードが暗号キーを確保することができず、復号ができなくなるなどの間題を引き起こす可能性がある。
また、バスリセットが発生すると、各ノードはバス上のノードがどのようなものであるか知る必要があるので、コンフィグレーションＲＯＭの読み出しやステータスの確認のための通信が同時に発生する。
そのためバスリセット後はバス上のトラフィックが激増してしまい、各ノードのＣＰＵは重い負荷の状態を長く続けなければならない。
そのためバスリセット後はバス上のトラフィックが激増してしまい、各ノードのＣＰＵは重い負荷の状態を長く続けなければならない。
このようなことから、データ転送中のバスリセットは不具合の原因となることが多く、できるだけ回避したいという要請がある。
その一方で、バスリセットは、バスに接続されたノードに増減がある場合に各ノードが他のノードの増減情報手段となっているため、ＩＥＥＥ１３９４の規格としてバスリセットはシステム的に保証する必要がある。
その一方で、バスリセットは、バスに接続されたノードに増減がある場合に各ノードが他のノードの増減情報手段となっているため、ＩＥＥＥ１３９４の規格としてバスリセットはシステム的に保証する必要がある。
本発明はかかる事情に鑑みてなされたものであり、バス上を流れる信号によって、当該バスに接続された機器がその処理の妨げとなる不必要な影響を受けることを抑制できる電子機器および通信方法を提供することを目的とする。
本発明の電子機器は、上述した従来技術の問題点を解決し、上述した目的を達成するために、バスを介して通信を行う電子機器であって、第１のポート、並びに第２のポートと、前記第１のポートを介して入出力されるデータに対して物理層の処理を行う第１の物理層処理手段、並びに前記第２のポートを介して入出力されるデータに対して物理層の処理を行う第２の物理層処理手段と、第１のリンク層処理手段、並びに第２のリンク層処理手段と、前記第１および第２の物理層処理手段並びに前記第１および第２のリンク層処理手段を制御する制御手段とを有し、前記制御手段は、前記第１の物理層処理手段と前記第２の物理層処理手段とを第１の通信路を介して接続状態にして、前記第１のポート、前記第１の物理層処理手段、前記第２の物理層処理手段および前記第２のポートを共通のプロトコル上のバスに属する通信ノードとして動作させる第１のモードと、前記第１の物理層処理手段と前記第２の物理層処理手段とを非接続状態にして、前記第１の物理層処理手段および前記第１のリンク層処理手段を第１のプロトコル上のバスに属する通信ノードとして動作させ、前記第２の物理層処理手段および前記第２のリンク層処理手段を第２のプロトコル上のバスに属する通信ノードとして動作させる第２のモードとを選択して設定する。
好適には、本発明の電子機器の前記制御手段は、前記バスを介した通信処理の実行状態に応じて、前記第１のモードと前記第２のモードとを切り換える。
好適には、本発明の電子機器は、前記通信処理に係るデータを記憶する記憶機器が前記第１のポート側に接続され、前記記憶機器にアクセスする他の電子機器が前記第２のポート側に接続されている場合に、前記制御手段は、前記通信処理が停止している場合に前記第１のモードを選択し、前記通信処理が起動している場合に前記第２のモードを選択する。
好適には、本発明の電子機器の前記第１のモードは、前記第１のリンク層処理手段および前記第２のリンク層処理手段の双方を停止状態にする第３のモードと、
前記第１のリンク層処理手段および前記第２のリンク層処理手段の一方のみを停止状態にする第４のモードとを有し、前記制御手段は、前記第３のモードと前記第４のモードとを選択して設定する。
好適には、本発明の電子機器は、前記通信処理に係るデータを記憶する記憶機器が前記第１のポート側に接続され、前記記憶機器にアクセスする他の電子機器が前記第２のポート側に接続されている場合に、前記制御手段は、前記通信処理が停止している場合に前記第１のモードを選択し、前記通信処理が起動している場合に前記第２のモードを選択する。
好適には、本発明の電子機器の前記第１のモードは、前記第１のリンク層処理手段および前記第２のリンク層処理手段の双方を停止状態にする第３のモードと、
前記第１のリンク層処理手段および前記第２のリンク層処理手段の一方のみを停止状態にする第４のモードとを有し、前記制御手段は、前記第３のモードと前記第４のモードとを選択して設定する。
好適には、本発明の電子機器の前記第１および第２のリンク層処理手段は、前記制御手段との間で前記リンク層処理に係るデータを入出力する。
好適には、本発明の電子機器は、前記第１のリンク層処理手段と前記第２のリンク層処理手段との間で第２の通信路を介してデータの入出力を行う。
好適には、本発明の電子機器の前記制御手段は、前記バスを監視し、当該バスに接続された通信ノードが増減した場合に、当該バスに接続された前記第１のポートまたは前記第２のポートを介して、バスリセット信号と当該電子機器の識別データとを前記バスに出力し、他の前記電子機器からバスリセット信号を受信すると、前記バスリセット信号を受信した前記第１のポートまたは前記第２のポートを介して前記識別データを前記バスに出力する。
また、本発明の電子機器は、第１のシリアル通信路に接続される第１のポートと、上記第１のポートに接続される第１の物理レイヤと、上記第１の物理レイヤに接続される第１のリンクレイヤと、第２のシリアル通信路に接続される第２のポートと、上記第２のポートに接続される第２の物理レイヤと、上記第２の物理レイヤに接続される第２のリンクレイヤと、上記第１及び第２のリンクレイヤに接続されるパケット処理部と、上記第１の物理レイヤと上記第２の物理レイヤとを接続する内部通信路と、上記内部通信路の接続を制御する制御回路とを含み、上記第１のシリアル通信路を介して上記第１のノードに入力するパケットデータが、上記第１のノード、上記第１の物理レイヤ、上記内部通信路、上記第２の物理レイヤ及び上記第２のポートを介して上記第２のシリアル通信路に出力され、上記第１のシリアル通信路と上記第２のシリアル通信路が同一のプロトコル上のバスとして機能する。
好適には、本発明の電子機器は、前記第１のリンク層処理手段と前記第２のリンク層処理手段との間で第２の通信路を介してデータの入出力を行う。
好適には、本発明の電子機器の前記制御手段は、前記バスを監視し、当該バスに接続された通信ノードが増減した場合に、当該バスに接続された前記第１のポートまたは前記第２のポートを介して、バスリセット信号と当該電子機器の識別データとを前記バスに出力し、他の前記電子機器からバスリセット信号を受信すると、前記バスリセット信号を受信した前記第１のポートまたは前記第２のポートを介して前記識別データを前記バスに出力する。
また、本発明の電子機器は、第１のシリアル通信路に接続される第１のポートと、上記第１のポートに接続される第１の物理レイヤと、上記第１の物理レイヤに接続される第１のリンクレイヤと、第２のシリアル通信路に接続される第２のポートと、上記第２のポートに接続される第２の物理レイヤと、上記第２の物理レイヤに接続される第２のリンクレイヤと、上記第１及び第２のリンクレイヤに接続されるパケット処理部と、上記第１の物理レイヤと上記第２の物理レイヤとを接続する内部通信路と、上記内部通信路の接続を制御する制御回路とを含み、上記第１のシリアル通信路を介して上記第１のノードに入力するパケットデータが、上記第１のノード、上記第１の物理レイヤ、上記内部通信路、上記第２の物理レイヤ及び上記第２のポートを介して上記第２のシリアル通信路に出力され、上記第１のシリアル通信路と上記第２のシリアル通信路が同一のプロトコル上のバスとして機能する。
また、本発明の通信方法は、複数の電子機器がバスを介して通信を行う通信方法であって、前記複数の電子機器のなかの所定の電子機器の第１のポートに接続された第１の物理層処理手段と第２のポートに接続された第２の物理層処理手段とを第１の接続路を介して接続状態にするか否かを、当該所定の電子機器における前記バスを介した通信処理の実行状態に応じて判断する判断工程と、前記判断工程で接続状態にすると判断した場合に、前記所定の電子機器の前記第１の物理層処理手段と前記第２の物理層処理手段とを上記第１の通信路を介して接続状態にして、当該電子機器の前記第１のポート、前記第１の物理層処理手段、前記第２の物理層処理手段および前記第２のポートを共通のプロトコル上のバスに属する通信ノードとして動作させる第１の接続処理工程と、前記判断工程で接続状態にしないと判断した場合に、前記所定の電子機器の前記第１の物理層処理手段と前記第２の物理層処理手段とを非接続状態にして、当該電子機器の前記第１の物理層処理手段および前記第１のリンク層処理手段を第１のプロトコル上のバスに属する接続ノードとして動作させ、前記第２の物理層処理手段および前記第２のリンク層処理手段を第２のプロトコル上のバスに属する通信ノードとして動作させる第２の接続処理工程と有する。
本発明によれば、バス上を流れる信号によって、当該バスに接続された機器がその処理の妨げとなる不必要な影響を受けることを抑制できる電子機器および通信方法を提供することができる。
以下、本発明の実施形態に係る通信システムを説明する。
図１は、本発明の実施形態の通信システムに接続される通信機器２０の機能ブロック図である。
図１に示すように、通信機器２０は、例えば、ポート１６，１８と、ＰＨＹ部２２，２４と、ＬＬＣ部３２，３４と、パケタイザ４０と、ストリームＩ／Ｆ４２と、暗号部４４と、コンフィグレーションＲＯＭ４８と、ＰＨＹバス５２と、ＬＬＣバス５４と、ホストＩ／Ｆ５８と、ＣＰＵ６０とを有する。
図１に示すように、通信機器２０は、物理層(physical layer)処理を行うＰＨＹ部と、リンク層処理を行うＬＬＣ部とを並列に２組内蔵している。そのため、通信機器２０は、同時に２本のバスをサポートできる。即ち、通信機器２０は、ポート１６に接続される第１のケーブルを介して第１の機器に物理的に結合され、ポート１８に接続される第２のケーブルを介して第２の機器に物理的に結合された場合に、ポート１６とポート１８とがそれぞれ別のプロトコル上のバスの通信ノードとしてそれぞれのバスに接続され、第１の機器と第２の機器とそれぞれ別個に通信を行なう第１の形態と、ポート１６とポート１８とが同一のプロトコル上のバスの通信ノードとして当該バスに接続され、第１の機器と第２の機器との間の通信を介在する第２の形態とを選択的に取り得る。
図1は、上記第２の形態のプロトコル上のバス接続を模式的に示している。
図１は、本発明の実施形態の通信システムに接続される通信機器２０の機能ブロック図である。
図１に示すように、通信機器２０は、例えば、ポート１６，１８と、ＰＨＹ部２２，２４と、ＬＬＣ部３２，３４と、パケタイザ４０と、ストリームＩ／Ｆ４２と、暗号部４４と、コンフィグレーションＲＯＭ４８と、ＰＨＹバス５２と、ＬＬＣバス５４と、ホストＩ／Ｆ５８と、ＣＰＵ６０とを有する。
図１に示すように、通信機器２０は、物理層(physical layer)処理を行うＰＨＹ部と、リンク層処理を行うＬＬＣ部とを並列に２組内蔵している。そのため、通信機器２０は、同時に２本のバスをサポートできる。即ち、通信機器２０は、ポート１６に接続される第１のケーブルを介して第１の機器に物理的に結合され、ポート１８に接続される第２のケーブルを介して第２の機器に物理的に結合された場合に、ポート１６とポート１８とがそれぞれ別のプロトコル上のバスの通信ノードとしてそれぞれのバスに接続され、第１の機器と第２の機器とそれぞれ別個に通信を行なう第１の形態と、ポート１６とポート１８とが同一のプロトコル上のバスの通信ノードとして当該バスに接続され、第１の機器と第２の機器との間の通信を介在する第２の形態とを選択的に取り得る。
図1は、上記第２の形態のプロトコル上のバス接続を模式的に示している。
本実施形態のＰＨＹ部２２が本発明の第１の物理層処理手段の一例であり、ＰＨＹ部２４が本発明の第２の物理層処理手段の一例である。また、ＬＬＣ部３２が本発明の第１のリンク層処理手段の一例であり、ＬＬＣ部３４が本発明の第２のリンク層処理手段の一例である。また、ＣＰＵ６０が本発明の制御手段の一例である。
また、本実施形態のＰＨＹ接続モードが本発明の第１のモードの一例であり、ＰＨＹ非接続モードが本発明の第２のモードの一例である。
また、本実施形態のＰＨＹ接続モードが本発明の第１のモードの一例であり、ＰＨＹ非接続モードが本発明の第２のモードの一例である。
［ＰＨＹ部２２，２４］
ＰＨＹ部２２，２４は、それぞれポート１６，１８を介してＩＥＥＥ１３９４方式のバス１０に接続される。
ＰＨＹ部２２，２４は、バス１０上にてビット転送を行うための物理コネクションの確立・維持・解放等を行う電気的・機械的・機能的・手続き的な処理をＩＥＥＥ１３９４の物理層レベルで行う。
ＰＨＹ部２２，２４は、アナログ回路のドライバレシーバを含んでおり、バス１０への信号の送信と、バス１０からの信号の受信を行う。
ＰＨＹ部２２，２４は、それぞれポート１６，１８を介してＩＥＥＥ１３９４方式のバス１０に接続される。
ＰＨＹ部２２，２４は、バス１０上にてビット転送を行うための物理コネクションの確立・維持・解放等を行う電気的・機械的・機能的・手続き的な処理をＩＥＥＥ１３９４の物理層レベルで行う。
ＰＨＹ部２２，２４は、アナログ回路のドライバレシーバを含んでおり、バス１０への信号の送信と、バス１０からの信号の受信を行う。
ＰＨＹ部２２と２４は、ＰＨＹバス５２を介して接続されている。
ＰＨＹ部２２と２４との間の接続は、ＣＰＵ６０からの制御によって、ＰＨＹ接続モードにおいて接続状態になり、ＰＨＹ非接続モードにおいて非接続状態になる。
ＰＨＹ接続モードでは、ＰＨＹ部２２と２４が接続状態になり、相互にデータ伝送が可能となる。
ＰＨＹ接続モードにおいて、ＰＨＹ部２２，２４は、２ポートの一つのＰＨＹ部として、リピータ機能を果たす。この場合には、図１に示すように、通信機器２０が接続されたバス１０は１つのバスとして機能する。
ＰＨＹ部２２と２４との間の接続は、ＣＰＵ６０からの制御によって、ＰＨＹ接続モードにおいて接続状態になり、ＰＨＹ非接続モードにおいて非接続状態になる。
ＰＨＹ接続モードでは、ＰＨＹ部２２と２４が接続状態になり、相互にデータ伝送が可能となる。
ＰＨＹ接続モードにおいて、ＰＨＹ部２２，２４は、２ポートの一つのＰＨＹ部として、リピータ機能を果たす。この場合には、図１に示すように、通信機器２０が接続されたバス１０は１つのバスとして機能する。
一方、ＰＨＹ非接続モードでは、ＰＨＹ部２２と２４が非接続状態になり、ＰＨＹ部２２，２４は各々が独立したＰＨＹ部として機能する。
すなわち、ＰＨＹ非接続モードにおいて、ＰＨＹ部２２は、ポート１６を介して入力したデータに対して物理層レベル処理を行ってＬＬＣ部３２に出力し、ＬＬＣ部３２から入力したデータをポート１６を介してバス１０に出力する。また、ＰＨＹ部２４は、ポート１８を介して入力したデータに対して物理層レベル処理を行ってＬＬＣ部３４に出力し、ＬＬＣ部３４から入力したデータをポート１８を介してバス１０に出力する。
これにより、ＰＨＹ非接続モードにおいては、図２に示すように、ポート１６に接続された第１のプロトコル上のバス１０ａと、ポート１８に接続された第２のプロトコル上のバス１０ｂとは、ＩＥＥＥ１３９４の独立した２つのバスとして機能する。
すなわち、ＰＨＹ非接続モードにおいて、ＰＨＹ部２２は、ポート１６を介して入力したデータに対して物理層レベル処理を行ってＬＬＣ部３２に出力し、ＬＬＣ部３２から入力したデータをポート１６を介してバス１０に出力する。また、ＰＨＹ部２４は、ポート１８を介して入力したデータに対して物理層レベル処理を行ってＬＬＣ部３４に出力し、ＬＬＣ部３４から入力したデータをポート１８を介してバス１０に出力する。
これにより、ＰＨＹ非接続モードにおいては、図２に示すように、ポート１６に接続された第１のプロトコル上のバス１０ａと、ポート１８に接続された第２のプロトコル上のバス１０ｂとは、ＩＥＥＥ１３９４の独立した２つのバスとして機能する。
ＣＰＵ６０は、例えば、ポート１６，１８が接続されたバス１０等のプロトコル上のバスに対して、自らが制御する状態にある場合に、ＰＨＹバス５２を非接続状態にし、そうでない状態にある場合にＰＨＹバス５２を接続状態にする。
［ＬＬＣ部３２，３４］
ＬＬＣ部３２，３４は、ＩＥＥＥ１３９４のリンク層レベルの処理を行う。
ＬＬＣ部３２，３４は、パケタイザ４０に接続されている。
ＬＬＣ部３２，３４は、ＣＰＵ６０で実行されているアプリケーションプログラム（アプリケーション層）からのサービス要求に応え、それぞれＰＨＹ部２２，２４に対してサービス要求を行う。
また、ＬＬＣ部３２，３４は、入力したパケットのヘッダ情報を基にヘッダ情報の更新等の所定の処理を行う。
ＬＬＣ部３２，３４は、ＩＥＥＥ１３９４のリンク層レベルの処理を行う。
ＬＬＣ部３２，３４は、パケタイザ４０に接続されている。
ＬＬＣ部３２，３４は、ＣＰＵ６０で実行されているアプリケーションプログラム（アプリケーション層）からのサービス要求に応え、それぞれＰＨＹ部２２，２４に対してサービス要求を行う。
また、ＬＬＣ部３２，３４は、入力したパケットのヘッダ情報を基にヘッダ情報の更新等の所定の処理を行う。
ＬＬＣ部３２と３４は、ＬＬＣバス５４を介して接続されている。
ＬＬＣ部３２と３４との間の接続は、ＣＰＵ６０からの制御によって、ＬＬＣ接続モードにおいて接続状態になり、ＬＬＣ非接続モードにおいて非接続状態になる。
ＬＬＣ接続モードでは、ＬＬＣ部３２と３４とは接続状態になり、相互にデータ伝送が可能となる。
ＬＬＣ部３２と３４との間の接続は、ＣＰＵ６０からの制御によって、ＬＬＣ接続モードにおいて接続状態になり、ＬＬＣ非接続モードにおいて非接続状態になる。
ＬＬＣ接続モードでは、ＬＬＣ部３２と３４とは接続状態になり、相互にデータ伝送が可能となる。
ＣＰＵ６０は、図２に示すように、ＰＨＹ部２２，２４の各々を独立して機能させ（ＰＨＹ非接続モードに設定し）、独立した２つのプロトコル上のバス１０ａ，１０ｂを使用している状態で、これら２つのバス１０ａ，１０ｂ上のノードの間で通信する必要がある場合に、ＬＬＣ接続モードに設定する。これにより、ＬＬＣ部３２と３４とをＬＬＣバス５４を介して接続状態にして、ブリッジ動作を行う。即ち、２つの異なるプロトコル上のバスの間でブリッジ動作を行なう。
図２に示す例では、バス１０ａと１０ｂとは独立しているので、ＰＨＹ部２２，２４およびＬＬＣ部３２，３４が独立に必要になるが、ＬＬＣバス５４を接続状態にすることで、バス１０ａに接続されたノードとバス１０ｂに接続されたノードとの間でデータのやり取りができる。
ＬＬＣ部３２，３４は、パケット内のペイロードであるデータはそのままにし、バス１０ａ，１０ｂを跨いで伝送するためにヘッダの付け替え等を自動的に行ななうことでブリッジ動作を実現する。
図２に示す例では、バス１０ａと１０ｂとは独立しているので、ＰＨＹ部２２，２４およびＬＬＣ部３２，３４が独立に必要になるが、ＬＬＣバス５４を接続状態にすることで、バス１０ａに接続されたノードとバス１０ｂに接続されたノードとの間でデータのやり取りができる。
ＬＬＣ部３２，３４は、パケット内のペイロードであるデータはそのままにし、バス１０ａ，１０ｂを跨いで伝送するためにヘッダの付け替え等を自動的に行ななうことでブリッジ動作を実現する。
一方、ＬＬＣ非接続モードでは、ＬＬＣ部３２と３４とは非接続状態になり、ＬＬＣ部３２，３４は各々が独立したＬＬＣ部として機能する。
すなわち、ＬＬＣ部３２と３４との間でのデータのやり取りは行われない。ＬＬＣ部３２はパケタイザ４０からのデータをリンク層処理してＰＨＹ部２２に出力し、ＰＨＹ部２２からのデータをリンク層処理してパケタイザ４０に出力する。また、ＬＬＣ部３４はパケタイザ４０からのデータをリンク層処理してＰＨＹ部２４に出力し、ＰＨＹ部２４からのデータをリンク層処理してパケタイザ４０に出力する。
すなわち、ＬＬＣ部３２と３４との間でのデータのやり取りは行われない。ＬＬＣ部３２はパケタイザ４０からのデータをリンク層処理してＰＨＹ部２２に出力し、ＰＨＹ部２２からのデータをリンク層処理してパケタイザ４０に出力する。また、ＬＬＣ部３４はパケタイザ４０からのデータをリンク層処理してＰＨＹ部２４に出力し、ＰＨＹ部２４からのデータをリンク層処理してパケタイザ４０に出力する。
アシンクロナス通信においては、ＣＰＵ６０がコマンドなどの送受信を行うため、パケタイザ４０はホストＩ／Ｆ５８を介してＣＰＵ６０と通信を行う。
また、アイソクロナス通信においては、ＭＰＥＧ処理回路８０のＭＰＥＧストリームを伝送するため、パケタイザ４０はストリームＩ／Ｆ４２を介して、直接ＭＰＥＧ処理回路に接続される。
これらの通信データは、パケタイザ４０によって、ＥＩＡ６１８８３のようなＩＥＥＥ１３９４上の通信プロトコルと適合するように整形される。
また、アイソクロナス通信においては、ＭＰＥＧ処理回路８０のＭＰＥＧストリームを伝送するため、パケタイザ４０はストリームＩ／Ｆ４２を介して、直接ＭＰＥＧ処理回路に接続される。
これらの通信データは、パケタイザ４０によって、ＥＩＡ６１８８３のようなＩＥＥＥ１３９４上の通信プロトコルと適合するように整形される。
［コンフィグレーションＲＯＭ４８］
コンフィグレーションＲＯＭ４８には、ノードのＧＵＩＤなどの固定データが記憶されている。
当該固定データは、バス１０上の全てのノードのコンフィグレーションＲＯＭに記憶される。
コンフィグレーションＲＯＭ４８には、ノードのＧＵＩＤなどの固定データが記憶されている。
当該固定データは、バス１０上の全てのノードのコンフィグレーションＲＯＭに記憶される。
［ＣＰＵ６０］
ＩＲＭ（Isochronous Resource Manager）、ＬＲＭ（Link
Resource Manager）などの属性データ（専用エントリ）が、図示しないＣＳＲ（Configuration Status Register）に格納されており、ＣＰＵ６０は、これらの属性データ等に基づいて、通信機器２０の動作を統括的に制御する。
図３は、図１に示すＣＰＵ６０の処理を説明するためのフローチャートである。
ステップＳＴ１：
ＣＰＵ６０は、ＰＨＹバス５２およびＬＬＣバス５４の接続状態の切り換え条件を満たしたかを判断する。
例えば、ＣＰＵ６０は、ＭＰＥＧバスを介して通信処理を行う所定のアプリケーションプログラムがＣＰＵ６０あるいはＭＰＥＧ処理回路８０で起動された場合に、ＰＨＹバス５２を接続状態から非接続状態に切り変える条件を満たしたと判断する。
また、ＣＰＵ６０は、ＣＰＵ６０あるいはＭＰＥＧ処理回路８０で所定のアプリケーションが停止された場合に、ＰＨＹバス５２を非接続状態から接続状態に切り変える条件を満たしたと判断する。
さらに、前述したように２つの異なるバス１０ａ，１０ｂ上で動作している状況で、バス１０ａと１０ｂの間でデータのやり取りが必要なアプリケーションプログラムが起動された場合には、ＬＬＣバス５４を接続状態に切り変え、逆に、このようなアプリケーションプログラムが停止された場合にはＬＬＣバス５４を非接続状態に切り換える。
ＩＲＭ（Isochronous Resource Manager）、ＬＲＭ（Link
Resource Manager）などの属性データ（専用エントリ）が、図示しないＣＳＲ（Configuration Status Register）に格納されており、ＣＰＵ６０は、これらの属性データ等に基づいて、通信機器２０の動作を統括的に制御する。
図３は、図１に示すＣＰＵ６０の処理を説明するためのフローチャートである。
ステップＳＴ１：
ＣＰＵ６０は、ＰＨＹバス５２およびＬＬＣバス５４の接続状態の切り換え条件を満たしたかを判断する。
例えば、ＣＰＵ６０は、ＭＰＥＧバスを介して通信処理を行う所定のアプリケーションプログラムがＣＰＵ６０あるいはＭＰＥＧ処理回路８０で起動された場合に、ＰＨＹバス５２を接続状態から非接続状態に切り変える条件を満たしたと判断する。
また、ＣＰＵ６０は、ＣＰＵ６０あるいはＭＰＥＧ処理回路８０で所定のアプリケーションが停止された場合に、ＰＨＹバス５２を非接続状態から接続状態に切り変える条件を満たしたと判断する。
さらに、前述したように２つの異なるバス１０ａ，１０ｂ上で動作している状況で、バス１０ａと１０ｂの間でデータのやり取りが必要なアプリケーションプログラムが起動された場合には、ＬＬＣバス５４を接続状態に切り変え、逆に、このようなアプリケーションプログラムが停止された場合にはＬＬＣバス５４を非接続状態に切り換える。
ステップＳＴ２：
ＣＰＵ６０は、ステップＳＴ１でＰＨＹバス５２およびＬＬＣバス５４の接続状態の切り換え条件を満たしていると判断した場合には、ステップＳＴ３に進み、そうでない場合にはステップＳＴ１に戻る。
ＣＰＵ６０は、ステップＳＴ１でＰＨＹバス５２およびＬＬＣバス５４の接続状態の切り換え条件を満たしていると判断した場合には、ステップＳＴ３に進み、そうでない場合にはステップＳＴ１に戻る。
ステップＳＴ３：
ＣＰＵ６０は、ステップＳＴ１の切り換え条件を満たしたと判断した場合に、その条件に従ってＰＨＹバス５２およびＬＬＣバス５４の接続状態を切り換える。
ＣＰＵ６０は、ステップＳＴ１の切り換え条件を満たしたと判断した場合に、その条件に従ってＰＨＹバス５２およびＬＬＣバス５４の接続状態を切り換える。
ステップＳＴ４：
ＣＰＵ６０は、バスリセット命令を実行し、ポート１６あるいは１８を介してバス１０，１０ａ，１０ｂにバスリセット信号を出力する。
これにより、バス１０，１０ａ，１０ｂに接続された各ノードがバスリセット処理を行う。
ＣＰＵ６０は、バスリセット命令を実行し、ポート１６あるいは１８を介してバス１０，１０ａ，１０ｂにバスリセット信号を出力する。
これにより、バス１０，１０ａ，１０ｂに接続された各ノードがバスリセット処理を行う。
以下、通信機器２０の動作例について説明する。
［第１の動作例］
当該動作例では、ＩＥＥＥ１３９４のバスを一つのプロトコル上のバスとして動作させる場合を説明する。
ＣＰＵ６０は、例えば、ＰＨＹ部２２，２４をＰＨＹ接続モードに設定する。
当該設定により、ＰＨＹ部２２と２４とは接続状態になり、相互にデータ伝送を行ない得る。
また、ＣＰＵ６０は、ＬＬＣ部３２，３４を停止状態にする。
これにより、通信機器２０は、バス１０に接続された他のノードからは、リピータ動作を行う１つのノードとして認識される。
ポート１６を介してＰＨＹ部２２に入力されたデータは、ＰＨＹ部２２、ＰＨＹバス５２およびＰＨＹ部２４を介して、ポート１８から出力される。
また、ポート１８を介してＰＨＹ部２４に入力されたデータは、ＰＨＹ部２４、ＰＨＹバス５２およびＰＨＹ部２２を介して、ポート１６から出力される。
［第１の動作例］
当該動作例では、ＩＥＥＥ１３９４のバスを一つのプロトコル上のバスとして動作させる場合を説明する。
ＣＰＵ６０は、例えば、ＰＨＹ部２２，２４をＰＨＹ接続モードに設定する。
当該設定により、ＰＨＹ部２２と２４とは接続状態になり、相互にデータ伝送を行ない得る。
また、ＣＰＵ６０は、ＬＬＣ部３２，３４を停止状態にする。
これにより、通信機器２０は、バス１０に接続された他のノードからは、リピータ動作を行う１つのノードとして認識される。
ポート１６を介してＰＨＹ部２２に入力されたデータは、ＰＨＹ部２２、ＰＨＹバス５２およびＰＨＹ部２４を介して、ポート１８から出力される。
また、ポート１８を介してＰＨＹ部２４に入力されたデータは、ＰＨＹ部２４、ＰＨＹバス５２およびＰＨＹ部２２を介して、ポート１６から出力される。
第１の動作例では、ＩＥＥＥ１３９４のバスが１つのプロトコル上のバス１０として機能しているため、バス１０に対するノードの抜き差しや電源の入り切りによるノードの増減等によりバスリセットが発生すると、バス１０上の全てのノードがＳｅｌｆＩＤパケットをバス１０上に出力する。これによって、バス１０に接続された全てのノードは、バス１０上に存在するすべてのノードの最新情報を得る。
［第２の動作例］
当該動作例では、ＩＥＥＥ１３９４のバスを２つの別個のプロトコル上のバス１０ａ，１０ｂとして動作させる場合を説明する。
ＣＰＵ６０は、例えば、ＰＨＹ部２２，２４をＰＨＹ非接続モードに設定する。
当該設定により、ＰＨＹ部２２と２４とは非接続状態になり、相互間でデータ伝送は行われない。
また、ＣＰＵ６０は、ＬＬＣ部３２，３４を駆動状態にする。
これにより、通信機器２０は、バス１０ａに接続された他のノードから１つのノードとして認識され、且つ、バス１０ｂに接続された他のノードから１つのノードとして認識される。
当該動作例では、ＩＥＥＥ１３９４のバスを２つの別個のプロトコル上のバス１０ａ，１０ｂとして動作させる場合を説明する。
ＣＰＵ６０は、例えば、ＰＨＹ部２２，２４をＰＨＹ非接続モードに設定する。
当該設定により、ＰＨＹ部２２と２４とは非接続状態になり、相互間でデータ伝送は行われない。
また、ＣＰＵ６０は、ＬＬＣ部３２，３４を駆動状態にする。
これにより、通信機器２０は、バス１０ａに接続された他のノードから１つのノードとして認識され、且つ、バス１０ｂに接続された他のノードから１つのノードとして認識される。
ポート１６を介してバス１０ａからＰＨＹ部２２に入力されたデータは、ＰＨＹ部２２で物理層レベル処理された後に、ＬＬＣ部３２に出力され、ＬＬＣ部３２においてリンク層レベル処理される。ＬＬＣ部３２で処理されたデータは、パケタイザ４０に出力される。
パケタイザ４０は、ＬＬＣ部３２から入力したデータを、ホストＩ／Ｆ５８を介してＣＰＵ６０に出力したり、暗号部４４に出力する。
その後、パケタイザ４０は、ＣＰＵ６０あるいは暗号部４４から処理後のデータを入力して、ＬＬＣ部３２に出力する。当該データは、ＬＬＣ部３２でリンク層レベル処理された後に、ＰＨＹ部２２に出力され、ＰＨＹ部２２にて物理層レベル処理された後に、ポート１６を介してバス１０ａに出力される。
パケタイザ４０は、ＬＬＣ部３２から入力したデータを、ホストＩ／Ｆ５８を介してＣＰＵ６０に出力したり、暗号部４４に出力する。
その後、パケタイザ４０は、ＣＰＵ６０あるいは暗号部４４から処理後のデータを入力して、ＬＬＣ部３２に出力する。当該データは、ＬＬＣ部３２でリンク層レベル処理された後に、ＰＨＹ部２２に出力され、ＰＨＹ部２２にて物理層レベル処理された後に、ポート１６を介してバス１０ａに出力される。
一方、ポート１８を介してバス１０ｂからＰＨＹ部２４に入力されたデータは、ＰＨＹ部２４で物理層レベル処理された後に、ＬＬＣ部３４に出力され、ＬＬＣ部３４においてリンク層レベル処理される。ＬＬＣ部３４で処理されたデータは、パケタイザ４０に出力される。
パケタイザ４０は、ＬＬＣ部３４から入力したデータを、ホストＩ／Ｆ５８を介してＣＰＵ６０に出力したり、暗号部４４に出力する。
その後、パケタイザ４０は、ＣＰＵ６０あるいは暗号部４４から処理後のデータを入力して、ＬＬＣ部３４に出力する。当該データは、ＬＬＣ部３４でリンク層レベル処理された後に、ＰＨＹ部２４に出力され、ＰＨＹ部２４にて物理層レベル処理された後に、ポート１８を介してバス１０ｂに出力される。
パケタイザ４０は、ＬＬＣ部３４から入力したデータを、ホストＩ／Ｆ５８を介してＣＰＵ６０に出力したり、暗号部４４に出力する。
その後、パケタイザ４０は、ＣＰＵ６０あるいは暗号部４４から処理後のデータを入力して、ＬＬＣ部３４に出力する。当該データは、ＬＬＣ部３４でリンク層レベル処理された後に、ＰＨＹ部２４に出力され、ＰＨＹ部２４にて物理層レベル処理された後に、ポート１８を介してバス１０ｂに出力される。
当該第２の動作例では、ＩＥＥＥ１３９４のバスがプロトコル的にバス１０ａと１０ｂとの２つのバスに分割されているため、例えば、バス１０ａに対するノードの抜き差しや、電源の入り切りによるノードの増減等が生じると、バスリセット信号はバス１０ａ内でのみ伝達され、バス１０ｂには伝達されない。
これにより、バス１０ａに接続されたノードにおいてのみバスリセット処理が行われ、バス１０ｂに接続されたノードではバスリセット処理は行われない。
そのため、例えば、バス１０ｂに接続されたノードにおいてＡＫＥのプロトコルでデータが転送中である場合、ＡＫＥは中断されない。
なお、上述した第２の動作例において、ＬＬＣバス５４を接続状態にすることで、バス１０ａに接続されたノードと、バス１０ｂに接続されたノードとの間でリンク層レベルでの情報のやり取り（ブリッジ動作）が可能になる。また、ＬＬＣ部３２，３４を１つのＬＬＣ部として機能させることもできる。
これにより、バス１０ａに接続されたノードにおいてのみバスリセット処理が行われ、バス１０ｂに接続されたノードではバスリセット処理は行われない。
そのため、例えば、バス１０ｂに接続されたノードにおいてＡＫＥのプロトコルでデータが転送中である場合、ＡＫＥは中断されない。
なお、上述した第２の動作例において、ＬＬＣバス５４を接続状態にすることで、バス１０ａに接続されたノードと、バス１０ｂに接続されたノードとの間でリンク層レベルでの情報のやり取り（ブリッジ動作）が可能になる。また、ＬＬＣ部３２，３４を１つのＬＬＣ部として機能させることもできる。
上述したように、通信機器２０は、ＰＨＹバス５２の接続状態を切り換えることで、通信機器２０のポート１６，１８が接続されるプロトコル的なバスを、１つのバス１０として動作させたり、２つのバス１０ａ，１０ｂとして動作させたりできる。
通信機器２０は、ＰＨＹバス５２を非接続状態にすることで、ＩＥＥＥ１３９４のバスをプロトコル的にバス１０ａ，１０ｂに分割する。このようにバス１０ａ，１０ｂに分割した状態では、バス１０ａ，１０ｂの一方でバスリセットが発生した場合でも、そのバスリセットの影響を他方のバスに伝えないようにすることができる。これにより、他方のバスで行われていたコンテンツプロテクションデータストリームの転送等の処理が中断されないようにすることができる。
また、この場合に、通信機器２０は、ＬＬＣバス５４を接続状態にすることで、バス１０ａ，１０ｂに接続されたノード間で情報をやり取りすることが可能になる。
すなわち、通信機器２０は、ブリッジ動作を行ない、必要に応じてバス１０ａ，１０ｂ間の情報を相互に流すことで、必要な情報のやり取りについてのみ全体を１つのバスとして動作させることができる。
通信機器２０は、ＰＨＹバス５２を非接続状態にすることで、ＩＥＥＥ１３９４のバスをプロトコル的にバス１０ａ，１０ｂに分割する。このようにバス１０ａ，１０ｂに分割した状態では、バス１０ａ，１０ｂの一方でバスリセットが発生した場合でも、そのバスリセットの影響を他方のバスに伝えないようにすることができる。これにより、他方のバスで行われていたコンテンツプロテクションデータストリームの転送等の処理が中断されないようにすることができる。
また、この場合に、通信機器２０は、ＬＬＣバス５４を接続状態にすることで、バス１０ａ，１０ｂに接続されたノード間で情報をやり取りすることが可能になる。
すなわち、通信機器２０は、ブリッジ動作を行ない、必要に応じてバス１０ａ，１０ｂ間の情報を相互に流すことで、必要な情報のやり取りについてのみ全体を１つのバスとして動作させることができる。
また、通信機器２０は、ＰＨＹバス５２を接続状態にすることで、全体を１つのプロトコル的なバス１０として機能させることもできる。この場合、バスリセットが発生すると、バス１０上の全てのノードがＳｅｌｆＩＤパケットをバス１１上に出力する。これにより、バス１０上の各ノードが他の全てのノードの最新情報を得ることができる。
通信機器２０は、例えばスリープ状態の場合など、自らは通信動作を行わないときにバスのノードとしては機能している場合、ＰＨＹバス５２を接続状態にしてリピータ動作を行うことで、１つのプロトコル上のバスを構成することができる。
通信機器２０は、例えばスリープ状態の場合など、自らは通信動作を行わないときにバスのノードとしては機能している場合、ＰＨＹバス５２を接続状態にしてリピータ動作を行うことで、１つのプロトコル上のバスを構成することができる。
＜第２実施形態＞
ＩＥＥＥ１３９４では、バスに接続されたノードは基本的に対称であり、特定のノードが特定の働きを持っているわけではない。
一方、ＤＴＶと記録装置との間のデータ転送等のようにバスの使い方が特定されている場合には、その使い方に応じてノードの機能が決まる。つまりバスの使い方が決まった場合、特定のノードがその使い方に応じた特定の働きをすることになる。
そのため、バスの使い方によっては、特定のノードが常にバスを管理することもある。
例えば、ＤＴＶと外部録画機器等をＩＥＥＥ１３９４バスによって接続するシステムの場合、一般にエンドユーザはＤＴＶのＧＵＩを使ってバス上の機器を操作するので、この場合ＤＴＶがバス管理を行うのが望ましい。
ＩＥＥＥ１３９４では、バスに接続されたノードは基本的に対称であり、特定のノードが特定の働きを持っているわけではない。
一方、ＤＴＶと記録装置との間のデータ転送等のようにバスの使い方が特定されている場合には、その使い方に応じてノードの機能が決まる。つまりバスの使い方が決まった場合、特定のノードがその使い方に応じた特定の働きをすることになる。
そのため、バスの使い方によっては、特定のノードが常にバスを管理することもある。
例えば、ＤＴＶと外部録画機器等をＩＥＥＥ１３９４バスによって接続するシステムの場合、一般にエンドユーザはＤＴＶのＧＵＩを使ってバス上の機器を操作するので、この場合ＤＴＶがバス管理を行うのが望ましい。
本実施形態では、バス管理を行うＤＴＶに複数のＬＬＣ部（リンク）を実装して通信バスを分割する。分割された複数のバスは全てＤＴＶに接続されているので、ＤＴＶは全てのノードの情報を取得できる。しかしながら、バスを分割しているので、それぞれのバス上のノードは自分が属しているバスの情報しか得ることができないが、これはＤＴＶと周辺記録機器との間のデータ転送というバスの使用方法が決まっていれば問題ない。
例えば、ＤＴＶの内蔵ＨＤＤ用のＩＥＥＥ１３９４のバスと外部拡張用のバスとに２分割される場合、外部拡張バスにおいてノードの増減がありバスリセットが発生したとしても、ＤＴＶの内部回路と内蔵ＨＤＤとの間のデータ転送に使用するＩＥＥＥ１３９４バスにはバスリセットが伝播しないので、そのバスの動作は安定する。
例えば、ＤＴＶの内蔵ＨＤＤ用のＩＥＥＥ１３９４のバスと外部拡張用のバスとに２分割される場合、外部拡張バスにおいてノードの増減がありバスリセットが発生したとしても、ＤＴＶの内部回路と内蔵ＨＤＤとの間のデータ転送に使用するＩＥＥＥ１３９４バスにはバスリセットが伝播しないので、そのバスの動作は安定する。
また、内蔵ＨＤＤのデータをＤＴＶの外部の記録機器に転送する場合は、ストリームデータを別のバスに流す必要がある。この中継はソフトウェアの介在が必要な複雑な処理ではないので、ブリッジ動作を行うＬＬＣ部のハードウェアで実現可能である。
ブリツジ動作ではＤＴＶとしては、ＤＴＶが内蔵する複数のＬＬＣ部の間でデータをやり取りすればよく、ＬＬＣ部の上位のＤＴＶ処理を行うＣＰＵとＬＬＣ部との間でデータのやり取りを行う必要はない。
また、スリープ状態の場合など、ＤＴＶのアプリケーションとしては機能しないときに内部バスを使用したい場合は、複数のＰＨＹ部を接続状態にしてリピータ動作を行うことで全体を１つのプロトコル上のバスとして動作させる。この場合、上記複数のＰＨＹ部は、単純なリピータとして動作するので、ＤＴＶの内蔵ＨＤＤは外部機器から直接アクセスされ得る。
ブリツジ動作ではＤＴＶとしては、ＤＴＶが内蔵する複数のＬＬＣ部の間でデータをやり取りすればよく、ＬＬＣ部の上位のＤＴＶ処理を行うＣＰＵとＬＬＣ部との間でデータのやり取りを行う必要はない。
また、スリープ状態の場合など、ＤＴＶのアプリケーションとしては機能しないときに内部バスを使用したい場合は、複数のＰＨＹ部を接続状態にしてリピータ動作を行うことで全体を１つのプロトコル上のバスとして動作させる。この場合、上記複数のＰＨＹ部は、単純なリピータとして動作するので、ＤＴＶの内蔵ＨＤＤは外部機器から直接アクセスされ得る。
図４は、本発明の第２実施形態に係る通信システム１０１の構成図であり、物理的な接続関係を示す。
図４に示すように、通信システム１０１は、例えば、ＤＴＶ２２０、ＡＶ−ＨＤＤ１４０、光ディスクドライバ１５０およびパーソナルコンピュータ１６０を有し、これらがそれぞれケーブルＣ１０１，Ｃ１０２，Ｃ１０３，Ｃ１０４で相互に接続されている。ケーブルＣ１０４は、ＤＴＶ２２０内の内部接続ケーブル（配線）であり、ケーブルＣ１０１，Ｃ１０２，Ｃ１０３は、ＩＥＥＥ１３９４準拠の外付ケーブルでよい。
ＤＴＶ２２０の筐体内には、ＤＴＶ機能部１２０およびＡＶ−ＨＤＤ１３０が収容されている。
図４に示すように、通信システム１０１は、例えば、ＤＴＶ２２０、ＡＶ−ＨＤＤ１４０、光ディスクドライバ１５０およびパーソナルコンピュータ１６０を有し、これらがそれぞれケーブルＣ１０１，Ｃ１０２，Ｃ１０３，Ｃ１０４で相互に接続されている。ケーブルＣ１０４は、ＤＴＶ２２０内の内部接続ケーブル（配線）であり、ケーブルＣ１０１，Ｃ１０２，Ｃ１０３は、ＩＥＥＥ１３９４準拠の外付ケーブルでよい。
ＤＴＶ２２０の筐体内には、ＤＴＶ機能部１２０およびＡＶ−ＨＤＤ１３０が収容されている。
ＤＴＶ機能部１２０は、ＭＰＥＧ処理回路８０との間で、ＭＰＥＧデータストリームなどの通信データを入出力する。
ＭＰＥＧ処理回路８０は、ＤＴＶ１２０のストリームポートと接続されている。ＭＰＥＧ処理回路８０で生成されたデータは、上記ストリームポートからストリームＩ／Ｆ４２を介して暗号部４４に出力され、暗号部４４で暗号化された後に、パケタイザ４０に出力される。そして、暗号部４４で暗号化されたデータが、パケタイザ４０でパケット化される。当該パケットは、ＩＥＥＥ１３９４のバス上のＩＳＯパケットとして扱われる。
ＭＰＥＧ処理回路８０は、ＤＴＶ１２０のストリームポートと接続されている。ＭＰＥＧ処理回路８０で生成されたデータは、上記ストリームポートからストリームＩ／Ｆ４２を介して暗号部４４に出力され、暗号部４４で暗号化された後に、パケタイザ４０に出力される。そして、暗号部４４で暗号化されたデータが、パケタイザ４０でパケット化される。当該パケットは、ＩＥＥＥ１３９４のバス上のＩＳＯパケットとして扱われる。
ＣＰＵ６０は、ホストＩ／Ｆ５８を介してパケタイザ４０と接続され、パケタイザ４０にコントロールコマンド等を出力する。当該コントロールコマンド等は、ＩＥＥＥ１３９４のバス上のＡＳＹＮＣパケットとして扱われる。
ＤＴＶ２２０、ＡＶ−ＨＤＤ１４０、光ディスクドライバ１５０およびパーソナルコンピュータ１６０は、簡単に抜き差しでき、それぞれの機器は別筐体で、独立して電源の入り切りが行われる。
外部機器が抜き差しされた場合、その度にバスリセットが発生する。また、ＩＥＥＥ１３９４のバスに接続された外部機器の電源の入り切りが行われた場合も同様にバスリセットが発生する。
バスリセットが発生すると、ＩＥＥＥ１３９４のバス上に接続されている全てのノードがバスリセット処理を行う。
バスリセット処理では、先ず、それまでの各ノードの役割をクリアした後に、新規にアービトレーション動作を行い、ルートノード、ＩＲＭノードなどを決定し、バス上でＩＥＥＥ１３９４の伝送が可能になるようにする。
次に各ノードは、バス上のノードの再認識を行う。多くの場合、各ノードはそれぞれ独立に、他の全部のノードに内蔵されるコンフィグレーションＲＯＭ、ＣＳＲ等のスキャンを行うので、ＡＳＹＮＣパケットによりトラフィックが激増する。
外部機器が抜き差しされた場合、その度にバスリセットが発生する。また、ＩＥＥＥ１３９４のバスに接続された外部機器の電源の入り切りが行われた場合も同様にバスリセットが発生する。
バスリセットが発生すると、ＩＥＥＥ１３９４のバス上に接続されている全てのノードがバスリセット処理を行う。
バスリセット処理では、先ず、それまでの各ノードの役割をクリアした後に、新規にアービトレーション動作を行い、ルートノード、ＩＲＭノードなどを決定し、バス上でＩＥＥＥ１３９４の伝送が可能になるようにする。
次に各ノードは、バス上のノードの再認識を行う。多くの場合、各ノードはそれぞれ独立に、他の全部のノードに内蔵されるコンフィグレーションＲＯＭ、ＣＳＲ等のスキャンを行うので、ＡＳＹＮＣパケットによりトラフィックが激増する。
一方、それまで行われていたＩＳＯ通信は基本的に継続する必要がある。ＩＳＯ通信は、ＥＩＡ６１８８３規格ではｉＰＣＲ／ｏＰＣＲのコネクションによって行われるが、バスリセットの後の１秒以内にコネクションを再開する必要がある。
また、コンテンツプロテクションを行っていた場合は、キーの交換であるＡＫＥも行う必要がある。キーの交換が決められた時間内に適切に行われない場合はＩＳＯ通信でエラーが発生して画像が乱れる。
例えば、ＤＴＶ機能部１２０のチューナーを利用して外部機器であるＡＶ−ＨＤＤ１４０が放送を録画しているときに、バス上のパーソナルコンピュータ１６０がスリープ状態となった場合、バスリセットが発生するが、録画データの転送に係る一連の処理が滞るとノイズが記録されてしまう。
また、コンテンツプロテクションを行っていた場合は、キーの交換であるＡＫＥも行う必要がある。キーの交換が決められた時間内に適切に行われない場合はＩＳＯ通信でエラーが発生して画像が乱れる。
例えば、ＤＴＶ機能部１２０のチューナーを利用して外部機器であるＡＶ−ＨＤＤ１４０が放送を録画しているときに、バス上のパーソナルコンピュータ１６０がスリープ状態となった場合、バスリセットが発生するが、録画データの転送に係る一連の処理が滞るとノイズが記録されてしまう。
以下、図４に示す通信システム１０１の動作例を説明する。
［第１の動作例］
当該動作例では、ＤＴＶ２２０のＣＰＵ６０が実行するアプリケーションプログラムが停止した場合、例えば、ＤＴＶ２２０の電源を切った場合を説明する。
この場合には、ＣＰＵ６０は、例えば、ＰＨＹ部２２，２４をＰＨＹ接続モードに設定する。
当該設定により、ＰＨＹ部２２と２４とは接続状態になり、相互にデータ伝送を行ない得る。
また、ＣＰＵ６０は、ＬＬＣ部３２，３４を停止状態にする。
これにより、ＤＴＶ１２０は、図５（ｂ）に示すように、バス１１０に接続された他のノードからは、リピート動作を行う１つのノードとして認識される。
ポート１６を介してＰＨＹ部２２に入力されたデータは、ＰＨＹ部２２、ＰＨＹバス５２およびＰＨＹ部２４を介して、ポート１８から出力される。
また、ポート１８を介してＰＨＹ部２４に入力されたデータは、ＰＨＹ部２４、ＰＨＹバス５２およびＰＨＹ部２２を介して、ポート１６から出力される。
［第１の動作例］
当該動作例では、ＤＴＶ２２０のＣＰＵ６０が実行するアプリケーションプログラムが停止した場合、例えば、ＤＴＶ２２０の電源を切った場合を説明する。
この場合には、ＣＰＵ６０は、例えば、ＰＨＹ部２２，２４をＰＨＹ接続モードに設定する。
当該設定により、ＰＨＹ部２２と２４とは接続状態になり、相互にデータ伝送を行ない得る。
また、ＣＰＵ６０は、ＬＬＣ部３２，３４を停止状態にする。
これにより、ＤＴＶ１２０は、図５（ｂ）に示すように、バス１１０に接続された他のノードからは、リピート動作を行う１つのノードとして認識される。
ポート１６を介してＰＨＹ部２２に入力されたデータは、ＰＨＹ部２２、ＰＨＹバス５２およびＰＨＹ部２４を介して、ポート１８から出力される。
また、ポート１８を介してＰＨＹ部２４に入力されたデータは、ＰＨＹ部２４、ＰＨＹバス５２およびＰＨＹ部２２を介して、ポート１６から出力される。
第１の動作例では、図５（ｂ）に示すように、ＩＥＥＥ１３９４のバスが１つのプロトコル上のバス１１０として機能しているため、例えば、パーソナルコンピュータ１６０は、ポート１８，１６、ＰＨＹ部２４，２２及びＰＨＹバス５２を介して、ＡＶ−ＨＤＤ１３０にアクセスすることができる。図５において、（ａ）はＩＥＥＥ１３９４のケーブル（通信バス）の物理的な接続関係を示し、（ｂ）はＩＥＥＥ１３９４のバス１１０のプロトコル的な接続関係を示している。
また、バス１１０に対するノードの抜き差しや、電源の入り切りによるノードの増減等が行われると、バスリセットが発生する。そして、バスリセットが発生するとバス１１０上のすべてのノードはＳｅｌｆＩＤパケットをバス１１０上に出力する。これにより、バス１０上の各ノードが他の全てのノードの最新情報を得ることができる。
このように、第１の動作例は、例えば、ＣＰＵ６０がＤＴＶの機能を使用しないときはその機能に関する部分のみ電源を落として、ＤＴＶ機能部１２０をリピータとして動作させることで、外部の機器、例えばパーソナルコンピュータ１６０がＡＶ−ＨＤＤ１３０にアクセスできるようにする。
また、バス１１０に対するノードの抜き差しや、電源の入り切りによるノードの増減等が行われると、バスリセットが発生する。そして、バスリセットが発生するとバス１１０上のすべてのノードはＳｅｌｆＩＤパケットをバス１１０上に出力する。これにより、バス１０上の各ノードが他の全てのノードの最新情報を得ることができる。
このように、第１の動作例は、例えば、ＣＰＵ６０がＤＴＶの機能を使用しないときはその機能に関する部分のみ電源を落として、ＤＴＶ機能部１２０をリピータとして動作させることで、外部の機器、例えばパーソナルコンピュータ１６０がＡＶ−ＨＤＤ１３０にアクセスできるようにする。
［第２の動作例］
当該動作例では、ＤＴＶ２２０のＣＰＵ６０が実行するアプリケーションプログラムが起動された場合を説明する。
ＣＰＵ６０は、例えば、ＰＨＹ部２２，２４をＰＨＹ非接続モードに設定する。
当該設定により、ＰＨＹ部２２と２４とは非接続状態になり、相互間でデータ伝送は行われない。すなわち、図６に示すように、ＩＥＥＥ１３９４のバスをプロトコル的に２つのバス１１０ａ，１１０ｂに分割する。ＣＰＵ６０の制御により、ポート１６，１８を物理的に着脱することなく、図５（ｂ）に示すバス接続と図６に示すバス接続とを切り替えることができる。また、図６における各装置の物理的な接続は、図５（ａ）に示すとおりである。
また、ＣＰＵ６０は、ＬＬＣ部３２，３４を駆動状態にする。
これにより、ＤＴＶ１２０は、バス１１０ａに接続された他のノードから１つのノードとして認識され、且つ、バス１１０ｂに接続された他のノードから１つのノードとして認識される。
当該動作例では、ＤＴＶ２２０のＣＰＵ６０が実行するアプリケーションプログラムが起動された場合を説明する。
ＣＰＵ６０は、例えば、ＰＨＹ部２２，２４をＰＨＹ非接続モードに設定する。
当該設定により、ＰＨＹ部２２と２４とは非接続状態になり、相互間でデータ伝送は行われない。すなわち、図６に示すように、ＩＥＥＥ１３９４のバスをプロトコル的に２つのバス１１０ａ，１１０ｂに分割する。ＣＰＵ６０の制御により、ポート１６，１８を物理的に着脱することなく、図５（ｂ）に示すバス接続と図６に示すバス接続とを切り替えることができる。また、図６における各装置の物理的な接続は、図５（ａ）に示すとおりである。
また、ＣＰＵ６０は、ＬＬＣ部３２，３４を駆動状態にする。
これにより、ＤＴＶ１２０は、バス１１０ａに接続された他のノードから１つのノードとして認識され、且つ、バス１１０ｂに接続された他のノードから１つのノードとして認識される。
ポート１６を介してバス１１０ａからＰＨＹ部２２に入力されたデータは、ＰＨＹ部２２で物理層レベル処理された後に、ＬＬＣ部３２に出力され、ＬＬＣ部３２においてリンク層レベル処理される。ＬＬＣ部３２で処理されたデータは、パケタイザ４０に出力される。
パケタイザ４０は、ＬＬＣ部３２から入力したデータを、ホストＩ／Ｆ５８を介してＣＰＵ６０に出力したり、暗号部４４に出力する。
その後、パケタイザ４０は、ＣＰＵ６０あるいは暗号部４４から処理後のデータを入力して、ＬＬＣ部３２に出力する。当該データは、ＬＬＣ部３２でリンク層レベル処理された後に、ＰＨＹ部２２に出力され、ＰＨＹ部２２にて物理層レベル処理された後に、ポート１６を介してバス１１０ａに出力される。
パケタイザ４０は、ＬＬＣ部３２から入力したデータを、ホストＩ／Ｆ５８を介してＣＰＵ６０に出力したり、暗号部４４に出力する。
その後、パケタイザ４０は、ＣＰＵ６０あるいは暗号部４４から処理後のデータを入力して、ＬＬＣ部３２に出力する。当該データは、ＬＬＣ部３２でリンク層レベル処理された後に、ＰＨＹ部２２に出力され、ＰＨＹ部２２にて物理層レベル処理された後に、ポート１６を介してバス１１０ａに出力される。
一方、ポート１８を介してバス１１０ｂからＰＨＹ部２４に入力されたデータは、ＰＨＹ部２４で物理層レベル処理された後に、ＬＬＣ部３４に出力され、ＬＬＣ部３４においてリンク層レベル処理される。ＬＬＣ部３４で処理されたデータは、パケタイザ４０に出力される。
パケタイザ４０は、ＬＬＣ部３４から入力したデータを、ホストＩ／Ｆ５８を介してＣＰＵ６０に出力したり、暗号部４４に出力する。
その後、パケタイザ４０は、ＣＰＵ６０あるいは暗号部４４から処理後のデータを入力して、ＬＬＣ部３４に出力する。当該データは、ＬＬＣ部３４でリンク層レベル処理された後に、ＰＨＹ部２４に出力され、ＰＨＹ部２４にて物理層レベル処理された後に、ポート１８を介してバス１１０ｂに出力される。
パケタイザ４０は、ＬＬＣ部３４から入力したデータを、ホストＩ／Ｆ５８を介してＣＰＵ６０に出力したり、暗号部４４に出力する。
その後、パケタイザ４０は、ＣＰＵ６０あるいは暗号部４４から処理後のデータを入力して、ＬＬＣ部３４に出力する。当該データは、ＬＬＣ部３４でリンク層レベル処理された後に、ＰＨＹ部２４に出力され、ＰＨＹ部２４にて物理層レベル処理された後に、ポート１８を介してバス１１０ｂに出力される。
当該第２の動作例では、ＩＥＥＥ１３９４のバスをプロトコル的にバス１１０ａと１１０ｂの２つのバスに分割しているため、例えば、バス１１０ｂに対するＡＶ−ＨＤＤ１４０、光ディスクドライバ１５０およびパーソナルコンピュータ１６０の抜き差しや、電源の入り切りによるノードの増減等が行われると、バスリセット信号はバス１１０ｂ内でのみ伝達され、バス１１０ａには伝達されない。
これにより、バス１１０ｂに接続されたノードにおいてのみバスリセット処理が行われ、バス１１０ａに接続されたノードではバスリセット処理は行われない。
そのため、例えば、バス１１０ａに接続されたＡＶ−ＨＤＤ１３０とＤＴＶ機能部１２０との間でＡＫＥのプロトコルによりデータが転送されている場合、バス１１０ｂでのバスリセットによりＡＫＥが中断されることはない。
これにより、バス１１０ｂに接続されたノードにおいてのみバスリセット処理が行われ、バス１１０ａに接続されたノードではバスリセット処理は行われない。
そのため、例えば、バス１１０ａに接続されたＡＶ−ＨＤＤ１３０とＤＴＶ機能部１２０との間でＡＫＥのプロトコルによりデータが転送されている場合、バス１１０ｂでのバスリセットによりＡＫＥが中断されることはない。
［第３の動作例］
本動作例では、図４に示すように、ＰＨＹ部２２，２４を接続状態にし、且つ、ＣＰＵ６０がアプリケーションプログラムを駆動することにより、１つのプロトコル上のバス１１０に接続された２ポートのノードとしてＤＴＶ１２０を機能させる。
当該動作例では、ＬＬＣ部３２，３４のうち一方が駆動され、他方が停止動作をしてもよいし、ＬＬＣ部３２，３４が一つのＬＬＣ部として動作してもよい。
本動作例では、図４に示すように、ＰＨＹ部２２，２４を接続状態にし、且つ、ＣＰＵ６０がアプリケーションプログラムを駆動することにより、１つのプロトコル上のバス１１０に接続された２ポートのノードとしてＤＴＶ１２０を機能させる。
当該動作例では、ＬＬＣ部３２，３４のうち一方が駆動され、他方が停止動作をしてもよいし、ＬＬＣ部３２，３４が一つのＬＬＣ部として動作してもよい。
＜その他の実施形態＞
図７は、図１に示す通信機器２０を２ポート動作させるその他の使用形態を説明するための図である。
図７に示すように、通信機器２０は、２つの外部機器に接続するためにポート数が２つ必要な場合には、ポート１６を外部機器２４０に第１のケーブルで接続し、ポート１８を第２のケーブルで外部機器２５０に接続することで、２ポートとして動作する。
この場合に、ＬＬＣ部３４の機能を停止し、ＰＨＹ部２２，２４の上位層のリンク層レベル処理をＬＬＣ部３２で行う。
図７に示すように接続することで、通信機器２０に２つの外部機器２４０，２５０を接続できる。
図７は、図１に示す通信機器２０を２ポート動作させるその他の使用形態を説明するための図である。
図７に示すように、通信機器２０は、２つの外部機器に接続するためにポート数が２つ必要な場合には、ポート１６を外部機器２４０に第１のケーブルで接続し、ポート１８を第２のケーブルで外部機器２５０に接続することで、２ポートとして動作する。
この場合に、ＬＬＣ部３４の機能を停止し、ＰＨＹ部２２，２４の上位層のリンク層レベル処理をＬＬＣ部３２で行う。
図７に示すように接続することで、通信機器２０に２つの外部機器２４０，２５０を接続できる。
図８は、図１に示す通信機器を２ポート動作させるその他の使用形態を説明するための図である。
図８に示すように、通信機器２０においてＰＨＹ非接続モードおよびＬＬＣ非接続モードに設定し、ＰＨＹ部２２と２４とを個別に動作させ、且つＬＬＣ部３２と３４とを個別に動作させる。この場合、通信機器２０と外部機器３２０とは、２本のケーブルで物理的に接続される。
通信機器２０のポート１６は外部機器３２０のポート２１６と接続される。
また、通信機器２０のポート１８は外部機器３２０のポート２１８と接続される。
図８に示すように、通信機器２０においてＰＨＹ非接続モードおよびＬＬＣ非接続モードに設定し、ＰＨＹ部２２と２４とを個別に動作させ、且つＬＬＣ部３２と３４とを個別に動作させる。この場合、通信機器２０と外部機器３２０とは、２本のケーブルで物理的に接続される。
通信機器２０のポート１６は外部機器３２０のポート２１６と接続される。
また、通信機器２０のポート１８は外部機器３２０のポート２１８と接続される。
外部機器３２０では、ポート２１６にＰＨＹ部３２２が接続され、ＰＨＹ部３２２にＬＬＣ部３３２が接続されている。また、ポート２１８にＰＨＹ部３２４が接続され、ＰＨＹ部３２４にＬＬＣ部３３４が接続されている。
通信機器２０は、例えば、ＣＰＵ６０で生成したデータをＬＬＣ部３２と３４の２系統に分割し、それぞれ並列にポート１６および１８から外部機器３２０のポート２１６および２１８へ出力する。
外部機器３２０は、２系統のＬＬＣ部３３２，３３４からパケタイザ３４０を介して入力したデータを結合し、メモリ３６０にデータを書き込む。
これにより、ＣＰＵ６０で生成したデータを１系統で外部機器３２０に出力する場合に比べて高速にデータ転送が可能になる。
外部機器３２０は、２系統のＬＬＣ部３３２，３３４からパケタイザ３４０を介して入力したデータを結合し、メモリ３６０にデータを書き込む。
これにより、ＣＰＵ６０で生成したデータを１系統で外部機器３２０に出力する場合に比べて高速にデータ転送が可能になる。
ＣＰＵ６０とパケタイザ４０との間のホストＩ／Ｆ５８としては、ＰＣＩ ｅｘｐｒｅｓｓのような十分高速のものを使うことができるので、ＣＰＵ６０で生成されたデータをメモリ３６０に書き込む際のデータ転送速度は、通信機器２０と外部機器３２０との間のデータ転送速度に依存する。
ここで、通信機器２０と外部機器３２０との間のＳ８００のＩＥＥＥ１３９４のバスは、例えば８００Ｍｂｐｓの帯域しかないが、上述したように２系統で伝送すると、帯域を例えば１．６Ｇｂｐｓにできる。
ここで、通信機器２０と外部機器３２０との間のＳ８００のＩＥＥＥ１３９４のバスは、例えば８００Ｍｂｐｓの帯域しかないが、上述したように２系統で伝送すると、帯域を例えば１．６Ｇｂｐｓにできる。
以上説明したように、通信機器２０は、ノート型のパーソナルコンピュータ等のようにサイズに制約があり、且つポート数が必要な場合は、図７に示すように、２ポートのＰＨＹ部として動作させる。一方、通信機器２０は、高速なデータ転送速度が要求される場合には、図８に示すように２ポートのＰＨＹ部をそれぞれ独立のバスに接続させて、並列にデータを伝送させる。通信機器２０では、これらの動作を適宜切り換えることができる。
また、複数バスを並列に用いることができるので、データ転送に高信頼性が必要な場合は、バスの多重化して一方のバスが故障しても他方のバスによってデータを伝送できるシステムを実現することができる。
また、複数バスを並列に用いることができるので、データ転送に高信頼性が必要な場合は、バスの多重化して一方のバスが故障しても他方のバスによってデータを伝送できるシステムを実現することができる。
本発明は上述した実施形態には限定されない。
すなわち、当業者は、本発明の技術的範囲またはその均等の範囲内において、上述した実施形態の構成要素に関し、様々な変更、コンビネーション、サブコンビネーション、並びに代替を行ってもよい。
上述した実施形態では、通信機器２０において、ＰＨＹ部とＬＬＣ部の組を２つ設けた場合を例示したが、３つ以上設けてもよい。
すなわち、当業者は、本発明の技術的範囲またはその均等の範囲内において、上述した実施形態の構成要素に関し、様々な変更、コンビネーション、サブコンビネーション、並びに代替を行ってもよい。
上述した実施形態では、通信機器２０において、ＰＨＹ部とＬＬＣ部の組を２つ設けた場合を例示したが、３つ以上設けてもよい。
本発明は、物理層及びリンク層の機能を使ってデータ転送を行う電子機器に適用可能である。
１０,１０ａ，１０ｂ，１１０，１１０ａ，１１０ｂ…バス
１６，１８…ポート
２０，１２０…通信機器
２２，２４…ＰＨＹ部
３２，３４…ＬＬＣ部
４０…パケタイザ
４２…ストリームＩ／Ｆ
４４…暗号部
５２…ＰＨＹバス
５４…ＬＬＣバス
５８…ホストＩ／Ｆ
６０…ＣＰＵ
８０…ＭＰＥＧ処理回路
１３０…ＡＶ−ＨＤＤ
１４０…ＡＶ−ＨＤＤ
１５０…光ディスクドライバ
１６０…パーソナルコンピュータ
２２０…ＤＴＶ
２４０，２５０…外部機器
Ｃ１０１，Ｃ１０２，Ｃ１０３，Ｃ１０４…ＩＥＥＥ１３９４ケーブル
１６，１８…ポート
２０，１２０…通信機器
２２，２４…ＰＨＹ部
３２，３４…ＬＬＣ部
４０…パケタイザ
４２…ストリームＩ／Ｆ
４４…暗号部
５２…ＰＨＹバス
５４…ＬＬＣバス
５８…ホストＩ／Ｆ
６０…ＣＰＵ
８０…ＭＰＥＧ処理回路
１３０…ＡＶ−ＨＤＤ
１４０…ＡＶ−ＨＤＤ
１５０…光ディスクドライバ
１６０…パーソナルコンピュータ
２２０…ＤＴＶ
２４０，２５０…外部機器
Ｃ１０１，Ｃ１０２，Ｃ１０３，Ｃ１０４…ＩＥＥＥ１３９４ケーブル
Claims (7)
- バスを介して通信を行う電子機器であって、
第１のポート、並びに第２のポートと、
前記第１のポートを介して入出力されるデータに対して物理層の処理を行う第１の物理層処理手段、並びに前記第２のポートを介して入出力されるデータに対して物理層の処理を行う第２の物理層処理手段と、
第１のリンク層処理手段、並びに第２のリンク層処理手段と、
前記第１および第２の物理層処理手段並びに前記第１および第２のリンク層処理手段を制御する制御手段と、
を有し、
前記制御手段は、
前記第１の物理層処理手段と前記第２の物理層処理手段とを第１の通信路を介して接続状態にして、前記第１のポート、前記第１の物理層処理手段、前記第２の物理層処理手段および前記第２のポートを共通のプロトコル上のバスに属する通信ノードとして動作させる第１のモードと、
前記第１の物理層処理手段と前記第２の物理層処理手段とを非接続状態にして、前記第１の物理層処理手段および前記第１のリンク層処理手段を第１のプロトコル上のバスに属する通信ノードとして動作させ、前記第２の物理層処理手段および前記第２のリンク層処理手段を第２のプロトコル上のバスに属する通信ノードとして動作させる第２のモードと、
を選択して設定し、
前記制御手段は、前記バスを介した通信処理の実行状態に応じて、前記第１のモードと前記第２のモードとを切り換え、
前記通信処理に係るデータを記憶する記憶機器が前記第１のポート側に接続され、前記記憶機器にアクセスする他の電子機器が前記第２のポート側に接続されている場合に、前記制御手段は、前記通信処理が停止している場合に前記第１のモードを選択し、前記通信処理が起動している場合に前記第２のモードを選択する、
電子機器。 - バスを介して通信を行う電子機器であって、
第１のポート、並びに第２のポートと、
前記第１のポートを介して入出力されるデータに対して物理層の処理を行う第１の物理層処理手段、並びに前記第２のポートを介して入出力されるデータに対して物理層の処理を行う第２の物理層処理手段と、
第１のリンク層処理手段、並びに第２のリンク層処理手段と、
前記第１および第２の物理層処理手段並びに前記第１および第２のリンク層処理手段を制御する制御手段と、
を有し、
前記制御手段は、
前記第１の物理層処理手段と前記第２の物理層処理手段とを第１の通信路を介して接続状態にして、前記第１のポート、前記第１の物理層処理手段、前記第２の物理層処理手段および前記第２のポートを共通のプロトコル上のバスに属する通信ノードとして動作させる第１のモードと、
前記第１の物理層処理手段と前記第２の物理層処理手段とを非接続状態にして、前記第１の物理層処理手段および前記第１のリンク層処理手段を第１のプロトコル上のバスに属する通信ノードとして動作させ、前記第２の物理層処理手段および前記第２のリンク層処理手段を第２のプロトコル上のバスに属する通信ノードとして動作させる第２のモードと、
を選択して設定し、
前記第１のモードは、
前記第１のリンク層処理手段および前記第２のリンク層処理手段の双方を停止状態にする第３のモードと、
前記第１のリンク層処理手段および前記第２のリンク層処理手段の一方のみを停止状態にする第４のモードと、
を有し、
前記制御手段は、前記第３のモードと前記第４のモードとを選択して設定する、
電子機器。 - バスを介して通信を行う電子機器であって、
第１のポート、並びに第２のポートと、
前記第１のポートを介して入出力されるデータに対して物理層の処理を行う第１の物理層処理手段、並びに前記第２のポートを介して入出力されるデータに対して物理層の処理を行う第２の物理層処理手段と、
第１のリンク層処理手段、並びに第２のリンク層処理手段と、
前記第１および第２の物理層処理手段並びに前記第１および第２のリンク層処理手段を制御する制御手段と、
を有し、
前記制御手段は、
前記第１の物理層処理手段と前記第２の物理層処理手段とを第１の通信路を介して接続状態にして、前記第１のポート、前記第１の物理層処理手段、前記第２の物理層処理手段および前記第２のポートを共通のプロトコル上のバスに属する通信ノードとして動作させる第１のモードと、
前記第１の物理層処理手段と前記第２の物理層処理手段とを非接続状態にして、前記第１の物理層処理手段および前記第１のリンク層処理手段を第１のプロトコル上のバスに属する通信ノードとして動作させ、前記第２の物理層処理手段および前記第２のリンク層処理手段を第２のプロトコル上のバスに属する通信ノードとして動作させる第２のモードと、
を選択して設定し、
前記第１および第２のリンク層処理手段は、前記制御手段との間で前記リンク層処理に係るデータを入出力する、
電子機器。 - 前記第１および第２のリンク層処理手段は、前記制御手段との間で前記リンク層処理に係るデータを入出力する、
請求項１又は２に記載の電子機器。 - バスを介して通信を行う電子機器であって、
第１のポート、並びに第２のポートと、
前記第１のポートを介して入出力されるデータに対して物理層の処理を行う第１の物理層処理手段、並びに前記第２のポートを介して入出力されるデータに対して物理層の処理を行う第２の物理層処理手段と、
第１のリンク層処理手段、並びに第２のリンク層処理手段と、
前記第１および第２の物理層処理手段並びに前記第１および第２のリンク層処理手段を制御する制御手段と、
を有し、
前記制御手段は、
前記第１の物理層処理手段と前記第２の物理層処理手段とを第１の通信路を介して接続状態にして、前記第１のポート、前記第１の物理層処理手段、前記第２の物理層処理手段および前記第２のポートを共通のプロトコル上のバスに属する通信ノードとして動作させる第１のモードと、
前記第１の物理層処理手段と前記第２の物理層処理手段とを非接続状態にして、前記第１の物理層処理手段および前記第１のリンク層処理手段を第１のプロトコル上のバスに属する通信ノードとして動作させ、前記第２の物理層処理手段および前記第２のリンク層処理手段を第２のプロトコル上のバスに属する通信ノードとして動作させる第２のモードと、
を選択して設定し、
前記第１のリンク層処理手段と前記第２のリンク層処理手段との間で第２の通信路を介してデータの入出力を行う、
電子機器。 - 前記第１のリンク層処理手段と前記第２のリンク層処理手段との間で第２の通信路を介してデータの入出力を行う
請求項１〜４のいずれかに記載の電子機器。 - 複数の電子機器がバスを介して通信を行う通信方法であって、
前記複数の電子機器のなかの所定の電子機器の第１のポートに接続された第１の物理層処理手段と第２のポートに接続された第２の物理層処理手段とを第１の接続路を介して接続状態にするか否かを、当該所定の電子機器における前記バスを介した通信処理の実行状態に応じて判断する判断工程と、
前記判断工程で接続状態にすると判断した場合に、前記所定の電子機器の前記第１の物理層処理手段と前記第２の物理層処理手段とを上記第１の接続路を介して接続状態にして、当該電子機器の前記第１のポート、前記第１の物理層処理手段、前記第２の物理層処理手段および前記第２のポートを共通のプロトコル上のバスに属する通信ノードとして動作させる第１の接続処理工程と、
前記判断工程で接続状態にしないと判断した場合に、前記所定の電子機器の前記第１の物理層処理手段と前記第２の物理層処理手段とを非接続状態にして、当該電子機器の前記第１の物理層処理手段および前記第１のリンク層処理手段を第１のプロトコル上のバスに属する接続ノードとして動作させ、前記第２の物理層処理手段および前記第２のリンク層処理手段を第２のプロトコル上のバスに属する通信ノードとして動作させる第２の接続処理工程と、
を有する、通信方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008303736A JP4683120B2 (ja) | 2008-11-28 | 2008-11-28 | 電子機器および通信方法 |
| US12/627,584 US8171185B2 (en) | 2008-11-28 | 2009-11-30 | Electronic device and communication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008303736A JP4683120B2 (ja) | 2008-11-28 | 2008-11-28 | 電子機器および通信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010130421A JP2010130421A (ja) | 2010-06-10 |
| JP4683120B2 true JP4683120B2 (ja) | 2011-05-11 |
Family
ID=42330457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008303736A Expired - Fee Related JP4683120B2 (ja) | 2008-11-28 | 2008-11-28 | 電子機器および通信方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8171185B2 (ja) |
| JP (1) | JP4683120B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW202005485A (zh) * | 2018-06-01 | 2020-01-16 | 緯穎科技服務股份有限公司 | 擴充快捷外設互聯標準兼容性的電路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001060957A (ja) * | 1999-08-24 | 2001-03-06 | Matsushita Electric Ind Co Ltd | バス接続切替装置、ネットワークシステム、およびネットワーク接続切替方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4112717B2 (ja) | 1998-12-10 | 2008-07-02 | 日本テキサス・インスツルメンツ株式会社 | データ処理装置 |
| US6553415B1 (en) * | 1999-12-23 | 2003-04-22 | Intel Corporation | System for rescheduling cascaded callback functions to complete an asynchronous physical layer initialization process |
| US7376767B1 (en) * | 2002-01-04 | 2008-05-20 | Xilinx, Inc. | Distributed buffering system having programmable interconnecting logic and applications thereof |
| US7020729B2 (en) * | 2002-05-16 | 2006-03-28 | Intel Corporation | Protocol independent data transmission interface |
| US7124234B2 (en) * | 2003-12-22 | 2006-10-17 | Intel Corporation | Managing transmissions between devices |
| US7568059B2 (en) * | 2004-07-08 | 2009-07-28 | Asocs Ltd. | Low-power reconfigurable architecture for simultaneous implementation of distinct communication standards |
-
2008
- 2008-11-28 JP JP2008303736A patent/JP4683120B2/ja not_active Expired - Fee Related
-
2009
- 2009-11-30 US US12/627,584 patent/US8171185B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001060957A (ja) * | 1999-08-24 | 2001-03-06 | Matsushita Electric Ind Co Ltd | バス接続切替装置、ネットワークシステム、およびネットワーク接続切替方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8171185B2 (en) | 2012-05-01 |
| US20100217893A1 (en) | 2010-08-26 |
| JP2010130421A (ja) | 2010-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4278439B2 (ja) | 情報通信装置、そのシステム、その方法、そのプログラム、および、そのプログラムを記録した記録媒体 | |
| JP5686523B2 (ja) | 通信装置及び制御方法 | |
| JP2002016655A (ja) | 伝送方法、伝送システム、伝送装置及び伝送制御装置 | |
| KR20010090768A (ko) | 전자 장치, 및 인터페이스 유닛의 버스 초기화 위상에서디지털 시리얼 데이터를 처리하는 방법 | |
| US20220358074A1 (en) | PCIe-Based Data Transmission Method, Apparatus, and System | |
| KR100746900B1 (ko) | 전자장치, 및 전자장치의 물리층 회로의 상태를 제어하는방법 | |
| US6895003B1 (en) | Communication system, apparatus, and method in which data transmission is interrupted for a bus reset | |
| US20220365899A1 (en) | PCIe-Based Data Transmission Method, Apparatus, and System | |
| JP3599048B2 (ja) | データ転送制御システム、電子機器、プログラム及びデータ転送制御方法 | |
| JP3630971B2 (ja) | データ通信方法、装置、システム、及び記憶媒体 | |
| JP4683120B2 (ja) | 電子機器および通信方法 | |
| JP3860878B2 (ja) | データ受信装置およびデータ伝送システム | |
| JP2002164898A (ja) | データ送受信装置及びデータ送受信方法 | |
| US7213161B2 (en) | System for controlling the clock to each of a plurality of protocol circuits of an interface control integrated circuit based on the type of data to be transmitted | |
| JP5411612B2 (ja) | 通信装置 | |
| JP2007324681A (ja) | Ｉｅｅｅシリアルバスへの接続機器 | |
| US20050012399A1 (en) | Switch relay device and switch relay system | |
| JP2011030147A (ja) | 通信装置 | |
| JPH11145995A (ja) | バスのデータ伝送方式 | |
| KR100628320B1 (ko) | ＶＰＮ ＩＰｓｅｃ 가속 장치 | |
| US11044296B1 (en) | Ethernet controller with integrated TSN/AVB control point and time slave | |
| JP5040792B2 (ja) | マスタ・スレーブ同期通信方法および同期通信システム。 | |
| JP4172014B2 (ja) | コネクション設立方法 | |
| JP5618805B2 (ja) | 通信装置、ネットワークシステム及び通信方法 | |
| CN117793021A (zh) | 一种边带管理报文处理方法和电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |