JP4201071B2 - アイソクロノスデータ転送システム及び方法 - Google Patents

アイソクロノスデータ転送システム及び方法 Download PDF

Info

Publication number
JP4201071B2
JP4201071B2 JP2001519272A JP2001519272A JP4201071B2 JP 4201071 B2 JP4201071 B2 JP 4201071B2 JP 2001519272 A JP2001519272 A JP 2001519272A JP 2001519272 A JP2001519272 A JP 2001519272A JP 4201071 B2 JP4201071 B2 JP 4201071B2
Authority
JP
Japan
Prior art keywords
request
bus
data transfer
arbiter
bus node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001519272A
Other languages
English (en)
Other versions
JP2004517374A (ja
Inventor
ストーン,グレン,ディー
フェアマン,ブルース,エー
スマイヤーズ,スコット,ディー
Original Assignee
ソニー エレクトロニクス インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー エレクトロニクス インク filed Critical ソニー エレクトロニクス インク
Publication of JP2004517374A publication Critical patent/JP2004517374A/ja
Application granted granted Critical
Publication of JP4201071B2 publication Critical patent/JP4201071B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40052High-speed IEEE 1394 serial bus
    • H04L12/40058Isochronous transmission
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)

Description

【0001】
本発明の背景技術
1.発明の分野
本発明は、一般的には、データ転送動作を行う技術に関し、詳しくは、アイソクロノスデータ転送を効率的に行うシステム及び方法に関する。
2.背景技術
近年の電子機器の設計、製造においては、電子機器間のデータ転送を効率的に行うことが重要な課題となっている。電子ネットワーク内の電子機器は、好ましくは、電子ネットワーク内の他の電子機器と通信を行い、データを共有し、これにより、電子ネットワーク内の個々の機器の能力を高め、用途を広げることができる。電子ネットワークは、例えば、家庭内環境においてパーソナルコンピュータ、デジタルビデオディスク機器、デジタル放送用デジタルセットトップボックス、拡張型テレビジョンセット(enhanced television sets)及びオーディオ再生システム等の様々な民生用電子機器間でリソースを柔軟且つ効果的に共有できるように構成することができる。
【0002】
電子機器のネットワークにおけるデータ転送動作を効率的に管理するために、電子ネットワークの設計者に課せられた課題は実質的に増加している。例えば、データ転送動作における機器の機能及び性能を向上させるためには、システムの処理能力を高め、ネットワークを介して新たなハードウェアリソースが必要となることもある。処理又はハードウェア要求の増大により、電子機器の製造コストが高くなり、処理効率が低下する等の問題も生じている。
【0003】
ネットワークの大きさも電子ネットワーク内のデータ転送動作の管理に影響を与える要因の1つである。電子ネットワークにおける通信処理は、通常個々の機器又はノードの数が増加する程、複雑になる。ここで、電子ネットワーク上の特定の機器をローカルソフトウェアエレメントを有するローカル機器と定義し、電子ネットワーク内の他の機器をリモートソフトウェアエレメントを有するリモート機器と定義する。ローカル機器内のローカルソフトウェアモジュールは、電子ネットワークを介して、様々なリモート機器とデータを送受する必要がある。ここで、単一のネットワークに亘る複数の電子機器を効果的に管理することができれば、システムのユーザにとって有益である。
【0004】
さらに、高度なメモリ転送動作(advanced memory transfer operations)を行うための機器の能力の拡大は、システムのユーザにとって有益であるが、これにより、電子ネットワーク内の様々な機器の制御及び管理に関する要求も増大する。例えば、デジタルテレビジョン放送に効果的にアクセスし、データを処理し、番組を表示する拡張型電子ネットワークでは、大量の複雑なデジタルデータを処理しなければならず、効率的なネットワーク通信技術を必要とする。
【0005】
電子ネットワークにおけるデータ転送方式の1つとして、アイソクロノスデータ転送がある。アイソクロノスデータ転送は、サイクルと呼ばれる規則的な間隔で、時間に基づくストリームとして送信されてくるデータの保証された処理を含んでいる。アイソクロノスデータ転送は、通常、時間的な制約のあるアプリケーション(time-sensitive applications)に使用される。例えば、ネットワークを介して伝送されるビデオ又はオーディオデータは、適切なタイミングで、中断することなく、表示装置に到着する必要がある。
【0006】
システムリソースに対する要求が多くなり、及びデータ量が実質的に増加するため、関連する電子技術において、データを転送するための効率的な方法を新たに開発することが重大な課題となっている。このように、上述した様々な理由から、現在の電子機器の設計者、製造業者、ユーザにより、電子機器間でデータを転送する効率な方法の実現が望まれている。
発明の開示
本発明は、アイソクロノスデータ転送を効果的に行うシステム及び方法を提供する。一具体例において、本発明は、入出力(I/O)バス及びネットワークバスの両方に接続され、コンピュータ装置と電子ネットワーク間でアイソクロノスデータと非同期データを転送するのためのインタフェースとして機能するネットワークインタフェースを有するコンピュータ装置を備える。
【0007】
さらに、入出力バスには、少なくとも1つの入出力ノードが接続されている。一具体例において、入出力バスは、いかなる任意の時点においても、所定の単一の入出力デバイス(例えば、ネットワークインタフェース又は入出力ノード)のみにアクセスされ、デバイスメモリと所定の入出力デバイス間で情報を転送する。したがって、データ転送動作のための入出力バスの制御を獲得するために、ネットワークインタフェース又は入出力ノードは、コンピュータ装置内の入出力バスブリッジ内に設けられたアービタに対し、入出力バスの制御を要求する。アービタは、調停アルゴリズム(arbitration algorithm)に基づき、要求を発した適切な入出力デバイスに対して入出力バスの制御を許可する。
【0008】
一具体例において、入出力ノードは、アービタフィルタに対し、要求Aインを送る。これに応じて、アービタフィルタは、要求Aインをフィルタリングし、対応する要求Aアウトをアービタに供給する。入出力ノードは、例えば、要求Aインを用いて、非アイソクロノスデータ転送のための入出力バスの制御を要求する。同様に、ネットワークインタフェースは、アービタフィルタに要求Bインを送る。これに応じて、アービタフィルタは、要求Bインをフィルタリングし、対応する要求Bアウトをアービタに供給する。ネットワークインタフェースは、例えば、要求Bインを用いて、非アイソクロノスデータ転送のための入出力バスの制御を要求する。
【0009】
本発明においては、ネットワークインタフェース(又は他のアイソクロノス対応入出力デバイスであってもよい。)は、アービタフィルタに対し、アイソクロノスデータ転送要求(アイソクロノス要求)を送る。ネットワークインタフェースは、時間的な制約のあるアイソクロノスデータの転送を行う際、アイソクロノス要求及びアービタフィルタを用いて、要求Aイン及び/又は要求Bインに対し、アイソクロノス要求を優先させる。
【0010】
本発明においては、アービタフィルタ及びアイソクロノス要求は、アービタフィルタ及び入出力ノードにとってトランスペアレントである。さらに、アービタフィルタは、コンピュータ装置の回路に容易に追加でき、コンピュータ装置の基本的なシステム設計は、全く変更する必要がなく、あるいは、僅かに変更すればよい。一具体例においては、標準的なコンポーネント及びデバイスを用いて、コンピュータ装置を経済的且つ効果的に実現することができる。このように、本発明は、アイソクロノスデータ転送を効果的に実行するシステム及び方法を提供する。
好ましい実施の形態の詳細な説明
本発明は、データ転送動作の改良に関する。以下の説明は、特許出願の方式及びその要求に基づき、当業者が本発明を実施及び使用することができる程度に詳細に本発明を開示するものである。当業者は、以下の好ましい実施の形態の様々な変形を容易に想到することができ、ここに説明する原理は、他の実施の形態にも適用することができる。すなわち、本発明は、以下に説明する実施の形態に限定されるものではなく、以下に説明する原理及び特徴に対応する最も広い範囲を包含するものと解釈される。
【0011】
本発明は、アイソクロノスデータ転送を効率的に行うシステム及び方法、並びに入出力(input/output:以下I/Oという。)ノード及びアイソクロノス対応ネットワークインタフェースに接続されたI/Oバスを有するネットワーク機器を提供する。ネットワークインタフェース及びI/Oノードは、I/Oバスを制御するための要求をアービタ(arbiter)に送り、データ転送動作を行う。本発明では、アービタと、ネットワークインタフェース及びI/Oノードの両方との間に、I/Oバスを制御するための各要求をフィルタリングするアービタフィルタを設けている。ネットワークインタフェースは、アイソクロノス要求をアービタフィルタに供給し、アービタフィルタは、ネットワークインタフェースが時間的な制約がある(time sensitive)アイソクロノスデータ転送を効率的に行うように、衝突する要求を調停する。
【0012】
図1は、本発明を適用した電子ネットワーク(以下、単にネットワークという。)110の構成を示すブロック図である。この具体例においては、ネットワーク110は、特にこのような構成に限定されるものではないが、機器A112(a)、機器B112(b)、機器C112(c)、機器D112(d)、機器E112(e)及びコンピュータ116を備える。変形例においては、電子機器のネットワーク110は、図1に示すこれらの機器に加えて、又はこれらの機器に代えて、他の様々な機器又はコンピュータを備えていてもよい。また、変形例においては、ネットワーク110は、他の適切且つ適当な手法により接続及び構成されていてもよい。
【0013】
図1に示す具体例においては、ネットワーク110における機器112及びコンピュータ116は、これらに限定されるものではないが、例えばパーソナルコンピュータ、プリンタ、デジタルビデオディスク装置、テレビジョンセット、オーディオシステム、ビデオテープレコーダ、デジタル放送用セットトップボックス等、いかなる種類の電子機器であってもよい。また、図1に示す具体例において、機器112及びコンピュータ116は、ネットワークバス132を用いて相互に通信を行う。ネットワークバス132は、パス132(a)、パス132(b)、パス132(c)、パス132(d)、パス132(e)を有する。例えば、機器B112(b)は、パス132(a)を介して機器A112(a)に接続されているとともに、パス132(b)を介してルート機器E112(e)に接続されている。同様に、機器E112(e)は、パス132(c)を介して機器C112(c)に接続されているとともに、パス132(d)を介して機器D112(d)に接続されている。さらに、機器D112(d)は、パス132(e)を介して、コンピュータ116に接続されている。図1に示す具体例においては、ネットワークバス132は、好ましくは、IEEEにおける高性能シリアルバス用のP1394規格(1995年版)に準拠するものであり、この規格は、参照することにより本願に組み込まれるものとする。なお、変形例においては、ネットワーク110は、他の様々なネットワーク相互接続方式を用いて通信及び機能してもよく、このような形態も同様に本発明の範囲内にある。
【0014】
図1に示す具体例において、ネットワーク110内の任意の機器112及び/又はコンピュータ116は、他の機器112及び/又はコンピュータ116と通信を行うことができる。例えば、コンピュータ116が機器B112(b)と通信を行う場合、コンピュータ116は、パス132(e)を介して機器D112(d)に転送データを伝送し、この機器D112(d)がパス132(d)を介して機器E112(e)に転送データを伝送する。これに応じて、機器E112(e)は、パス132(b)を介して、機器B112(b)に転送データを伝送する。
【0015】
図2は、本発明に基づくアイソクロノスデータ転送の具体例を示すタイミングチャートである。図2に示すタイミングチャートには、システムクロック212と、アイソクロノスサイクルスタート信号214と、アイソクロノスデータ転送信号216とが示されている。図2に示す時刻218において、第1のアイソクロノスサイクルスタートパルスは、システムクロック212に同期して、状態を変化させる。時刻220において、アイソクロノスサイクルスタートパルスは、再び状態を変化させ、それに応じて、アイソクロノスデータ転送216(a)が所定の方式で行われる。
【0016】
同様に、時刻222において、第2のアイソクロノスサイクルスタートパルスは、システムクロック212に同期して、状態を変化させる。時刻224において、第2のアイソクロノスサイクルスタートパルスは、再び状態を変化させて、アイソクロノスデータ転送216(b)が所定の方式で行われる。したがって、図2に示すように、アイソクロノスデータ転送216(a)、216(b)は、ネットワーク110において、所定の時刻に、所定の周波数を用いて実行される。さらに、ネットワーク110は、アイソクロノスデータの時間的な制約のために、アイソクロノスデータを他の全ての非同期データの転送に優先させて実行する。
【0017】
図3は、図1に示すコンピュータ116の内部構成を示すブロック図である。図3に示す具体例においては、コンピュータ116は、コンピュータ116に入力又はコンピュータ116から出力される様々な種類の情報及びデータを転送するI/Oバス314を備える。図3に示す具体例においては、I/Oバス314は、ペリフェラルコンポーネントインターコネクト(peripheral component interconnect:以下、PCIという。)バス仕様に準拠している。PCIバスについては、1995年、PCIスペシャルインタレストグループ(Special Interest Group)による「PCIローカルバス仕様(PCI Local Bus Specification)」改訂版2.1sに記載されており、この仕様は、参照することにより本願に組み込まれるものとする。なお、変形例においては、I/Oバス314は、いかなる適切な又は互換性を有する仕様又は規格に基づいて実現してもよい。
【0018】
図3に示す具体例においては、ネットワークインタフェース312は、I/Oバス314及びネットワークバス132(図1)の両方に接続されており、コンピュータ116とネットワーク110間でアイソクロノスデータ及び非同期データを転送するためのインタフェースとして機能する。さらに、I/Oバス314には、I/Oノード326も接続されている。図3に示す具体例においては、I/Oノード326は、コンピュータ116に組み込まれているが、このI/Oノード326は、コンピュータ116の外部に設けてもよい。説明を明瞭にするために、図3に示す具体例では、コンピュータ116内に1つのI/Oノード326を設けているが、変形例として、コンピュータ116内に複数のI/Oノードを設けてもよい。
【0019】
I/Oノード326は、例えばイーサネットインタフェース、プリンタ装置、モデム又はグラフィック装置等を含む、所望のいかなる種類のインタフェース、装置、回路、プロセス又はノードを含んでいてもよい。さらに、コンピュータ116は、例えばセットトップボックス又はデジタルテレビジョンインタフェース等、様々な種類の電子機器として実現してもよい。
【0020】
さらに、コンピュータ116は、中央演算処理装置(central processing unit:以下、CPUという。)320と、メモリ322と、I/Oバスブリッジ316によりI/Oバス314から分離されたCPUバス318とを備える。実際の動作では、コンピュータ116において、メモリ322とI/Oバス314との間で、CPUバス318及びI/Oバスブリッジ316を介して、様々な種類の情報及びデータが転送される。
【0021】
図3に示す具体例では、I/Oバス314は、任意の特定の時刻においては、所定の単一のI/Oデバイス(ネットワークインタフェース312又はI/Oノード326)のみによりアクセスされ、メモリ322とこの所定のI/Oデバイス間で情報を転送する。したがって、I/Oバス314を介してデータを転送する制御(control)を獲得するために、ネットワークインタフェース312又はI/Oノード326は、I/Oバスブリッジ316内に設けられたアービタ324に対し、I/Oバス314の制御を要求する。アービタ324は、調停アルゴリズム(arbitration algorithm)に基づき、I/Oバス314の制御を要求したI/Oデバイスに対し、I/Oバス314の制御を許可する。
【0022】
例えば、I/Oノード326は、アービタ324に要求A331を送り、アービタ324は、これに応じて、許可A328をI/Oノード326に与える。あるいは、ネットワークインタフェース312は、アービタ324に要求B339を送り、アービタ324は、これに応じて、許可B344をネットワークインタフェース312に与える。アービタ324は、適切な調停アルゴリズムを用いて、複数のI/OデバイスによるI/Oバス314の要求の衝突を調停する。実際の調停アルゴリズムとしては、例えば、先着順サービス法(first come-first serve approach)、交互ラウンドロビン法(alternating round-robin technique)、又はデータ転送の重要性又はサイズに基づく要求優先順位法(request prioritization method)等がある。
【0023】
ネットワークインタフェース312(又はこの他のいかなるアイソクロノス対応I/Oノードであってもよい)を用い、I/Oバス314を介してアイソクロノスデータを転送するためには、I/Oバス314の適時(timely)の制御のための特別な要求及び考慮が必要である。アイソクロノスデータは、通常、時間的な制約を有するデータであり、所定のタイミング間隔で所定の時刻に送信される。このように、アイソクロノスデータが時間的制約を有しているため、アイソクロノスデータの再伝送は、不適切又は不可能であることがある。したがって、ネットワークインタフェース312がアイソクロノスデータ伝送のためにI/Oバス314の制御を要求する場合、I/Oバス314に適時にアクセスできることが重要である。
【0024】
例えば、ビデオフレームデータが、そのフレームを表示すべき適切な時刻に表示装置に届かなかった場合、そのビデオフレームデータを遅れて再伝送しても意味がない。したがって、アイソクロノスデータのソースは、通常、データ伝送が失敗しても、再伝送を繰り返さない。ビデオフレームが欠落すると、そのビデオプログラムにおいては、好ましくないジッタ又は映像の中断等が生じることがある。
【0025】
バストラフィックの衝突のために、ネットワークインタフェース312がI/Oバス314に適時にアクセスできなければ、アイソクロノスデータの欠落を防ぐために、容量の大きなバッファメモリリソース(図示せず)が必要となる。しかしながら、バッファメモリリソースを追加すると、コンピュータ116の製造コストが高くなるという問題があり、さらに、バッファ処理を制御するために、コンピュータ116の貴重な処理リソースが費やされるという問題もある。このような追加的なバッファメモリリソースを必要とすることなく、アイソクロノスデータの転送を確実且つ適時に実行することを保証する本発明に基づく効率的な方法については、図5〜図8を用いて後に説明する。
【0026】
図4は、図1に示すコンピュータ116の内部構成のさらなる具体例を示すブロック図である。図4に示す具体例では、コンピュータ116は、図3に示すコンピュータ116と共通の様々なコンポーネントを備え、これらの共通のコンポーネントについては、共通の名称及び共通の符号を付している。図3及び図4において共通の名称及び符号が付されたコンポーネントは、図3を用いて説明したものと同様又は類似する機能を有する。
【0027】
なお、変形例においては、図4に示すコンポーネントは、図3を用いて説明したコンピュータ116のコンポーネントとは異なる機能を有していてもよい。さらに、図3又は図4を用いて開示及び説明する構成及びアーキテクチャとは異なる様々な構成及びアーキテクチャによりコンピュータ116を実現することもできる。
【0028】
図4に示す具体例は、図3に示す具体例に対して、アーキテクチャに関する複数の設計の変更点を有している。例えば、図4に示す具体例には、要求A331及び要求B339は含まれていない。これらに代えて、I/Oノード326からアービタフィルタ332には、要求Aイン330が供給され、アービタフィルタ332からアービタ324には、要求Aアウト334が供給される。図4に示す具体例においては、I/Oノード326は、要求Aイン330により、非アイソクロノスデータ転送用の制御をI/Oバス314に要求する。同様に、要求Bイン340は、ネットワークインタフェース312からアービタフィルタ332に供給され、要求Bアウト342は、アービタフィルタ332からアービタ324に供給される。図4に示す具体例においては、ネットワークインタフェース312は、要求Bイン340を用いて、非アイソクロノスデータ転送用の制御をI/Oバス314に要求する。
【0029】
さらに、図4に示す具体例においては、ネットワークインタフェース312(又は他のいかなるアイソクロノスデータ転送対応I/Oデバイスであってもよい)からアービタフィルタ332にアイソクロノス転送要求(以下、Iso要求という。)336が供給される。ネットワークインタフェース312は、アイソクロノスデータ転送のためにI/Oバス314にアクセスする場合、Iso要求B336及びアービタフィルタ332を用いて、要求Aイン330及び/又は要求Bイン340より高い優先順位を確立する。
【0030】
本発明によれば、アービタフィルタ332及びIso要求B336の動作は、アービタ324及びI/Oノード326にとってトランスペアレントである。さらに、アービタフィルタ332は、コンピュータ116の回路の基本設計に最小限の変更を加えるだけで容易に追加することができる。したがって、一具体例において、コンピュータ116は、標準的なコンポーネント及びデバイスを用いて、経済的且つ効率的に実現することができる。以下、アービタフィルタ332及びIso要求B336の動作及び機能について、図5〜図8を用いてさらに詳しく説明する。
【0031】
図5は、図4に示す本発明に基づいたアービタフィルタ332の具体的な構成を示すブロック図である。図5に示す具体例においては、要求Aアウト334及び要求Bアウト342を、アクティブハイデジタル信号として示している。なお、変形例においては、要求Aアウト334及び要求Bアウト342は、アービタフィルタ332のロジックの変更に応じて、いかなる種類のアクティブロー信号により機能させてもよい。さらに、図5に示す具体例は、例示的に示したものに過ぎず、アービタフィルタ332は、このような構成に代えて、いかなる適切な又は互換性のある構成により実現してもよい。
【0032】
図5に示す具体例においては、ネットワークインタフェース312は、Iso要求B336を論理和ゲート(以下、ORゲートという。)516に供給することにより、I/Oバス314の制御を要求し、そして、マルチプレクサ512の選択線518が要求Aイン330を阻止し、接地線514からのデジタルローを示す信号を選択し、この信号を要求Aアウト334を介してアービタ324に供給する。このように、要求Aイン330は、Iso要求B336により、禁止(disabele)される。Iso要求B336による要求Aイン330の禁止と同時に、ネットワークインタフェース312が上述のIso要求B336をORゲート516に供給すると、常に、対応する要求Bアウト342により、アービタ324は、アイソクロノスデータ転送のために、I/Oバス314の制御がネットワークインタフェース312に許可されるように要求される。このとき、要求Aイン330は禁止されているため、アービタ324は、I/Oバス314の制御をネットワークインタフェース312に許可することができる。
【0033】
アービタ324は、許可B344(図4)をネットワークインタフェース312に供給する。ネットワークインタフェース312は、例えば、許可B344がIso要求B336に対応するものであるか、要求Bイン340に対応するものであるかを判定する電子回路を備えている。変形例においては、I/Oバス314のプロトコルが許せば(例えば、PCIにおける「マスタ」及び「ターゲット」ターミネーションプロトコル)、I/Oバスブリッジ316により、優先順位が低いデータ転送(現在I/Oノード326により実行されている)を阻止するようにしてもよい。これにより、ネットワークインタフェース312は、I/Oバス314の制御を直ちに獲得し、優先順位が高いアイソクロノスデータ転送を行う。
【0034】
図6は、図4に示すアービタフィルタ332の第2の具体例を示す図である。図6に示す具体例においては、要求Aアウト334及び要求Bアウト342を、アクティブハイデジタル信号として示している。なお、変形例においては、要求Aアウト334及び要求Bアウト342は、アービタフィルタ332のロジックの変更に応じて、いかなる種類のアクティブロー信号により機能させてもよい。さらに、図6に示す具体例は、例示的に示したものに過ぎず、アービタフィルタ332は、このような構成に代えて、いかなる適切な又は互換性のある構成により実現してもよい。
【0035】
図6に示す具体例では、コンピュータ116のシステムプロトコルは、要求を行うI/Oデバイスに対し、アービタ324が許可を行わない限り、I/Oバス314の制御に対する要求を即座に中断することを許可しない。実際には、ネットワークインタフェース312がIso要求B336をORゲート614に供給することによりI/Oバス314の制御を要求し、そして、Iso線616を介してIso要求B336が状態ロジック回路612に供給される。状態ロジック回路612には、I/Oノード326から要求Aイン330も供給されている。
【0036】
Iso要求B336が発生した時点で、既に要求Aイン330が存在する場合、状態ロジック回路612は、アービタ324がI/Oノード326に対し、I/Oバス314の制御のための許可A328(図4)を返すまで、先行する要求Aアウト334を出力し続ける。そして、要求Aイン330が無くなり、デジタルロー信号に切り換わると、以前に供給されたIso要求B336に応じて、状態ロジック回路612は、現在のIso要求B336が無くなるまで、要求Aイン330をデジタルローの状態にホールドする。
【0037】
状態ロジック回路612よる要求Aイン330のフィルタリングと同時に、ネットワークインタフェース312が上述のIso要求B336をORゲート614に供給すると、常に、対応する要求Bアウト342により、アービタ324は、アイソクロノスデータ転送のために、I/Oバス314の制御がネットワークインタフェース312に許可されるように要求される。
【0038】
図7は、図6に示す具体例に基づく、コンピュータ116におけるアイソクロノス要求シーケンスの具体例を説明するタイミングチャートを示す図である。図7に示すタイミングチャートには、I/Oバスクロック712と、要求Aイン330と、Iso要求B336と、要求Aアウト334とが示されている。図7に示すタイミングチャートは、状態ロジック回路612におけるシーケンスの具体例を示している。変形例においては、状態ロジック回路612は、図7に示す具体例に加えて、又はこれに代えて、他の様々な波形及び波形タイミングで動作することができる。
【0039】
図7に示す具体例では、時刻714において、I/Oノード326がI/Oバス314の制御を要求する要求Aイン330を出力する。この時点で、Iso要求B336は生じていないため、状態ロジック回路612は、この要求Aイン330に応じて、要求Aアウト334を出力する。時刻716において、ネットワークインタフェース312は、Iso要求B336を出力する。ここでは、図6に示すアービタフィルタ332のシステムプロトコルに基づき、状態ロジック回路612は、要求Aイン330を有効な状態に維持する。
【0040】
時刻718において、I/Oノード326は、アービタ324から許可A328が供給されると、要求Aイン330を停止し、これに応じて、状態ロジック回路612は、要求Aアウト334を停止する。時刻720において、I/Oノード326は、要求Aイン330を再び出力する。しかしながら、この時刻720においては、Iso要求B336が生じているため、状態ロジック回路612は、要求Aアウト334を出力しない状態に維持する。
【0041】
そして、時刻722において、ネットワークインタフェース312は、アービタ324からの許可B344が供給された後、Iso要求B336を終了し、状態ロジック回路612は、以前に発せられた要求Aイン330の状態に応じて、要求Aアウト334を出力する。このように、図6に示す具体例においては、アービタフィルタ332の状態ロジック回路612は、I/Oバス314の制御を要求するI/O機器に対し、アービタ324が許可を与えるまで、そのI/O機器によるI/Oバス314の制御の割込を許可しない。
【0042】
図8は、本発明に基づき、アイソクロノスデータ転送を行う処理の手順を示すフローチャートである。図8に示す具体例では、ネットワークインタフェース312により実行されるアイソクロノスデータ転送について説明する。なお、本発明は、このような具体例に限定されるわけではなく、I/Oバス314に接続されたいかなるアイソクロノスデータ転送対応デバイスにより実行されるアイソクロノスデータ転送に適用することができる。
【0043】
図8に示す具体例において、まず、ステップ812において、ネットワークインタフェース312は、コンピュータ116によりアイソクロノスデータ転送が要求されているか否かを判定する。アイソクロノスデータ転送が要求されている場合、ステップ814において、ネットワークインタフェース312は、I/Oバス314の制御を獲得するために、これに応じてIso要求B336をアービタフィルタ332に送る。ステップ816において、アービタフィルタ332は、I/Oバス314の制御を獲得するための要求(例えば、要求Aイン330)が現在に衝突しているか否かを分析することにより、I/Oバス314が現在使用中であるか否かを判定する。
【0044】
現在、要求が衝突していない場合、図8に示す処理は、ステップ820に進む。一方、このとき、I/Oバス314の制御を獲得するための1以上の要求が衝突している場合、ステップ818において、アービタフィルタ332は、他の衝突する要求をフィルタリングして除去し、これによりI/Oバス314の制御の優先順位を決定する。本発明では、I/Oバス314の制御に関する衝突する要求の優先順位を決定するに当たり、例えば図4〜図7を用いて説明した手法を含むいかなる適切な手法を用いてもよい。
【0045】
アービタフィルタ332は、ステップ818において、上述したIso要求B336に応じて、要求Bアウト342をアービタ324に供給する。次に、ステップ820において、アービタ324は、I/Oバス314の制御を許可する許可(許可B344)をネットワークインタフェース312に返す。次に、ステップ822において、コンピュータ116は、要求されたアイソクロノスデータ転送を行う。最後に、ステップ822において、アービタフィルタ332は、アービタ324に対し、I/Oバス314の制御を求める全ての要求の出力を再開し、図8に示す処理が終了する。
【0046】
以上、本発明の好ましい実施の形態に基づいて本発明を説明した。上述の開示により、当業者は、この他の実施の形態を容易に想到することができる。例えば、本発明は、上述の好ましい実施の形態に開示した構成及び手法とは異なる構成及び手法を用いても実現することができる。さらに、本発明は、上述の好ましい実施の形態に示すシステムとは異なるシステムに対しても効果的に適用することができる。したがって、好ましい実施の形態に対するこれらの及びこの他の変形は、本発明の範囲内にあり、本発明の範囲は、添付の請求の範囲によってのみ定義される。
【図面の簡単な説明】
【図1】 本発明に基づく電子ネットワークの具体的な構成を示すブロック図である。
【図2】 本発明に基づくアイソクロノスデータ転送の具体例を示すタイミングチャートである。
【図3】 図1に示すコンピュータの構成を示すブロック図である。
【図4】 図1に示す本発明に基づくコンピュータの構成を示すブロック図である。
【図5】 図4に示す本発明に基づくアービタフィルタの具体的な構成を示すブロック図である。
【図6】 図4に示す本発明に基づくアービタフィルタの他の具体的な構成を示すブロック図である。
【図7】 本発明に基づくアイソクロノス要求シーケンスの具体例を示すタイミングチャートである。
【図8】 本発明に基づくアイソクロノスデータ転送を説明するためのフローチャートである。

Claims (28)

  1. データ転送動作を行うデータ転送システムにおいて、
    データを転送するデバイスバス(314)と、
    上記デバイスバス(314)に接続され、該デバイスバス(314)を制御することを要求する要求Aイン(330)を生成する第1のバスノード(326)と、
    上記デバイスバス(314)に接続され、該デバイスバス(314)を制御することを要求する要求Bイン(340)と、上記データ転送動作を優先的に行うための該デバイスバス(314)上の優先的な制御を得るための特別なアイソクロノス要求(336)とを生成する第2のバスノード(312)と、
    上記第1のバスノード(326)からの要求Aイン(330)と、上記第2のバスノード(312)からの要求Bイン(340)及びアイソクロノス要求(336)とが供給され、該要求Aイン(330)に対応した要求Aアウト(334)と、該要求Bイン(340)及びアイソクロノス要求(336)に対応した要求Bアウト(342)とを出力するアービタフィルタ(332)と、
    上記アービタフィルタ(332)からの要求Aアウト(334)に対応した許可A(328)を上記第1のバスノード(326)に返すとともに、該アービタフィルタ(332)からの要求Bアウト(342)に対応した許可B(344)を上記第2のバスノード(312)に返すアービタ(324)とを備え、
    上記アービタフィルタ(332)は、上記アイソクロノス要求(336)によって上記第1のバスノード(326)からの要求Aイン(330)を禁止して、上記要求Bイン(340)と上記アイソクロノス要求(336)との論理和を、上記要求Bアウト(342)として出力することを特徴とするデータ転送システム。
  2. 上記デバイスバス(314)、第1のバスノード(326)及び第2のバスノード(312)は、コンピュータ装置、セットトップボックス、デジタルテレビジョン受像機及び民生用電子機器のうちの1つに接続されていることを特徴とする請求項1記載のデータ転送システム。
  3. 上記デバイスバス(314)は、ペリフェラルコンポーネントインタコネクト(PCI)規格に準拠して実現された入出力バス(314)であることを特徴とする請求項1記載のデータ転送システム。
  4. 上記第1のバスノード(326)は、プリンタ装置、イーサネット(登録商標)インタフェース、グラフィクス装置及びモデムのうちの1つとして実現される入出力機器(326)を含むことを特徴とする請求項1記載のデータ転送システム。
  5. 上記第2のバスノード(312)は、IEEE1394シリアルバス相互接続規格に準拠して実現されたネットワークバス(132)に接続されるネットワークインタフェース(312)を含むことを特徴とする請求項1記載のデータ転送システム。
  6. 上記アイソクロノス要求(336)は、上記アービタフィルタ(332)内のマルチプレクサ(512)の選択線を制御し、該マルチプレクサ(512)は、上記第1のバスノード(326)からの要求Aイン(330)を直ちに禁止することを特徴とする請求項1記載のデータ転送システム。
  7. 上記第2のバスノード(312)からのアイソクロノス要求(336)及び要求Bイン(340)は、上記アービタフィルタ(332)内の論理和ゲート(516)に供給され、該倫理和ゲート(516)は、上記要求Bアウト(342)を生成して、上記アービタ(324)に供給することを特徴とする請求項1記載のデータ転送システム。
  8. 上記アイソクロノス要求(336)は、上記アービタフィルタ(332)内の状態ロジック(612)を制御し、該状態ロジック(612)は、上記第1のバスノード(326)からの要求Aイン(330)を禁止することを特徴とする請求項1記載のデータ転送システム。
  9. 上記状態ロジック(612)は、上記アービタ(324)が上記第1のバスノード(326)に対して上記デバイスバス(314)の制御に関する許可(328)を与えるまでは、上記要求Aイン(330)の既存の状態を維持することを特徴とする請求項8記載のデータ転送システム。
  10. 上記状態ロジック(612)は、上記要求Aイン(330)が出力されており、上記第2のバスノード(312)により上記アイソクロノス要求(336)が出力された後は、常に、該要求Aイン(330)を禁止することを特徴とする請求項8記載のデータ転送システム。
  11. 上記アービタ(324)は、上記アイソクロノス要求(336)に応じて、上記第1のバスノード(326)を直ちに中断させ、上記第2のバスノード(312)に対して、上記優先的な制御を許可するバスプロトコルに準拠することを特徴とする請求項8記載のデータ転送システム。
  12. 上記アービタフィルタ(332)及び上記アイソクロノス要求(336)は、上記第1のバスノード(326)及び上記アービタ(324)に対してトランスペアレントであることを特徴とする請求項1記載のデータ転送システム。
  13. 上記デバイスバス(314)に接続された複数の入出力ノードを更に備える請求項1記載のデータ転送システム。
  14. 上記アービタフィルタ(332)及び上記アイソクロノス要求(336)は、標準的な電子部品によって構成されるコンピュータ装置の基本的なシステムアーキテクチャを変更することなく、該コンピュータ装置に追加されることを特徴とする請求項1記載のデータ転送システム。
  15. データを転送するデバイスバス(314)と、該デバイスバス(314)に接続され、該デバイスバス(314)を制御することを要求する要求Aイン(330)を生成する第1のバスノード(326)と、該デバイスバス(314)に接続され、該デバイスバス(314)を制御することを要求する要求Bイン(340)と、該データ転送動作を優先的に行うための該デバイスバス(314)上の優先的な制御を得るための特別なアイソクロノス要求(336)とを生成する第2のバスノード(312)と、該第1のバスノード(326)からの要求Aイン(330)と、該第2のバスノード(312)からの要求Bイン(340)及びアイソクロノス要求(336)とが供給され、該要求Aイン(330)に対応した要求Aアウト(334)と、該要求Bイン(340)及びアイソクロノス要求(336)に対応した要求Bアウト(342)とを出力するアービタフィルタ(332)と、該アービタフィルタ(332)からの要求Aアウト(334)に対応した許可A(328)を該第1のバスノード(326)に返すとともに、該アービタフィルタ(332)からの要求Bアウト(342)に対応した許可B(344)を該第2のバスノード(312)に返すアービタ(324)とを備えるデータ転送システムにおいて、データ転送動作を行うデータ転送方法において、
    上記アービタフィルタ(332)が、上記アイソクロノス要求(336)によって上記第1のバスノード(326)からの要求Aイン(330)を禁止するステップと、
    上記アービタフィルタ(332)が、上記要求Bイン(340)と上記アイソクロノス要求(336)との論理和を、上記要求Bアウト(342)として出力するステップとを有するデータ転送動作を行うデータ転送方法。
  16. 上記デバイスバス(314)、第1のバスノード(326)及び第2のバスノード(312)は、コンピュータ装置、セットトップボックス、デジタルテレビジョン受像機及び民生用電子機器のうちの1つに接続されていることを特徴とする請求項15記載のデータ転送方法。
  17. 上記デバイスバス(314)は、ペリフェラルコンポーネントインタコネクト(PCI)規格に準拠して実現された入出力バス(314)であることを特徴とする請求項15記載のデータ転送方法。
  18. 上記第1のバスノード(326)は、プリンタ装置、イーサネットインタフェース、グラフィクス装置及びモデムのうちの1つとして実現される入出力機器(326)を含むことを特徴とする請求項15記載のデータ転送方法。
  19. 上記第2のバスノード(312)は、IEEE1394シリアルバス相互接続規格に準拠して実現されたネットワークバス(132)に接続されるネットワークインタフェース(312)を備えることを特徴とする請求項15記載のデータ転送方法。
  20. 上記アイソクロノス要求(336)は、上記アービタフィルタ(332)内のマルチプレクサ(512)の選択線を制御し、該マルチプレクサ(512)が、上記第1のバスノード(326)からの要求Aイン(330)を直ちに禁止することを特徴とする請求項15記載のデータ転送方法。
  21. 上記第2のバスノード(312)からの上記アイソクロノス要求(336)及び要求Bイン(340)は、上記アービタフィルタ(332)の論理和ゲート(516)に供給され、該倫理和ゲート(516)が、上記要求Bアウト(342)を生成して、上記アービタ(324)に供給することを特徴とする請求項15記載のデータ転送方法。
  22. 上記アイソクロノス要求(336)は、上記アービタフィルタ(332)内の状態ロジック(612)を制御し、該状態ロジック(612)が、上記第1のバスノード(326)からの要求Aイン(330)を禁止することを特徴とする請求項15記載のデータ転送方法。
  23. 上記状態ロジック(612)は、上記アービタ(324)が上記第1のバスノード(326)に対して上記デバイスバス(314)の制御に関する許可(328)を与えるまでは、上記要求Aイン(330)の既存の状態を維持することを特徴とする請求項22記載のデータ転送方法。
  24. 上記状態ロジック(612)は、上記要求Aイン(330)が出力されており、上記第2のバスノード(312)により上記アイソクロノス要求(336)が出力された後は、常に、該要求Aイン(330)を禁止することを特徴とする請求項22記載のデータ転送方法。
  25. 上記アービタ(324)は、上記アイソクロノス要求(336)に応じて、上記第1のバスノード(326)を直ちに中断させ、上記第2のバスノード(312)に対して、上記優先的な制御を許可するバスプロトコルに準拠することを特徴とする請求項22記載のデータ転送方法。
  26. 上記アービタフィルタ(332)及び上記アイソクロノス要求(336)は、上記第1のバスノード(326)及び上記アービタ(324)に対してトランスペアレントであることを特徴とする請求項15記載のデータ転送方法。
  27. 上記デバイスバス(314)には、複数の入出力ノードが接続されていることを特徴とする請求項15記載のデータ転送方法。
  28. 上記アービタフィルタ(332)及び上記アイソクロノス要求(336)は、標準的な電子部品によって構成されるコンピュータ装置の基本的なシステムアーキテクチャを変更することなく、該コンピュータ装置に追加されることを特徴とする請求項15記載のデータ転送方法。
JP2001519272A 1999-08-26 2000-07-31 アイソクロノスデータ転送システム及び方法 Expired - Lifetime JP4201071B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/383,490 US6463489B1 (en) 1999-08-26 1999-08-26 System and method for effectively performing isochronous data transfers
PCT/US2000/040520 WO2001014978A1 (en) 1999-08-26 2000-07-31 System and method for effectively performing isochronous data transfers

Publications (2)

Publication Number Publication Date
JP2004517374A JP2004517374A (ja) 2004-06-10
JP4201071B2 true JP4201071B2 (ja) 2008-12-24

Family

ID=23513407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001519272A Expired - Lifetime JP4201071B2 (ja) 1999-08-26 2000-07-31 アイソクロノスデータ転送システム及び方法

Country Status (4)

Country Link
US (2) US6463489B1 (ja)
JP (1) JP4201071B2 (ja)
AU (1) AU7388800A (ja)
WO (1) WO2001014978A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6463489B1 (en) * 1999-08-26 2002-10-08 Sony Corporation System and method for effectively performing isochronous data transfers
JP3843667B2 (ja) * 1999-10-15 2006-11-08 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US6859852B2 (en) * 2000-09-08 2005-02-22 Texas Instruments Incorporated Immediate grant bus arbiter for bus system
WO2005003981A1 (ja) * 2003-07-02 2005-01-13 Fujitsu Limited ステータス通知装置およびステータス通知方法
US7433984B2 (en) * 2004-10-13 2008-10-07 Texas Instruments Incorporated Time-based weighted round robin arbiter
JP2007058716A (ja) * 2005-08-26 2007-03-08 Oki Electric Ind Co Ltd データ転送バスシステム
US9059946B2 (en) * 2005-09-29 2015-06-16 Broadcom Corporation Passive optical network (PON) packet processor
US7643753B2 (en) 2005-09-29 2010-01-05 Broadlight Ltd. Enhanced passive optical network (PON) processor
US20080089321A1 (en) * 2006-10-17 2008-04-17 Cypress Semiconductor Corp. Electronic Switch Architecture and Method having Multiple Ports Coupled by a Single Data Link for Transferring Different Data Types Across the Link
US8176310B2 (en) * 2009-06-19 2012-05-08 Phoenix Technologies Ltd. Debugger application configured to communicate with a debugger module via a GPIO

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4897833A (en) * 1987-10-16 1990-01-30 Digital Equipment Corporation Hierarchical arbitration system
US5487170A (en) * 1993-12-16 1996-01-23 International Business Machines Corporation Data processing system having dynamic priority task scheduling capabilities
US5682467A (en) * 1994-09-29 1997-10-28 Xerox Corporation Arbitrating apparatus for controlling selective access of multiple bus masters to a printing system video bus
US5528767A (en) 1995-03-21 1996-06-18 United Microelectronics Corp. Programmable multi-level bus arbitration apparatus in a data processing system
US5758105A (en) * 1995-12-04 1998-05-26 International Business Machines Corporation Method and apparatus for bus arbitration between isochronous and non-isochronous devices
US6058461A (en) * 1997-12-02 2000-05-02 Advanced Micro Devices, Inc. Computer system including priorities for memory operations and allowing a higher priority memory operation to interrupt a lower priority memory operation
US6134625A (en) * 1998-02-18 2000-10-17 Intel Corporation Method and apparatus for providing arbitration between multiple data streams
US6032211A (en) * 1998-06-17 2000-02-29 Advanced Micro Devices, Inc. Method of mode control in a bus optimized for personal computer data traffic
US6463489B1 (en) * 1999-08-26 2002-10-08 Sony Corporation System and method for effectively performing isochronous data transfers

Also Published As

Publication number Publication date
WO2001014978A1 (en) 2001-03-01
JP2004517374A (ja) 2004-06-10
US6463489B1 (en) 2002-10-08
US6934781B2 (en) 2005-08-23
AU7388800A (en) 2001-03-19
US20030005194A1 (en) 2003-01-02

Similar Documents

Publication Publication Date Title
US20070115995A1 (en) NoC system employing AXI protocol and interleaving method thereof
JP5793690B2 (ja) インタフェース装置、およびメモリバスシステム
KR20000075817A (ko) 버스 브리지에서 복수의 버스 노드들에 사이클 클럭을 분포시키는 방법 및 장치
US5566177A (en) Priority-based arbitrator on a token-based communication medium
JP2001119415A (ja) データ転送制御装置及び電子機器
JP2003521775A (ja) 電子機器におけるスケジューリング処理を効率的に行う方法
JP2003510974A (ja) データ通信システムのノード内の多リンク層から単一物理層へのインターフェース
EP1124357B1 (en) Method and device for communicating between a first and a second network
JP4201071B2 (ja) アイソクロノスデータ転送システム及び方法
GB2411985A (en) Bus arrangement for reducing response time in a System on a Chip
US6728834B2 (en) System and method for effectively implementing isochronous processor cache
US6272114B1 (en) Data processing apparatus/method and electronic apparatus with such apparatus/method
JP4703074B2 (ja) 電子ネットワークにおけるコンテクストを切り換える装置及び方法
US20080285596A1 (en) System and method for fine-grained, end-to-end traffic scheduling across heterogeneous local area networks
CN117520252A (zh) 一种通信控制方法、系统级芯片、电子设备及存储介质
CN100484056C (zh) 数据传输控制装置和电子设备
US6438633B1 (en) System for providing deterministic performance from a non-deterministic device
EP1351459B1 (en) Data transfer control device and electronic equipment
US6847650B1 (en) System and method for utilizing a memory device to support isochronous processes
JP4047498B2 (ja) データ処理装置
JPWO2005029778A1 (ja) 通信制御回路および通信制御方法
JP2006040167A (ja) バス調停回路、情報処理装置、並びに、そのプログラムおよび記録媒体
JP2000341306A (ja) データ処理装置およびそのバス制御方法
WO2021181874A1 (ja) 通信制御機器および通信制御機器の制御方法
Bartolini et al. Using priority inheritance techniques to override the size limit of CAN messages

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080806

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080910

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080930

R150 Certificate of patent or registration of utility model

Ref document number: 4201071

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term