WO2005003981A1 - ステータス通知装置およびステータス通知方法 - Google Patents

ステータス通知装置およびステータス通知方法 Download PDF

Info

Publication number
WO2005003981A1
WO2005003981A1 PCT/JP2003/008411 JP0308411W WO2005003981A1 WO 2005003981 A1 WO2005003981 A1 WO 2005003981A1 JP 0308411 W JP0308411 W JP 0308411W WO 2005003981 A1 WO2005003981 A1 WO 2005003981A1
Authority
WO
WIPO (PCT)
Prior art keywords
status
priority
bus
determination
pci bus
Prior art date
Application number
PCT/JP2003/008411
Other languages
English (en)
French (fr)
Inventor
Tatsuyasu Matsumoto
Tatsuya Kuwayama
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to PCT/JP2003/008411 priority Critical patent/WO2005003981A1/ja
Priority to JP2005503379A priority patent/JPWO2005003981A1/ja
Publication of WO2005003981A1 publication Critical patent/WO2005003981A1/ja
Priority to US11/322,360 priority patent/US7257662B2/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/128—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine for dedicated transfers to a network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration

Definitions

  • the present invention relates to a status notification device and a status notification method for notifying a status of a device connected to a second bus connected to a first bus connected to a central processing device and a storage device via a bridge to the central processing device.
  • the present invention relates to a status notification device and a status notification method capable of eliminating urgent use of the second bus and thereby improving the use efficiency of the second bus.
  • FIG. 8 is an explanatory diagram for explaining a conventional device status notification method.
  • the CPU 10 obtains the status of the device C 800 connected to the PCI bus 50 via the bridge 40
  • the CPU 10 acquires the status of the host bus 30 and the bridge.
  • the status register 8100 of the device C800 was read via the bus 40 and the PCI bus 50.
  • Patent Document 1 discloses a technique in which a CPU reads a device status by polling. Instead of the CPU 10 polling the device C 800, the device C 800 writes the status to the memory 20 by using a DMA (Direct Memory Access) function, and the CPU 10 writes the status to the memory 20.
  • the status of the device C 800 can also be obtained by reading.
  • Patent Documents 2 to 4 disclose techniques for writing a device status to a memory using a DMA function.
  • Patent Document 2
  • the status is read from the status register 810 via the PCI bus 50 (1).
  • the status is written to the memory 20. Since the processing is performed via the PCI bus 50 (2), if polling or DMA occurs during data transfer from the other device A 60 connected to the PCI bus 50 to the device B 70 (3), the There was a problem that the data transfer was interrupted each time, and the data transfer efficiency of the PC I bus 50 deteriorated.
  • the present invention has been made in order to solve the above-mentioned problems caused by the conventional technology, and eliminates the urgent use of the PCI bus 50 (second bus), thereby improving the use efficiency of the PCI bus 50. It is an object of the present invention to provide a status notification device and a status notification method that can perform the status notification. Disclosure of the invention
  • the present invention provides a status of a device connected to a first bus to which a central processing unit and a storage device are connected via a bridge and connected to a second bus.
  • Priority notification means for determining the priority of the status
  • bus usage status determination means for determining the usage status of the second bus
  • the priority Status writing means for writing the status into the storage device based on the priority determination result by the determination means and the second bus usage determination result by the bus usage determination means It is characterized by having.
  • the present invention provides a status which notifies a status of a device connected to a second bus connected via a bridge to a first bus to which a central processing unit and a storage device are connected, to the central processing unit.
  • a notification method comprising: a priority determination step of determining the priority of the status; a bus usage status determination step of determining a usage status of the second bus; and a priority determination result by the priority determination step.
  • a status writing step of writing the status to a storage device based on the result of the determination of the use status of the second bus in the bus use status determination step.
  • the priority of the status is determined, the usage of the second bus is determined, and the status is stored in the storage device based on the determination result of the priority and the determination of the usage of the second bus. Since writing is performed, urgent use of the second bus can be eliminated, and the efficiency of use of the second bus can be improved.
  • FIG. 1 is an explanatory diagram for explaining the concept of the device status notification method according to the present embodiment.
  • FIG. 2 is a functional block diagram showing the configuration of the network controller according to the present embodiment.
  • FIG. 3 is a diagram showing an example of a priority determination table
  • FIG. 4 is a flowchart showing a status notification operation by the network controller according to the present embodiment
  • FIG. 6 is an explanatory diagram for explaining a high-priority status notification operation by the network controller according to the embodiment.
  • FIG. 6 is an explanatory diagram for explaining a low-priority status notification operation by the network controller according to the present embodiment.
  • Fig. 7 shows that the status notification factor is sent to the network controller during the data transfer from device ⁇ to device B. Is a diagram showing a PCI bus and the host bus timing chart in the case of pear
  • FIG. 8 is an explanatory diagram for explaining a conventional device status notification method.
  • FIG. 1 is an explanatory diagram for explaining the concept of the device status notification method according to the present embodiment.
  • the network controller 100 writes the status in the memory 20 and the CPU 10 acquires the status of the network controller 100.
  • the memory 20 is polled (1). Therefore, when the CPU 10 polls the device status, the PCI bus 50 is not used, and during the data transfer from the device A 60 to the device B 70 (2), the CPU 10 Polling does not interrupt data transfer.
  • the network controller 1000 determines the priority of the status to be notified to the CPU 10 and, if the priority is low, does not immediately write the status to the memory 20 but the status queue 150 To be stored.
  • the PCI bus 50 is not used, the low-priority status stored in the status queue 150 is put together, and the memory 20 is connected via the PCI bus 50, the bridge 40 and the host bus 30. Write to (3).
  • the network When writing the status to the memory 20 using the DMA function, the controller 1000 determines the priority of the status.If the priority is low, the controller 100 stores the status in the status queue 150. 0 There by collectively writing a status memory 2 0 when not in use, which can be used PCI bus efficiently
  • FIG. 2 is a functional block diagram showing a configuration of the network controller 100 according to the present embodiment.
  • the network controller 100 includes a MAC control unit 110, a status generation unit 120, a priority determination unit 130, a DeMUX 140, It has a status queue 150, an MUX 160, a bus monitor 170, an output permitting unit 180, and an output control unit 190.
  • the MAC control unit 110 is a processing unit that controls data transfer with the MAC (Media Access Controller) 200.
  • the MAC 200 is a device that exchanges data with the network.
  • the status generation unit 120 receives the notification factors to the CPU 10 such as the error notification from the MAC 200 and the data transfer completion notification from the MAC control unit 110, and the status to be notified to the CPU 10 Is a processing unit that generates
  • the priority determining unit 130 is a processing unit that receives a status factor from the status generating unit 120 and determines the priority of the status. Specifically, the priority determining unit 130 uses the priority determining table to determine the status. Is determined.
  • FIG. 3 is a diagram illustrating an example of a priority determination table. As shown in the figure, the priority determination table stores a label indicating a type of status, a priority of the status, and a binary code for identifying the status in association with each status.
  • a status with a label of "Frame Check Error” indicates a priority of S "High”, a binary code of "0 0 0 1", and a label of "Frame Check Error”.
  • a status of “Received” indicates that the priority is “Low” and the binary code is “0 0 1 1”.
  • the processing unit that selects whether to send the status directly to the output control unit 190 or to store it in the status queue 150 according to the status priority determination result by the priority determination unit 130 It is. That is, when the priority determining unit 130 determines that the status has a higher priority, the status is directly sent to the output controller 190, and the priority determining unit 130 determines that the priority of the status is higher. If it is determined to be low, the status is stored in the status queue 150.
  • the DeMUX 140 returns to the status.
  • the DeMUX 140 By storing the status in the status queue 150 and postponing the output to the PCI bus 50, urgent use of the PCI bus 50 can be avoided.
  • the status queue 150 is a storage unit for temporarily storing the status determined by the priority determination unit 130 to have a low priority, and has a low priority while the PCI bus 50 is in use. Store the status. Then, the status stored in the status queue 150 is transferred to the output control unit 190 when the PCI bus 50 is not in use.
  • the MUX 160 is a processing unit that transfers the high-priority status received from the DeMU Xl 40 or the low-priority status stored in the status queue 150 to the output control unit 190.
  • the bus monitor 170 is a processing unit that constantly monitors the state of the PCI bus 50 and determines whether or not the PCI bus 50 is being used, and transmits the determination result to the output permitting unit 180.
  • the output permission unit 180 is a processing unit that permits writing of the status to the memory 20 based on the status priority and the use status of the PCI bus 50. Specifically, the status priority is high. In this case, status writing to memory 20 is permitted regardless of the use status of PCI bus 50, and the status priority is low. In this case, writing of the status to the memory 20 is permitted unless the PCI bus 50 is in use.
  • the output permission section 180 When the output permission section 180 has a low status priority, by permitting the status writing to the memory 20 only when the PCI bus 50 is not in use, the PCI bus 50 is disabled. Elimination of sudden use makes it possible to use the PCI bus 50 efficiently.
  • the output control unit 190 is a processing unit that receives the output permission of the output permission unit 180 and writes the status to the memory 20 via the PCI bus 50, the bridge 40 and the host bus 30.
  • FIG. 4 is a flowchart showing a status notification operation by the network controller 100 according to the present embodiment.
  • step S401 when an event that needs to be notified to the CPU 100 occurs (step S401, affirmative), the status generation unit 120 generates a status. Then, the factor is transmitted to the priority determination unit 130 (step S402).
  • the priority determination section 130 determines the priority of the status (step S403), and if the priority is high, the output permission section 180 generates an output permission signal (step S403).
  • the output control unit 190 writes data to the memory 20 (step S405).
  • the DeMUX 140 stores the status in the status queue 150 (step S406), and the PCI bus 504 determined by the bus monitor 170.
  • the output permitting unit 180 does not permit the output while referring to the usage status while the PCI bus 50 is busy (step S407, busy).
  • the output permission unit 180 generates an output permission signal (step S4). 0 4), the status stored in the status queue 150
  • the output control unit 190 collects the statuses and writes them to the memory 20 (step S405).
  • the priority determination unit 130 determines the priority of the status, and determines the status priority and the PCI bus. Since the output permission unit 180 generates the output permission signal based on the use state of the 50, the urgent use of the PCI bus 50 can be eliminated and the PCI bus 50 can be used efficiently.
  • FIG. 5 is an explanatory diagram for explaining a high-priority status notification operation by the network controller 100 according to the present embodiment.
  • the status generation unit 120 detects the frame check error.
  • the status is generated and the cause is notified to the priority determination unit 130.
  • the priority determination unit 130 determines that the priority of the frame check error is high using the priority table (3).
  • the DeMUX140 receives this determination result (4), and passes the status to the output control unit 190 via the MUX160 (5).
  • the output permitting unit 180 in response to the judgment result of the priority judging unit 130, the output permitting unit 180 generates an output permitting signal and transmits it to the output control unit 190 regardless of the use status of the PCI bus 50 (6) . Then, the output controller 190 writes the frame check error status to the memory 20.
  • the network controller 100 immediately writes a high-priority status such as a frame check error to the memory 20 irrespective of the use status of the PCI bus 50.
  • FIG. 6 is an explanatory diagram for explaining a low-priority status notification operation by the network controller 100 according to the present embodiment.
  • the MAC control unit 110 completes data reception ((1)) and notifies the status generation unit 120 of the transfer completion ((2))
  • the status generation unit 120 The reception completion status is generated, and the cause is notified to the priority determination unit 130, and the priority determination unit 130 determines that the reception completion priority is low using the priority table (3).
  • the DeMUX 140 receives this determination result (4), and stores the status in the status queue 150.
  • the output permitting unit 180 refers to the judgment result ( ⁇ ) of the use status of the PCI bus 50 by the bus monitor 170, and If is not in use, an output enable signal is generated and transmitted to the output control unit 190 (6). Then, the status of the output control section 190 reception completion is written to the memory 20 (7).
  • the output permission unit 180 waits until the PCI bus 50 is not in use, and generates an output permission signal when the PCI bus 50 is not in use. To the output control unit 190 (6). Then, the output control section 190 writes the reception completion status to the memory 20 (8).
  • the network controller 100 writes a low-priority status such as the completion of reception to the memory 20 using the time when the PC bus 50 is not used.
  • FIG. 7 is a diagram showing a time chart of the PCI bus 50 and the host bus 30 when a status notification factor occurs in the network controller 100 during data transfer from the device A 60 to the device B 70. It is.
  • the CPU 10 polls the memory 20 to acquire the status of the network controller 100. Therefore, only the host bus 30 is used for polling, and the PCI bus is used. There is no need to use 50.
  • the priority determination unit 130 determines the priority of the status that has occurred in the network controller 100, and when the priority of the status is low, De MU X 140 stores the low-priority status in the status queue 150, the bus monitor 170 determines the usage status of the PCI bus 50, and the output permitting unit 180 uses the PCI bus 50. Since writing of the status stored in the status queue 150 to the memory 20 is permitted only when not in use, the urgent use of the PCI bus 50 is eliminated and the PCI bus 50 is used efficiently. can do.
  • the present invention is not limited to this, and can be similarly applied when notifying the status of a device other than a network controller or a device connected to a bus other than a PCI bus.
  • the priority of the status of the device is determined
  • the usage status of the second bus is determined
  • the determination result of the priority and the determination result of the usage status of the second bus are determined. Since the status is configured to be written to the storage device on the basis of this, it is possible to eliminate the urgent use of the second bus and thereby improve the use efficiency of the second bus.
  • the status notification device and the status notification method according to the present invention are suitable when a device connected to a bus notifies a device status to a CPU via a bridge and another bus.

Abstract

ＣＰＵおよびメモリが接続されたホストバスにブリッジを介して接続されたＰＣＩバスに接続するネットワークコントローラのステータスをＣＰＵに通知するステータス通知装置であって、ネットワークコントローラのステータスの優先度を判定する優先度判定部と、優先度の低いステータスを格納するステータスキューと、ＰＣＩバスの使用状況を判定するバスモニタと、ステータスの優先度が低い場合にはＰＣＩバスが使用されていない時にのみステータスキューに格納されたステータスのメモリへの書き込みを許可する出力許可部とを備える。

Description

明 細 書 ステータス通知装置およびステータス通知方法 技術分野
この発明は、 中央処理装置および記憶装置が接続された第 1のバスにプリッジ を介して接続された第 2のバスに接続するデバイスのステータスを中央処理装置 に通知するステータス通知装置およびステータス通知方法に関し、 特に、 不急な 第 2のバスの使用を無くし、 もって第 2のバスの使用効率を向上することができ るステータス通知装置およびステータス通知方法に関するものである。 背景技術
従来、 ホストバス （第 1のバス） に接続する C P Uがホストバスにブリッジを 介して接続された P C Iバス (第 2のバス） に接続するデバイスのステータスを 取得する場合には、 C P Uがデバイスのステータスをポーリングしていた。
第 8図は、 従来のデバイスステータス通知方式を説明するための説明図である 。 同図に示すように、 ブリッジ 4 0を介して P C Iバス 5 0に接続されたデバイ ス C 8 0 0のステータスを C P U 1 0が取得する場合には、 C P U 1 0がホスト バス 3 0、 プリッジ 4 0および P C Iバス 5 0を介してデバイス C 8 0 0のステ 一タスレジスタ 8 1 0を読み取つていた。 なお、 C P Uがポーリングによってデ バイスのステータスを読み出す技術については、 特許文献 1に開示されている。 また、 C P U 1 0がデバイス C 8 0 0をポーリングする代わりに、 DMA (Dir ect Memory Access)機能を用いて、 デバイス C 8 0 0がステータスをメモリ 2 0 に書き込み、 C P U 1 0がメモリ 2 0を読み出すことによってデバイス C 8 0 0 のステータスを取得することもできる。 たとえば、 特許文献 2〜4には、 DMA 機能を用いてデバイスステータスをメモリに書き込む技術が開示されている。 特許文献 1 特開昭 59— 122257
特許文献 2
特開昭 57— 103530
特許文献 3
特開 2001—45095
特許文献 4
特開平 09— 20431 1
し力、しながら、 ポーリング方式の場合には、 ステータスレジスタ 810からの ステータスの読み出しが PC Iバス 50を介しておこなわれ （①） 、 DMA方式 の場合には、 ステータスのメモリ 20への書き込みが P C Iバス 50を介してお こなわれるため （②） 、 PC Iバス 50に接続された他のデバイス A 60からデ バイス B 70へデータ転送中 （③） にポーリングまたは DMAが発生すると、 そ の度にデータ転送が中断され、 PC Iバス 50のデータ転送効率が悪くなるとい う問題点があった。
この発明は、 上述した従来技術による問題点を解消するためになされたもので あり、 不急な PC Iバス 50 (第 2のバス） の使用を無くし、 もって PC Iバス 50の使用効率を向上することができるステータス通知装置およびステータス通 知方法を提供することを目的としている。 発明の開示
上述した課題を解決し、 目的を達成するため、 本発明は、 中央処理装置および 記憶装置が接続された第 1のバスにプリッジを介して接続された第 2のバスに接 続するデバイスのステータスを該中央処理装置に通知するステータス通知装置で あって、 前記ステータスの優先度を判定する優先度判定手段と、 前記第 2のバス の使用状況を判定するバス使用状況判定手段と、 前記優先度判定手段による優先 度の判定結果および前記バス使用状況判定手段による第 2のバスの使用状況の判 定結果に基づいて前記ステータスを記憶装置に書き込むステータス書き込み手段 と、 を備えたことを特 ί敫とする。
また、 本発明は、 中央処理装置および記憶装置が接続された第 1のバスにプリ ッジを介して接続された第 2のバスに接続するデバイスのステータスを該中央処 理装置に通知するステータス通知方法であって、 前記ステータスの優先度を判定 する優先度判定工程と、 前記第 2のバスの使用状況を判定するバス使用状況判定 工程と、 前記優先度判定工程による優先度の判定結果および前記バス使用状況判 定工程による第 2のバスの使用状況の判定結果に基づいて前記ステータスを記憶 装置に書き込むステータス書き込み工程と、 を含んだことを特徴とする。
かかる発明によれば、 ステータスの優先度を判定し、 第 2のバスの使用状況を 判定し、 優先度の判定結果および第 2のバスの使用状況の判定結果に基づいてス テータスを記憶装置に書き込むこととしたので、 不急な第 2のバスの使用を無く し、 もって第 2のバスの使用効率を向上することができる。 図面の簡単な説明
第 1図は、 本実施の形態に係るデバイスステータス通知方式の概念を説明する ための説明図であり、 第 2図は、 本実施の形態に係るネットワークコントローラ の構成を示す機能プロック図であり、 第 3図は、 優先度判定テーブルの一例を示 す図であり、 第 4図は、 本実施の形態に係るネットワークコントローラによるス テータス通知動作を示すフローチャートであり、 第 5図は、 本実施の形態に係る ネットワークコントローラによる高優先度ステータス通知動作を説明するための 説明図であり、 第 6図は、 本実施の形態に係るネットワークコントローラによる 低優先度ステータス通知動作を説明するための説明図であり、 第 7図は、 デバイ ス Αからデバイス Bへのデータ転送中にネットワークコントローラにステータス 通知要因が発生した場合の P C Iバスおよびホストバスのタイムチャートを示す 図であり、 第 8図は、 従来のデバイスステータス通知方式を説明するための説明 図である。 発明を実施するための最良の形態
以下、 添付図面を参照して、 この発明に係るステータス通知装置およぴステ一 タス通知方法の好適な実施の形態を詳細に説明する。 なお、 本実施の形態では、 本発明をネットワークコントローラに適用した場合を中心に説明する。
まず、 本実施の形態に係るデバイスステータス通知方式の概念について説明す る。 第 1図は、 本実施の形態に係るデバイスステータス通知方式の概念を説明す るための説明図である。
同図に示すように、 本実施の形態に係るデバイスステータス通知方式では、 ネ ットワークコントローラ 1 0 0がステータスをメモリ 2 0に書き込み、 C P U 1 0はネットワークコントローラ 1 0 0のステータスを取得するためにネットヮー クコントローラ 1 0 0をポーリングする代わりにメモリ 2 0をポーリングする ( ①） 。 このため、 C P U 1 0がデバイスステータスをポーリングする場合に P C Iバス 5 0が使用されることはなく、 デバイス A 6 0からデバイス B 7 0へのデ ータ転送中 （②） に C P U 1 0のポーリングが発生してもデータ転送が中断され ることはない。
また、 ネットワークコントローラ 1 0 0は、 C P U 1 0に通知すべきステータ スの優先度を判定し、 優先度が低い場合には、 ステータスを直ちにメモリ 2 0に 書き込むのではなく、 ステータスキュー 1 5 0に格納する。 そして、 P C Iバス 5 0が使用されていない時に、 ステータスキュー 1 5 0に格納した低優先度ステ 一タスをまとめて、 P C Iバス 5 0、 プリッジ 4 0およびホストバス 3 0を介し てメモリ 2 0に書き込む （③） 。
したがって、 デバイス A 6 0からデバイス B 7 0へのデータ転送中に C P U 1 0に通知するステータスが発生しても、 ステータスの優先度が低 、場合にはデー タ転送が中断されることはない。 ただし、 ネットワークコントローラ 1 0 0に発 生したステータスの優先度が高レ、場合には、 直ちにそのステータスをメモリ 2 0 に書き込む （④） 。
このように、 本実施の形態係るデバイスステータス通知では、 ネットワークコ ントローラ 1 0 0は、 DMA機能を用いてステータスをメモリ 2 0に書き込む場 合に、 ステータスの優先度を判定し、 優先度が低い場合にはステータスキュー 1 5 0に格納し、 P C Iバス 5 0が使用されていない時にまとめてステータスをメ モリ 2 0に書き込むことによって、 P C Iバスを効率良く使用することができる 0
次に、 本実施の形態に係るネットワークコントローラ 1 0 0の構成について説 明する。 第 2図は、 本実施の形態に係るネットワークコントローラ 1 0 0の構成 を示す機能ブロック図である。
同図に示すように、 このネットワークコントローラ 1 0 0は、 MA C制御部 1 1 0と、 ステータス生成部 1 2 0と、 優先度判定部 1 3 0と、 D e MU X 1 4 0 と、 ステータスキュー 1 5 0と、 MU X 1 6 0と、 バスモニタ 1 7 0と、 出力許 可部 1 8 0と、 出力制御部 1 9 0とを有する。
MA C制御部 1 1 0は、 MA C (Media Access Controller) 2 0 0とのデータ 転送を制御する処理部である。 なお、 MA C 2 0 0は、 ネットワークとデータ授 受をおこなう装置である。
ステータス生成部 1 2 0は、 MA C 2 0 0からのエラー通知や MA C制御部 1 1 0からのデータ転送完了通知など C P U 1 0への通知要因を受け、 C P U 1 0 へ通知すべきステータスを生成する処理部である。
優先度判定部 1 3 0は、 ステータス生成部 1 2 0からステータスの要因を受け 取り、 ステータスの優先度を判定する処理部であり、 具体的には、 優先度判定テ 一ブルを用いてステータスの優先度を判定する。
第 3図は、 優先度判定テーブルの一例を示す図である。 同図に示すように、 こ の優先度判定テーブルは、 ステータスの種類を示すラベルと、 ステータスの優先 度と、 ステータスを識別するバイナリコードとをステータスごとに対応付けて記 憶している。
たとえば、 ラベルが 「フレームチェックエラー」 であるステータスは、 優先度 力 S 「高」 であり、 バイナリコードが 「0 0 0 1」 であることを示し、 ラベルが 「 受信完了」 であるステータスは、 優先度が 「低」 であり、 バイナリコードが 「0 0 1 1」 であることを示している。
D e MU X 1 4 0は、 優先度判定部 1 3 0によるステータスの優先度判定結果 に従ってステータスを出力制御部 1 9 0に直接送るかステータスキュー 1 5 0に 格納するかを選択する処理部である。 すなわち、 優先度判定部 1 3 0がステータ スの優先度が高いと判定した場合には、 ステータスを出力制御部 1 9 0に直接送 り、 優先度判定部 1 3 0がステータスの優先度が低いと判定した場合には、 ステ 一タスをステータスキュー 1 5 0に格納する。
このように、 優先度判定部 1 3 0がステータスの優先度を判定し、 優先度判定 部 1 3 0がステ タスの優先度が低いと判定した場合に、 D e MU X 1 4 0がス テータスをステータスキュー 1 5 0に格納して P C Iバス 5 0への出力を延期す ることによって、 不急な P C Iバス 5 0の使用を避けることができる。
ステータスキュー 1 5 0は、 優先度判定部 1 3 0が優先度が低いと判定したス テータスを一時的に格納する記憶部であり、 P C Iバス 5 0が使用中である間は 優先度が低いステータスを格納しておく。 そして、 このステータスキュー 1 5 0 に格納されたステータスは、 P C Iバス 5 0が使用中でなくなった時にまとめて 出力制御部 1 9 0に渡される。
MU X 1 6 0は、 D e MU X l 4 0から受け取った高優先度ステータスまたは ステータスキュー 1 5 0に格納された低優先度ステータスを出力制御部 1 9 0へ 渡す処理部である。
バスモエタ 1 7 0は、 P C Iバス 5 0の状態を常に監視し、 P C Iバス 5 0が 使用されている力否かを判定する処理部であり、 判定した結果を出力許可部 1 8 0に伝える。
出力許可部 1 8 0は、 ステータスの優先度および P C Iバス 5 0の使用状況に 基づいてメモリ 2 0へのステータスの書き込みを許可する処理部であり、 具体的 には、 ステータスの優先度が高い場合には、 P C Iバス 5 0の使用状況にかかわ らずメモリ 2 0へのステータスの書き込みを許可し、 ステータスの優先度が低い 場合には、 P C Iバス 5 0が使用中でなければメモリ 2 0へのステータスの書き 込みを許可する。
この出力許可部 1 8 0がステータスの優先度が低い場合に、 P C Iバス 5 0が 使用中でない時だけメモリ 2 0へのステータスの書き込みを許可することによつ て、 P C Iバス 5 0の不急な使用を無くし、 P C Iバス 5 0を効率良く使用する ことができる。
出力制御部 1 9 0は、 出力許可部 1 8 0の出力許可を受け、 P C Iバス 5 0、 プリッジ 4 0およびホストバス 3 0を介してメモリ 2 0へステータスの書き込み をおこなう処理部である。
次に、 本実施の形態に係るネットワークコントローラ 1 0 0によるステータス 通知動作ついて説明する。 第 4図は、 本実施の形態に係るネットワークコント口 ーラ 1 0 0によるステータス通知動作を示すフローチヤ一トである。
同図に示すように、 このネットワークコントローラ 1 0 0は、 C P U 1 0に通 知する必要があるイベントが発生すると (ステップ S 4 0 1、 肯定) 、 ステータ ス生成部 1 2 0がステータスを生成し （ステップ S 4 0 2 ) 、 その要因を優先度 判定部 1 3 0に伝える。
すると、 優先度判定部 1 3 0がステータスの優先度を判定し （ステップ S 4 0 3 ) 、 優先度が高い場合には、 出力許可部 1 8 0が出力許可信号を生成し （ステ ップ S 4 0 4 ) 、 出力制御部 1 9 0がメモリ 2 0への書き込みをおこなう （ステ ップ S 4 0 5 ) 。
一方、 優先度が低い場合には、 D e MU X 1 4 0がステータスをステータスキ ユー 1 5 0に格納し （ステップ S 4 0 6 ) 、 バスモニタ 1 7 0によって判定され た P C Iバス 5 0の使用状況を参照して出力許可部 1 8 0が、 P C Iバス 5 0が ビジーである間は （ステップ S 4 0 7、 ビジー） 、 出力許可をおこなわない。 また、 P C Iバス 5 0がアイドルである場合または P C Iバス 5 0がアイドル になった場合 （ステップ S 4 0 7、 アイドル） 、 出力許可部 1 8 0が出力許可信 号を生成し (ステップ S 4 0 4 ) 、 ステータスキュー 1 5 0に格納されたステー タスをまとめて出力制御部 1 9 0がメモリ 2 0へ書き込む （ステップ S 4 0 5 ) このように、 優先度判定部 1 3 0がステータスの優先度を判定し、 ステータス の優先度と P C Iバス 5 0の使用状況に基づいて出力許可部 1 8 0が出力許可信 号を生成することによって、 不急な P C Iバス 5 0の使用を無くし、 P C Iバス 5 0を効率良く使用することができる。
次に、 本実施の形態に係るネットワークコントローラ 1 0 0が優先度の高いス テータスを通知する場合の動作について説明する。 第 5図は、 本実施の形態に係 るネットワークコントローラ 1 0 0による高優先度ステータス通知動作を説明す るための説明図である。
同図に示すように、 たとえば、 MA C 2 0 0がフレームチェックエラーを検出 し (①) 、 ステータス生成部 1 2 0に通知すると ((D) 、 ステータス生成部 1 2 0はフレームチェックエラーのステータスを生成するとともにその要因を優先度 判定部 1 3 0に通知し、 優先度判定部 1 3 0が優先度テーブルを用いてフレーム チ ックエラーの優先度は高いと判定する （③） 。
すると、 D e MU X 1 4 0がこの判定結果を受け （④） 、 ステータスを MU X 1 6 0経由で出力制御部 1 9 0に渡す （⑤） 。 一方、 優先度判定部 1 3 0の判定 結果を受けて出力許可部 1 8 0は、 P C Iバス 5 0の使用状況にかかわらず出力 許可信号を生成し出力制御部 1 9 0に伝える （⑥） 。 そして、 出力制御部 1 9 0 力 フレームチェックエラーのステータスをメモリ 2 0へ書き込む。
このように、 このネットワークコントローラ 1 0 0は、 フレームチェックエラ 一のような優先度の高いステータスについては、 P C Iバス 5 0の使用状況にか かわらず直ちにメモリ 2 0へ書き込む。
次に、 本実施の形態に係るネットワークコントローラ 1 0 0が優先度の低いス テータスを通知する場合の動作について説明する。 第 6図は、 本実施の形態に係 るネットワークコントローラ 1 0 0による低優先度ステータス通知動作を説明す るための説明図である。 同図に示すように、 たとえば、 MA C制御部 1 1 0がデータの受信を完了し （ ①） 、 ステータス生成部 1 2 0に転送完了を通知すると （②） 、 ステータス生成 部 1 2 0は受信完了のステータスを生成するとともにその要因を優先度判定部 1 3 0に通知し、 優先度判定部 1 3 0が優先度テーブルを用いて受信完了の優先度 は低いと判定する （③） 。
すると、 D e MU X 1 4 0がこの判定結果を受け （④） 、 ステータスをステー タスキュー 1 5 0に格納する。 一方、 優先度判定部 1 3 0の判定結果を受けて出 力許可部 1 8 0は、 バスモニタ 1 7 0による P C Iバス 5 0の使用状況判定結果 (⑤） を参照し、 P C Iバス 5 0が使用中でない場合には、 出力許可信号を生成 して出力制御部 1 9 0に伝える （⑥） 。 そして、 出力制御部 1 9 0力 受信完了 のステータスをメモリ 2 0へ書き込む （⑦） 。
これに対して、 P C Iバス 5 0が使用中である場合には、 出力許可部 1 8 0は 、 P C Iバス 5 0が使用中でなくなるまで待ち、 使用中でなくなると出力許可信 号を生成して出力制御部 1 9 0に伝える （⑥） 。 そして、 出力制御部 1 9 0が、 受信完了のステータスをメモリ 2 0へ書き込む （⑧） 。
このように、 このネットワークコントローラ 1 0 0は、 受信完了のような優先 度の低いステータスについては、 P C Ϊバス 5 0が使用されていない時を利用し てメモリ 2 0へ書き込む。
次に、 従来の C P U 1 0によるポ一リング方式を用いた場合の P C Iバス 5 0 の動作および本実施の形態に係るステータス通知方式を用いた場合の P C Iバス 5 0の動作について説明する。 第 7図は、 デバイス A 6 0からデバイス B 7 0へ のデータ転送中にネットワークコントローラ 1 0 0にステータス通知要因が発生 した場合の P C Iバス 5 0およびホストバス 3 0のタイムチヤ一トを示す図であ る。
同図に示すように、 従来の C P U 1 0によるポーリング方式では、 デバイス A 6 0からデバイス B 7 0へのデータ転送中に C P U 1 0によるポーリングが発生 すると、 その度に P C Iバス 5 0が C P U 1 0に使用され、 データ転送が中断さ れる。 そして、 ネットワークコントローラ 1 0 0に発生した 3つの低優先度ステ 一タス通知要因は、 要因発生後の C P U 1 0のポーリングによって検出される。 一方、 本実施の形態に係るステータス通知方式では、 デバイス A 6 0からデバ イス B 7 0へのデータ転送中にネットワークコントローラ 1 0 0に優先度の低い ステータス通知要因が発生した場合には、 発生したステータス通知要因をデータ 転送が完了するまでステータスキュー 1 5 0に格納し、 データ転送が終了した時 点で 3つまとめてメモリ 2 0に書き込む。 このため、 デバイス A 6 0からデバィ ス B 7 0へのデータ転送は中断されることなく早期に完了し、 P C Iバス 5 0を 効率良く使用することができる。
また、 本実施の形態に係るステータス通知方式では、 C P U 1 0はメモリ 2 0 をポーリングしてネットワークコントローラ 1 0 0のステータスを取得するため 、 ポーリングにはホストバス 3 0のみを使用し、 P C Iバス 5 0を使用する必要 はない。
上述したように、 本実施の形態では、 優先度判定部 1 3 0がネットワークコン トローラ 1 0 0に発生したステータスの優先度を判定し、 ステータスの優先度が 低い場合には、 D e MU X 1 4 0が優先度の低いステータスをステータスキュー 1 5 0に格納し、 バスモニタ 1 7 0が P C Iバス 5 0の使用状況を判定し、 出力 許可部 1 8 0が P C Iバス 5 0が使用されていない時にのみステータスキュー 1 5 0に格納されたステータスのメモリ 2 0への書き込みを許可することとしたの で、 不急な P C Iバス 5 0の使用を無くし、 P C Iバス 5 0を効率良く使用する ことができる。
なお、 本実施の形態では、 P C Iバスに接続されたネットワークコントローラ のステータスを、 プリッジを介して P C Iバスに接続されたホストバスに接続す る C P Uに通知する場合について説明したが、 本発明はこれに限定されるもので はなく、 ネットワークコントローラ以外のデバイスや P C Iバス以外のバスに接 続されたデバイスのステータスを通知する場合にも同様に適用することができる 以上説明したように、 本発明によれば、 デバイスのステータスの優先度を判定 し、 第 2めバスの使用状況を判定し、 優先度の判定結果および第 2のバスの使用 状況の判定結果に基づいてステータスを記憶装置に書き込むよう構成したので、 不急な第 2のバスの使用を無くし、 もって第 2のバスの使用効率を向上すること ができるという効果を奏する。 産業上の利用可能性
以上のように、 本発明に係るステータス通知装置およびステータス通知方法は 、 バスに接続されたデバイスがプリッジおよび他のバスを介して C P Uにデバィ スステータスを通知する場合に適している。

Claims

請 求 の 範 囲
1 . 中央処理装置および記憶装置が接続された第 1のバスにプリッジを介して 接続された第 2のバスに接続するデバイスのステータスを該中央処理装置に通知 するステータス通知装置であって、
前記ステータスの優先度を判定する優先度判定手段と、
前記第 2のバスの使用状況を判定するバス使用状況判定手段と、
前記優先度判定手段による優先度の判定結果および前記バス使用状況判定手段 による第 2のバスの使用状況の判定結果に基づいて前記ステータスを記憶装置に 書き込むステータス書き込み手段と、
を備えたことを特徴とするステータス通知装置。
2 . 前記ステータス書き込み手段は、 前記優先度判定手段がステータスの優先 度が高いと判定した場合には、 前記バス使用状況判定手段によるバス使用状況の 判定結果にかかわらずステータスを記憶装置に書き込み、 前記優先度判定手段が ステータスの優先度が低いと判定した場合には、 ステータスをキューに格納し、 前記バス使用状況判定手段が第 2のバスが使用されていないと判定するとキュー に格納したステータスを記憶装置に書き込むことを特徴とする請求の範囲第 1項 に記載のステータス通知装置。
3 . 前記優先度判定手段は、 前記ステータスと優先度とを対応付けて記憶した 優先度テーブルを用いて優先度を判定することを特徴とする請求の範囲第 1項ま たは第 2項に記載のステータス通知装置。
4 . 中央処理装置および記憶装置が接続された第 1のバスにプリッジを介して 接続された第 2のバスに接続するデバイスのステータスを該中央処理装置に通知 するステータス通知方法であって、 前記ステータスの'優先度を判定する優先度判定工程と、
前記第 2のバスの使用状況を判定するバス使用状況判定工程と、
前記優先度判定工程による優先度の判定結果および前記バス使用状況判定工程 による第 2のバスの使用状況の判定結果に基づいて前記ステータスを記憶装置に 書き込むステータス書き込み工程と、
を含んだことを特徴とするステータス通知方法。 .
5 . 前記ステータス書き込み工程は、 前記優先度判定工程がステータスの優先 度が高いと判定した場合には、 前記バス使用状況判定工程によるバス使用状況の 判定結果にかかわらずステータスを記憶装置に書き込み、 前記優先度判定工程が ステータスの優先度が低レ、と判定した場合には、 ステータスをキューに格納し、 前記バス使用状況判定工程が第 2のバスが使用されていないと判定するとキュー に格納したステータスを記憶装置に書き込むことを特徴とする請求の範囲第 4項 に記載のステータス通知方法。
6 . 前記優先度判定工程は、 前記ステータスと優先度とを対応付けて記憶した 優先度テーブルを用いて優先度を判定することを特徴とする請求の範囲第 4項ま たは第 5項に記載のステータス通知方法。
PCT/JP2003/008411 2003-07-02 2003-07-02 ステータス通知装置およびステータス通知方法 WO2005003981A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2003/008411 WO2005003981A1 (ja) 2003-07-02 2003-07-02 ステータス通知装置およびステータス通知方法
JP2005503379A JPWO2005003981A1 (ja) 2003-07-02 2003-07-02 ステータス通知装置およびステータス通知方法
US11/322,360 US7257662B2 (en) 2003-07-02 2006-01-03 Status reporting apparatus and status reporting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/008411 WO2005003981A1 (ja) 2003-07-02 2003-07-02 ステータス通知装置およびステータス通知方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/322,360 Continuation US7257662B2 (en) 2003-07-02 2006-01-03 Status reporting apparatus and status reporting method

Publications (1)

Publication Number Publication Date
WO2005003981A1 true WO2005003981A1 (ja) 2005-01-13

Family

ID=33562080

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/008411 WO2005003981A1 (ja) 2003-07-02 2003-07-02 ステータス通知装置およびステータス通知方法

Country Status (3)

Country Link
US (1) US7257662B2 (ja)
JP (1) JPWO2005003981A1 (ja)
WO (1) WO2005003981A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4535129B2 (ja) * 2005-04-14 2010-09-01 パナソニック株式会社 サーバ装置、情報通知方法、および情報通知システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60169952A (ja) * 1984-02-14 1985-09-03 Nec Corp デ−タ処理装置
JPH0713923A (ja) * 1993-06-24 1995-01-17 Ricoh Co Ltd バス制御方法
JPH11312138A (ja) * 1998-04-28 1999-11-09 Nec Eng Ltd 割込み制御システム及びその制御方法
JP2002063130A (ja) * 2000-08-23 2002-02-28 Nec Corp バス調停システム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57103530A (en) 1980-12-19 1982-06-28 Fujitsu Ltd Channel controlling system
JPS59122257A (ja) 1982-12-28 1984-07-14 Fujitsu Ltd ポ−リング方式
US5369748A (en) * 1991-08-23 1994-11-29 Nexgen Microsystems Bus arbitration in a dual-bus architecture where one bus has relatively high latency
JP2979771B2 (ja) * 1991-09-12 1999-11-15 株式会社日立製作所 情報処理装置及びそのバス制御方法
US5546548A (en) * 1993-03-31 1996-08-13 Intel Corporation Arbiter and arbitration process for a dynamic and flexible prioritization
US5619727A (en) * 1995-03-08 1997-04-08 United Microelectronics Corp. Apparatus for a multiple channel direct memory access utilizing a virtual array technique
US5528767A (en) * 1995-03-21 1996-06-18 United Microelectronics Corp. Programmable multi-level bus arbitration apparatus in a data processing system
US5758105A (en) * 1995-12-04 1998-05-26 International Business Machines Corporation Method and apparatus for bus arbitration between isochronous and non-isochronous devices
US5740381A (en) * 1995-12-22 1998-04-14 United Microelectronics Corporation Expandable arbitration architecture for sharing system memory in a computer system
JPH09204311A (ja) 1996-01-29 1997-08-05 Toshiba Corp 情報処理システム
US6172984B1 (en) * 1997-06-19 2001-01-09 Siemens Information And Communication Networks, Inc. System and method for reducing the latency for time sensitive data over CSMA/CD networks
GB2334116A (en) * 1998-02-04 1999-08-11 Ibm Scheduling and dispatching queued client requests within a server computer
JP2000047977A (ja) * 1998-07-27 2000-02-18 Hitachi Ltd 双方向バス制御方式
US6363445B1 (en) * 1998-10-15 2002-03-26 Micron Technology, Inc. Method of bus arbitration using requesting device bandwidth and priority ranking
JP2001045095A (ja) 1999-07-27 2001-02-16 Alpine Electronics Inc データ通信方式
US6718422B1 (en) * 1999-07-29 2004-04-06 International Business Machines Corporation Enhanced bus arbiter utilizing variable priority and fairness
US6463489B1 (en) * 1999-08-26 2002-10-08 Sony Corporation System and method for effectively performing isochronous data transfers
US6687821B1 (en) * 2000-03-31 2004-02-03 Intel Corporation System for dynamically configuring system logic device coupled to the microprocessor to optimize application performance by reading from selection table located in non-volatile memory
US7035277B1 (en) * 2000-08-31 2006-04-25 Cisco Technology, Inc. Priority-based arbitration system for context switching applications
US7058741B2 (en) * 2001-08-02 2006-06-06 Matsushita Electric Industrial Co., Ltd. System for suspending processing by a first electronic device on a data line to allow a second electronic device to use the data line, with subsequent resumption of the processing of the first electronic device
US6976109B2 (en) * 2003-04-16 2005-12-13 Neomagic Israel Ltd. Multi-level and multi-resolution bus arbitration

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60169952A (ja) * 1984-02-14 1985-09-03 Nec Corp デ−タ処理装置
JPH0713923A (ja) * 1993-06-24 1995-01-17 Ricoh Co Ltd バス制御方法
JPH11312138A (ja) * 1998-04-28 1999-11-09 Nec Eng Ltd 割込み制御システム及びその制御方法
JP2002063130A (ja) * 2000-08-23 2002-02-28 Nec Corp バス調停システム

Also Published As

Publication number Publication date
US7257662B2 (en) 2007-08-14
JPWO2005003981A1 (ja) 2006-08-17
US20060161708A1 (en) 2006-07-20

Similar Documents

Publication Publication Date Title
US6434643B1 (en) Transmission of status information by a selected one of multiple transfer modes based on the cause for sending the status information
JP4376040B2 (ja) 複数のプロセッサを用いて情報処理を行う装置及び方法
US7633856B2 (en) Multi-node system, internodal crossbar switch, node and medium embodying program
JP2008090375A (ja) 割込み制御システム、およびこれを利用した記憶制御システム
CN102033840B (zh) 总线协议转换装置和总线协议转换方法
JP4630766B2 (ja) プライマリシステムとセカンダリシステムを有するシステム
JP4034572B2 (ja) 遠隔割り込み信号の処理方法、システムおよびネットワークインターフェースシステム
JP5200646B2 (ja) 割込制御装置および画像処理装置
WO2005003981A1 (ja) ステータス通知装置およびステータス通知方法
JP2004078683A (ja) コンピュータシステムおよび共有メモリ制御方法
US20030101298A1 (en) Bus system and bus interface
JP2012063971A (ja) Ｉ／ｏブリッジ装置、応答通知方法、及びプログラム
JPH11232214A (ja) 情報処理装置用プロセッサおよびその制御方法
JPH1097489A (ja) 磁気ディスク装置のブロック長変換方法及びブロック長変換装置
JPH0713923A (ja) バス制御方法
JP3970728B2 (ja) データ通信装置
JP3846089B2 (ja) インターフェース装置、その制御方法および情報記録媒体
JPH09204311A (ja) 情報処理システム
JP2006277363A (ja) 情報転送方式，画像形成装置
JP2005309511A (ja) 情報処理装置、ステータス取得方法、及びプログラム
JP4439295B2 (ja) データ転送制御装置
JPS6113845A (ja) 通信制御装置
JP2760322B2 (ja) パリティエラー障害エージェントの特定方式
JP2005018317A (ja) トランザクション障害処理システム
GB2394152A (en) Detecting prior to data transfer whether direct memory access is supported

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

WWE Wipo information: entry into national phase

Ref document number: 2005503379

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11322360

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 11322360

Country of ref document: US