JP2002063130A - バス調停システム - Google Patents
バス調停システムInfo
- Publication number
- JP2002063130A JP2002063130A JP2000251840A JP2000251840A JP2002063130A JP 2002063130 A JP2002063130 A JP 2002063130A JP 2000251840 A JP2000251840 A JP 2000251840A JP 2000251840 A JP2000251840 A JP 2000251840A JP 2002063130 A JP2002063130 A JP 2002063130A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- priority
- low
- use request
- common bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 特定のバスマスタが共通バスを占有すること
なく、主記憶装置と共通バスのデータ転送能力を最大限
に発揮した共通バスを提供する。 【解決手段】 複数のバスマスタ１０〜３０のそれぞれ
は、高優先・使用要求信号発生手段１１と、低優先・使
用要求信号発生手段１２とを備え、バスアービタ６０
は、受信した信号の優先順位の高低を判定する高／低優
先順位判定手段６１と、高低優先順位と判定した場合
に、低優先順位で使用中のバスマスタの使用要求を停止
する低優先順位使用停止手段６２と、高優先順位の信号
を発したバスマスタの使用要求を許可する高優先順位使
用許可手段６３とを備えた。
なく、主記憶装置と共通バスのデータ転送能力を最大限
に発揮した共通バスを提供する。 【解決手段】 複数のバスマスタ１０〜３０のそれぞれ
は、高優先・使用要求信号発生手段１１と、低優先・使
用要求信号発生手段１２とを備え、バスアービタ６０
は、受信した信号の優先順位の高低を判定する高／低優
先順位判定手段６１と、高低優先順位と判定した場合
に、低優先順位で使用中のバスマスタの使用要求を停止
する低優先順位使用停止手段６２と、高優先順位の信号
を発したバスマスタの使用要求を許可する高優先順位使
用許可手段６３とを備えた。
Description
【０００１】
【発明の属する技術分野】本発明は、バス調停回路に関
し、特に共通バスを介して接続される複数のバスマスタ
と主記憶装置のデータ転送時に発生するオーバーヘッド
を極力省き、最大限に主記憶装置と共通バスのデータ転
送能力を発揮させるバス調停システムに関する。
し、特に共通バスを介して接続される複数のバスマスタ
と主記憶装置のデータ転送時に発生するオーバーヘッド
を極力省き、最大限に主記憶装置と共通バスのデータ転
送能力を発揮させるバス調停システムに関する。
【０００２】
【従来の技術】計算機システムにおいて、例えば共通バ
スを介して接続される複数のバスマスタ(バス制御装置)
と主記憶装置との間でデータ転送を行う場合に、複数の
データが競合し、次に説明するオーバーヘッドが長引く
ことがある。このオーバーヘッドを極力短くするために
バス調停回路（アービタ）を使用するのが一般的であ
る。
スを介して接続される複数のバスマスタ(バス制御装置)
と主記憶装置との間でデータ転送を行う場合に、複数の
データが競合し、次に説明するオーバーヘッドが長引く
ことがある。このオーバーヘッドを極力短くするために
バス調停回路（アービタ）を使用するのが一般的であ
る。
【０００３】このようなバス調停回路は、一般的にバス
使用開始のみを制御することにより特定のバスマスタが
共通バスを占有してしまうのを回避するため、バースト
長(一度に転送するデータの長さ)を制限している。ま
た、近年主記憶装置の半導体記憶素子として主流となっ
ているＳＤＲＡＭ(Synchronous Dynamic Random Acc
ess Memory)等の高速ＤＲＡＭを使用する場合、バース
ト転送時は高速であり高いデータ転送能力を実現してい
る。なお、バースト長は、厳密にはデータを転送するBy
te数とは異なり、例えば16Byteのデータ転送する場合、
データバスの幅が4Byteであればバースト長は4となる。
使用開始のみを制御することにより特定のバスマスタが
共通バスを占有してしまうのを回避するため、バースト
長(一度に転送するデータの長さ)を制限している。ま
た、近年主記憶装置の半導体記憶素子として主流となっ
ているＳＤＲＡＭ(Synchronous Dynamic Random Acc
ess Memory)等の高速ＤＲＡＭを使用する場合、バース
ト転送時は高速であり高いデータ転送能力を実現してい
る。なお、バースト長は、厳密にはデータを転送するBy
te数とは異なり、例えば16Byteのデータ転送する場合、
データバスの幅が4Byteであればバースト長は4となる。
【０００４】
【発明が解決しようとする課題】しかしながら、最初の
データを読み出すまでのアクセスタイムが遅いためにバ
ースト転送長が短いと実効転送能力が低下し、ＳＤＲＡ
Ｍ等が持つデータ転送能力を最大限に引き出すことがで
きないという問題点がある。また、共通バスは一般的に
信号線を削減するためにアドレスとデータを時分割で送
信しており、信号の方向が変化する場合には、信号の衝
突を避けるためＷａｉｔ時間を挿入する必要があるの
で、バースト転送長が短いと実効転送能力が上がらない
という問題点がある。以上の問題点をオーバーヘッドと
称する。
データを読み出すまでのアクセスタイムが遅いためにバ
ースト転送長が短いと実効転送能力が低下し、ＳＤＲＡ
Ｍ等が持つデータ転送能力を最大限に引き出すことがで
きないという問題点がある。また、共通バスは一般的に
信号線を削減するためにアドレスとデータを時分割で送
信しており、信号の方向が変化する場合には、信号の衝
突を避けるためＷａｉｔ時間を挿入する必要があるの
で、バースト転送長が短いと実効転送能力が上がらない
という問題点がある。以上の問題点をオーバーヘッドと
称する。
【０００５】そこで本発明の課題は、特定のバスマスタ
が共通バスを占有することなく、主記憶装置と共通バス
のデータ転送能力を最大限に発揮したバス調停システム
を提供することである。
が共通バスを占有することなく、主記憶装置と共通バス
のデータ転送能力を最大限に発揮したバス調停システム
を提供することである。
【０００６】
【課題を解決するための手段】前記課題を解決するため
に本発明は、共通バスに接続される複数のバスマスタと
主記憶装置との間のデータ転送時に発生する競合を調停
するバスアービタを備えてなるバス調停システムにおい
て、前記複数のバスマスタのそれぞれは、高い優先順位
の共通バス使用要求信号を発生する高優先・使用要求信
号発生手段と、低い優先順位の共通バス使用要求信号を
発生する低優先・使用要求信号発生手段と、前記主記憶
装置に書き込むデータを一時的に蓄える書き込みバッフ
ァと、前記主記憶装置から読み出したデータを一時的に
蓄える読み出しバッファとを備えてなり、前記バスアー
ビタは、受信した信号の優先順位の高低を判定する高／
低優先順位判定手段と、該高／低優先順位判定手段が受
信した信号を高優先順位と判定した場合に、現に低優先
順位で使用中のバスマスタの使用要求を停止する低優先
順位使用停止手段と、前記高／低優先順位判定手段が受
信した信号を高優先順位と判定した場合に、高優先順位
の信号を発したバスマスタの使用要求を許可する高優先
順位使用許可手段とを備えたことを特徴とする。
に本発明は、共通バスに接続される複数のバスマスタと
主記憶装置との間のデータ転送時に発生する競合を調停
するバスアービタを備えてなるバス調停システムにおい
て、前記複数のバスマスタのそれぞれは、高い優先順位
の共通バス使用要求信号を発生する高優先・使用要求信
号発生手段と、低い優先順位の共通バス使用要求信号を
発生する低優先・使用要求信号発生手段と、前記主記憶
装置に書き込むデータを一時的に蓄える書き込みバッフ
ァと、前記主記憶装置から読み出したデータを一時的に
蓄える読み出しバッファとを備えてなり、前記バスアー
ビタは、受信した信号の優先順位の高低を判定する高／
低優先順位判定手段と、該高／低優先順位判定手段が受
信した信号を高優先順位と判定した場合に、現に低優先
順位で使用中のバスマスタの使用要求を停止する低優先
順位使用停止手段と、前記高／低優先順位判定手段が受
信した信号を高優先順位と判定した場合に、高優先順位
の信号を発したバスマスタの使用要求を許可する高優先
順位使用許可手段とを備えたことを特徴とする。
【０００７】このようにすれば、現に低優先で使用中の
バスマスタの共通バス使用を停止させ、高優先の順位信
号を発したバスマスタに共通バスの使用を許可するの
で、特定のバスマスタが共通バスを占有することなく主
記憶装置とバスマスタの間でバースト転送を長くするこ
とができる。従って、バースト長が短いと発生するオー
バーヘッドが減少し、主記憶装置と共通バスのデータ転
送能力を最大限に発揮することができ、装置全体の処理
能力が向上する。
バスマスタの共通バス使用を停止させ、高優先の順位信
号を発したバスマスタに共通バスの使用を許可するの
で、特定のバスマスタが共通バスを占有することなく主
記憶装置とバスマスタの間でバースト転送を長くするこ
とができる。従って、バースト長が短いと発生するオー
バーヘッドが減少し、主記憶装置と共通バスのデータ転
送能力を最大限に発揮することができ、装置全体の処理
能力が向上する。
【０００８】
【発明の実施の形態】（１）実施例 以下、本発明を図示の実施例に基づいて説明する。図１
に本実施例のバス調停システムＢＡを示す。バス調停シ
ステムＢＡは、高い優先度の順位であることを示す信号
を発生する高優先・使用要求信号発生手段１１と、低い
優先度の順位であることを示す信号を発生する低優先・
使用要求信号発生手段１２と、大容量の書き込みバッフ
ァ１３および読み出しバッファ１４をそれぞれ持つ第１
〜第３バスマスタ１０〜３０と、主記憶装置４０と、こ
れらを接続する共通バス５０を有する。
に本実施例のバス調停システムＢＡを示す。バス調停シ
ステムＢＡは、高い優先度の順位であることを示す信号
を発生する高優先・使用要求信号発生手段１１と、低い
優先度の順位であることを示す信号を発生する低優先・
使用要求信号発生手段１２と、大容量の書き込みバッフ
ァ１３および読み出しバッファ１４をそれぞれ持つ第１
〜第３バスマスタ１０〜３０と、主記憶装置４０と、こ
れらを接続する共通バス５０を有する。
【０００９】これらの第１〜第３バスマスタ１０〜３０
からの書き込みデータは、共通バス５０を介して主記憶
装置４０内部の半導体記憶素子(例えばＳＤＲＡＭ)に書
き込まれ、主記憶装置４０からの読み出しデータは共通
バス５０を介して第１〜第３バスマスタ１０〜３０に読
み込まれる。ここに、主記憶装置４０に使用される半導
体記憶素子は、一般的に最初のデータのアクセスタイム
はあまり高速ではないがバースト転送機能を持ってい
る。従って、短いバースト長のランダムアクセスでは高
いデータ転送能力を発揮しないが、バースト長が長けれ
ば高いデータ転送能力を発揮するという特徴を持つ。
からの書き込みデータは、共通バス５０を介して主記憶
装置４０内部の半導体記憶素子(例えばＳＤＲＡＭ)に書
き込まれ、主記憶装置４０からの読み出しデータは共通
バス５０を介して第１〜第３バスマスタ１０〜３０に読
み込まれる。ここに、主記憶装置４０に使用される半導
体記憶素子は、一般的に最初のデータのアクセスタイム
はあまり高速ではないがバースト転送機能を持ってい
る。従って、短いバースト長のランダムアクセスでは高
いデータ転送能力を発揮しないが、バースト長が長けれ
ば高いデータ転送能力を発揮するという特徴を持つ。
【００１０】このデータ転送処理プロセスにおいて、バ
スアービタ６０は、第１〜第３バスマスタ１０〜３０か
ら低優先順位の共通バス使用要求信号Ｌ１，Ｌ２，Ｌ３
と高優先順位の共通バス使用要求信号Ｈ１，Ｈ２，Ｈ３
を受け、バスアービタ６０内の次に説明するアルゴリズ
ムに従い、第１〜第３バスマスタ１０〜３０に対し共通
バスの使用許可または使用停止を示す許可／停止信号Ｐ
１，Ｐ２，Ｐ３を出力する。
スアービタ６０は、第１〜第３バスマスタ１０〜３０か
ら低優先順位の共通バス使用要求信号Ｌ１，Ｌ２，Ｌ３
と高優先順位の共通バス使用要求信号Ｈ１，Ｈ２，Ｈ３
を受け、バスアービタ６０内の次に説明するアルゴリズ
ムに従い、第１〜第３バスマスタ１０〜３０に対し共通
バスの使用許可または使用停止を示す許可／停止信号Ｐ
１，Ｐ２，Ｐ３を出力する。
【００１１】前記バスアービタ６０のアルゴリズムは、
低優先順位の共通バス使用要求があれば、現在共通バス
の使用許可をどのバスマスタへも与えていないときの
み、要求してきたバスマスタへ共通バスの使用許可を与
える。また、高優先順位の共通バス使用要求があれば、
現在高優先順位の共通バス使用要求に従った共通バスの
使用許可をどのバスマスタへも与えていないときのみ、
要求してきたバスマスタへ共通バスの使用許可を与え
る。同時に複数のバスマスタから同じ優先順位の共通バ
ス使用要求があった場合は、ＬＲＵアルゴリズム等によ
ってどのバスマスタが優先かを判断する。ここに、ＬＲ
Ｕは、Least Recently Used（最長時間未使用）の略で
あり、最も使われていないバスマスタからのバス使用要
求を優先することを意味する。
低優先順位の共通バス使用要求があれば、現在共通バス
の使用許可をどのバスマスタへも与えていないときの
み、要求してきたバスマスタへ共通バスの使用許可を与
える。また、高優先順位の共通バス使用要求があれば、
現在高優先順位の共通バス使用要求に従った共通バスの
使用許可をどのバスマスタへも与えていないときのみ、
要求してきたバスマスタへ共通バスの使用許可を与え
る。同時に複数のバスマスタから同じ優先順位の共通バ
ス使用要求があった場合は、ＬＲＵアルゴリズム等によ
ってどのバスマスタが優先かを判断する。ここに、ＬＲ
Ｕは、Least Recently Used（最長時間未使用）の略で
あり、最も使われていないバスマスタからのバス使用要
求を優先することを意味する。
【００１２】即ち、バスアービタ６０は、高優先順位信
号であるか低優先順位信号であるかを判定する高／低優
先順位判定手段６１と、現に共通バスを使用中である低
優先順位の使用要求を停止する低優先順位使用停止手段
６２と、高優先順位の使用要求を許可する高優先順位使
用許可手段６３と、同じ優先順位の使用要求を判定する
同順位要求判定選択手段６４とを備える。
号であるか低優先順位信号であるかを判定する高／低優
先順位判定手段６１と、現に共通バスを使用中である低
優先順位の使用要求を停止する低優先順位使用停止手段
６２と、高優先順位の使用要求を許可する高優先順位使
用許可手段６３と、同じ優先順位の使用要求を判定する
同順位要求判定選択手段６４とを備える。
【００１３】なお、図１に示した第１〜第３バスマスタ
１０〜３０内の書き込みバッファ１３と読み出しバッフ
ァ１４と主記憶装置４０は、当業者にとってよく知られ
ており、また本発明とは直接関係しないので、その詳細
な構成は省略する。
１０〜３０内の書き込みバッファ１３と読み出しバッフ
ァ１４と主記憶装置４０は、当業者にとってよく知られ
ており、また本発明とは直接関係しないので、その詳細
な構成は省略する。
【００１４】次に、本実施例の動作を説明する。バス調
停システムＢＡの動作ついて図２のタイミング図を用い
て説明する。ここに、図２においては、共通バスのバス
調停動作であるので、第１バスマスタ１０と第２バスマ
スタ２０からの共通バス使用要求の優先順位の低／高
と、バスアービタからの共通バス使用許可信号、及び共
通バスのアドレス／データバスのタイミングを図示す
る。なお、図２には、第３バスマスタ３０は今回共通バ
ス使用要求を行わないものとしたので、示さない。
停システムＢＡの動作ついて図２のタイミング図を用い
て説明する。ここに、図２においては、共通バスのバス
調停動作であるので、第１バスマスタ１０と第２バスマ
スタ２０からの共通バス使用要求の優先順位の低／高
と、バスアービタからの共通バス使用許可信号、及び共
通バスのアドレス／データバスのタイミングを図示す
る。なお、図２には、第３バスマスタ３０は今回共通バ
ス使用要求を行わないものとしたので、示さない。
【００１５】まず、図中の（１）のタイミングで第１バ
スマスタ１０が共通バス使用要求：低を出力し、この要
求を受けたバスアービタ６０は現在共通バスが使用され
ていないので、タイミング（２）で第１バスマスタ１０
へ共通バス使用許可を与える。すると、第１バスマスタ
１０は共通バスの使用許可を得たので、タイミング
（３）でコマンド（ここでは主記憶装置からの読み出し
とする）と同時にアドレス（ＡＤ）を出力し、タイミン
グ（４）で主記憶装置からの読み出しデータ（Ｄ０）の
出力が開始され、以降バースト転送で連続したデータが
読み出される（Ｄ１…ＤＭ＋２…ＤＮ＋２）。
スマスタ１０が共通バス使用要求：低を出力し、この要
求を受けたバスアービタ６０は現在共通バスが使用され
ていないので、タイミング（２）で第１バスマスタ１０
へ共通バス使用許可を与える。すると、第１バスマスタ
１０は共通バスの使用許可を得たので、タイミング
（３）でコマンド（ここでは主記憶装置からの読み出し
とする）と同時にアドレス（ＡＤ）を出力し、タイミン
グ（４）で主記憶装置からの読み出しデータ（Ｄ０）の
出力が開始され、以降バースト転送で連続したデータが
読み出される（Ｄ１…ＤＭ＋２…ＤＮ＋２）。
【００１６】第１バスマスタ１０が主記憶装置からデー
タを読み出す動作で共通バスを使用中に、第２バスマス
タ２０がタイミング（５）で共通バスを使用する必要性
（ここでは主記憶装置からの読み出しとする）が生じ、
共通バス使用要求：低を出力する。しかし、バスアービ
タは現在共通バスが使用されているので、第２バスマス
タ２０からの使用要求を無視する。その後、第２バスマ
スタ２０の内部バッファでバッファリングされるデータ
の残りが少なくなり処理に支障を来す可能性が高くなっ
たので、タイミング（６）で共通バスの使用要求を
「低」から「高」へ変更する。
タを読み出す動作で共通バスを使用中に、第２バスマス
タ２０がタイミング（５）で共通バスを使用する必要性
（ここでは主記憶装置からの読み出しとする）が生じ、
共通バス使用要求：低を出力する。しかし、バスアービ
タは現在共通バスが使用されているので、第２バスマス
タ２０からの使用要求を無視する。その後、第２バスマ
スタ２０の内部バッファでバッファリングされるデータ
の残りが少なくなり処理に支障を来す可能性が高くなっ
たので、タイミング（６）で共通バスの使用要求を
「低」から「高」へ変更する。
【００１７】バスアービタはこの要求を受け現在共通バ
スを使用している第１バスマスタ１０からの要求は低レ
ベルであるため、タイミング（７）で第１バスマスタ１
０への共通バス使用許可を取り消し、タイミング（８）
で第２バスマスタ２０へ共通バス使用許可を与える。即
ち、共通バスに関しこのようなバス調停動作をすること
ができるので、特定のバスマスタが共通バスを占有する
ことなくバースト転送を可能な限り長くすることがで
き、主記憶装置と共通バスの性能を最大限に引き出すこ
とができる。
スを使用している第１バスマスタ１０からの要求は低レ
ベルであるため、タイミング（７）で第１バスマスタ１
０への共通バス使用許可を取り消し、タイミング（８）
で第２バスマスタ２０へ共通バス使用許可を与える。即
ち、共通バスに関しこのようなバス調停動作をすること
ができるので、特定のバスマスタが共通バスを占有する
ことなくバースト転送を可能な限り長くすることがで
き、主記憶装置と共通バスの性能を最大限に引き出すこ
とができる。
【００１８】前記実施例によれば、通常低レベルの共通
バス使用要求を行い、緊急を要するデータ転送時のみ高
レベルの共通バス使用要求を行うことを前提としている
が、高レベルの共通バス使用要求によって当面必要なデ
ータ転送が行われた時点で、データがバースト転送され
ている間であっても共通バスを使用しているバスマスタ
が、高レベルの共通バス使用要求を取り消すと同時に低
レベルの共通バス使用要求を行うような要求レベルの変
更が可能であり、第１〜第３バスマスタのデータ処理の
都合に合わせた制御を行うことができ、より装置全体の
処理能力を向上することができる。
バス使用要求を行い、緊急を要するデータ転送時のみ高
レベルの共通バス使用要求を行うことを前提としている
が、高レベルの共通バス使用要求によって当面必要なデ
ータ転送が行われた時点で、データがバースト転送され
ている間であっても共通バスを使用しているバスマスタ
が、高レベルの共通バス使用要求を取り消すと同時に低
レベルの共通バス使用要求を行うような要求レベルの変
更が可能であり、第１〜第３バスマスタのデータ処理の
都合に合わせた制御を行うことができ、より装置全体の
処理能力を向上することができる。
【００１９】なお、前記実施例ではバスマスタの数を３
つとしたが、バスマスタの数は複数であれば良いのは勿
論である。
つとしたが、バスマスタの数は複数であれば良いのは勿
論である。
【００２０】（２）類似の公知例 本願出願人が本願と類似の公知例をサーチしたところ、
特開平08‐263429号公報（バスアクセス調停システムお
よびバスアクセスを認める方法、以下、公知例と記す）
がサーチされた。以下、本願と公知例との相違点を示
す。 （ｉ）目的 本願と公知例とは、バスを有効に使用し装置（計算機シ
ステム等）がアイドルになることを極力無くし、装置を
高性能化するという点で、目的は同一である。ここに、
アイドルとは、バスマスタが必要とするデータ転送がで
きず処理を中断し、データ転送待ちとなっている状態を
指す。
特開平08‐263429号公報（バスアクセス調停システムお
よびバスアクセスを認める方法、以下、公知例と記す）
がサーチされた。以下、本願と公知例との相違点を示
す。 （ｉ）目的 本願と公知例とは、バスを有効に使用し装置（計算機シ
ステム等）がアイドルになることを極力無くし、装置を
高性能化するという点で、目的は同一である。ここに、
アイドルとは、バスマスタが必要とするデータ転送がで
きず処理を中断し、データ転送待ちとなっている状態を
指す。
【００２１】（ii）構成 本願の第１〜第３バスマスタ１０〜３０、バッファ１
３，１４、共通バス５０、バスアービタ６０が、それぞ
れ公知例の装置Ａ〜Ｄ、バッファ１０５，１０７，１０
９、バス１０１、アービタ１０３に対応していること
で、基本構成は同一といえる。しかし、機能面では本願
にはバスアービタからの指示により現在使用中のバスア
ービタを停止する機能があるが、公知例（および従来の
バスアービタ）には前記機能が無い。現在使用中のバス
アービタを停止する場合に、公知例ではバスの使用権を
与える装置を、ゲージ情報から最適なものを選択し、装
置がアイドルになることを極力防止している。これに対
し、本願では高い優先順位のバス使用要求があると、現
在使用中の低い優先順位のバス使用要求によるバスアク
セスを停止し、高い優先順位のバス使用要求によるバス
アクセスを可能にすることにより、装置がアイドルにな
ることを極力防止している点で相違する。
３，１４、共通バス５０、バスアービタ６０が、それぞ
れ公知例の装置Ａ〜Ｄ、バッファ１０５，１０７，１０
９、バス１０１、アービタ１０３に対応していること
で、基本構成は同一といえる。しかし、機能面では本願
にはバスアービタからの指示により現在使用中のバスア
ービタを停止する機能があるが、公知例（および従来の
バスアービタ）には前記機能が無い。現在使用中のバス
アービタを停止する場合に、公知例ではバスの使用権を
与える装置を、ゲージ情報から最適なものを選択し、装
置がアイドルになることを極力防止している。これに対
し、本願では高い優先順位のバス使用要求があると、現
在使用中の低い優先順位のバス使用要求によるバスアク
セスを停止し、高い優先順位のバス使用要求によるバス
アクセスを可能にすることにより、装置がアイドルにな
ることを極力防止している点で相違する。
【００２２】（iii）効果 公知例ではバスの使用要求が競合したときのみに効果が
得られ、あまり優先度の高くない要求によりバスが使用
されていると、その後発生した高い優先度のバス要求は
待たされてしまい、装置がアイドルになってしまうこと
があり得る。また、バスの使用要求が競合し高い優先順
位の装置にバスの使用権を与えても、直後に状況が変化
して装置がアイドルになってしまうことが発生し得る。
これらの問題点が本願では発生することがないという点
で相違する。
得られ、あまり優先度の高くない要求によりバスが使用
されていると、その後発生した高い優先度のバス要求は
待たされてしまい、装置がアイドルになってしまうこと
があり得る。また、バスの使用要求が競合し高い優先順
位の装置にバスの使用権を与えても、直後に状況が変化
して装置がアイドルになってしまうことが発生し得る。
これらの問題点が本願では発生することがないという点
で相違する。
【００２３】
【発明の効果】以上説明したように本発明によれば、以
下の効果を発揮することができる。共通バスに接続され
る複数のバスマスタと主記憶装置のデータ転送において
バスマスタと主記憶装置間のデータ転送を効率的に行う
ため、複数のバスマスタ内のそれぞれにデータ転送用の
大容量書込バッファと大容量読み出しバッファを設けて
共通バスのデータ転送はデータを連続して転送するバー
スト転送を基本とし、複数のバスマスタのそれぞれはバ
スアービタへの共通バス使用要求に優先順位の異なる２
つの信号を持ち、バスアービタは或るバスマスタから高
優先順位の共通バス使用要求を受けると、現在共通バス
を使用しているバスマスタに対し共通バス使用停止要求
を出すとともに、高優先順位の共通バス使用要求を出し
てきたバスマスタに対し、バスの使用要求を与える機能
を持っているので、特定バスマスタが共通バスを占有す
ることなく主記憶装置とバスマスタの間でバースト転送
を長くすることができる。従って、バースト長が短いと
発生するオーバーヘッドが減少し、主記憶装置と共通バ
スのデータ転送能力を最大限に発揮することができ、装
置全体の処理能力が向上する。
下の効果を発揮することができる。共通バスに接続され
る複数のバスマスタと主記憶装置のデータ転送において
バスマスタと主記憶装置間のデータ転送を効率的に行う
ため、複数のバスマスタ内のそれぞれにデータ転送用の
大容量書込バッファと大容量読み出しバッファを設けて
共通バスのデータ転送はデータを連続して転送するバー
スト転送を基本とし、複数のバスマスタのそれぞれはバ
スアービタへの共通バス使用要求に優先順位の異なる２
つの信号を持ち、バスアービタは或るバスマスタから高
優先順位の共通バス使用要求を受けると、現在共通バス
を使用しているバスマスタに対し共通バス使用停止要求
を出すとともに、高優先順位の共通バス使用要求を出し
てきたバスマスタに対し、バスの使用要求を与える機能
を持っているので、特定バスマスタが共通バスを占有す
ることなく主記憶装置とバスマスタの間でバースト転送
を長くすることができる。従って、バースト長が短いと
発生するオーバーヘッドが減少し、主記憶装置と共通バ
スのデータ転送能力を最大限に発揮することができ、装
置全体の処理能力が向上する。
【図１】本発明に実施例のシステム構成図である。
【図２】同実施例の動作を示すタイムチャートである。
ＢＡ バス調停システム １０〜３０ 第１，第２バスマスタ １１ 高優先順位要求信号発生手段 １２ 低優先順位要求信号発生手段 １３ 書き込みバッファ １４ 読み出しバッファ ４０ 主記憶装置 ５０ 共通バス ６０ バスアービタ ６１ 高／低優先順位判定手段 ６２ 低優先順位使用停止手段 ６３ 高優先順位使用許可手段 ６４ 同順位要求判定選択手段
Claims (5)
- 【請求項１】 共通バスに接続される複数のバスマスタ
と主記憶装置との間のデータ転送時に発生する競合を調
停するバスアービタを備えてなるバス調停システムにお
いて、 前記複数のバスマスタのそれぞれは、 高い優先順位の共通バス使用要求信号を発生する高優先
・使用要求信号発生手段と、 低い優先順位の共通バス使用要求信号を発生する低優先
・使用要求信号発生手段と、 前記主記憶装置に書き込むデータを一時的に蓄える書き
込みバッファと、 前記主記憶装置から読み出したデータを一時的に蓄える
読み出しバッファとを備えてなり、 前記バスアービタは、 受信した信号の優先順位の高低を判定する高／低優先順
位判定手段と、 該高／低優先順位判定手段が受信した信号を高優先順位
と判定した場合に、現に低優先順位で使用中のバスマス
タの使用要求を停止する低優先順位使用停止手段と、 前記高／低優先順位判定手段が受信した信号を高優先順
位と判定した場合に、高優先順位の信号を発したバスマ
スタの使用要求を許可する高優先順位使用許可手段とを
備えたことを特徴とするバス調停システム。 - 【請求項２】 受けた信号が同一の優先順位の場合に、
何れのバスマスタの使用要求を選択するかを判定する同
順位要求判定選択手段を備えたことを特徴とする請求項
1記載のバス調停システム。 - 【請求項３】 前記同順位要求判定選択手段は、ＬＲＵ
であることを特徴とする請求項２記載のバス調停システ
ム。 - 【請求項４】 前記主記憶装置は、ＳＤＲＡＭであるこ
とを特徴とする請求項１ないし請求項３の何れか１つに
記載のバス調停システム。 - 【請求項５】 前記共通バスのデータ転送は、データを
連続して転送するバースト転送であることを特徴とする
請求項１ないし請求項４の何れか１つに記載のバス調停
システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000251840A JP2002063130A (ja) | 2000-08-23 | 2000-08-23 | バス調停システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000251840A JP2002063130A (ja) | 2000-08-23 | 2000-08-23 | バス調停システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002063130A true JP2002063130A (ja) | 2002-02-28 |
Family
ID=18741188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000251840A Pending JP2002063130A (ja) | 2000-08-23 | 2000-08-23 | バス調停システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002063130A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005003981A1 (ja) * | 2003-07-02 | 2005-01-13 | Fujitsu Limited | ステータス通知装置およびステータス通知方法 |
| JP2008515090A (ja) * | 2004-09-30 | 2008-05-08 | フリースケール セミコンダクター インコーポレイテッド | バス・アクセス取り消しを伴うデータ処理システム |
| JP2012103763A (ja) * | 2010-11-08 | 2012-05-31 | Sony Corp | アービトレーション回路、および、その制御方法 |
| JP2015018558A (ja) * | 2013-07-12 | 2015-01-29 | ザ リージェンツ オブ ザ ユニバーシティ オブ ミシガン | 単一サイクルの調停 |
-
2000
- 2000-08-23 JP JP2000251840A patent/JP2002063130A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005003981A1 (ja) * | 2003-07-02 | 2005-01-13 | Fujitsu Limited | ステータス通知装置およびステータス通知方法 |
| US7257662B2 (en) | 2003-07-02 | 2007-08-14 | Fujitsu Limited | Status reporting apparatus and status reporting method |
| JP2008515090A (ja) * | 2004-09-30 | 2008-05-08 | フリースケール セミコンダクター インコーポレイテッド | バス・アクセス取り消しを伴うデータ処理システム |
| JP4848375B2 (ja) * | 2004-09-30 | 2011-12-28 | フリースケール セミコンダクター インコーポレイテッド | バス・アクセス取り消しを伴うデータ処理システム |
| JP2012103763A (ja) * | 2010-11-08 | 2012-05-31 | Sony Corp | アービトレーション回路、および、その制御方法 |
| JP2015018558A (ja) * | 2013-07-12 | 2015-01-29 | ザ リージェンツ オブ ザ ユニバーシティ オブ ミシガン | 単一サイクルの調停 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100724557B1 (ko) | 아웃 오브 오더 ｄｒａｍ 시퀀서 | |
| KR100524575B1 (ko) | 데이타 처리시스템에서 복수개의 메모리 억세스 리퀘스트신호를리오더링하는 방법 | |
| JP2002530742A (ja) | 外部デバイスへのアクセスを優先順序付けるための方法および装置 | |
| US6006307A (en) | Computer system employing a mirrored memory system for providing prefetch bandwidth | |
| US6591323B2 (en) | Memory controller with arbitration among several strobe requests | |
| JP2000501536A (ja) | 種々のメモリセグメント間のメモリコントロールシーケンスのタイミングを最適にするメモリコントローラユニット | |
| KR20090132512A (ko) | 메모리 시스템, 그 액세스 제어 방법, 및 컴퓨터 프로그램 | |
| US6247101B1 (en) | Tagged access synchronous bus architecture | |
| US7062588B2 (en) | Data processing device accessing a memory in response to a request made by an external bus master | |
| US5748203A (en) | Computer system architecture that incorporates display memory into system memory | |
| JPH10228413A (ja) | メモリアクセス制御方法および装置並びにメモリシステム | |
| US5802581A (en) | SDRAM memory controller with multiple arbitration points during a memory cycle | |
| JP2002063130A (ja) | バス調停システム | |
| JPH11345165A (ja) | アクセス待ち時間を減少するため優先度とバースト制御を使用するトラフィック・コントローラ | |
| JP2003316642A (ja) | メモリ制御回路、ｄｍａ要求ブロック及びメモリアクセスシステム | |
| JPH06250970A (ja) | メモリ制御装置 | |
| US6499087B1 (en) | Synchronous memory sharing based on cycle stealing | |
| JPH0844661A (ja) | 情報処理装置 | |
| JP2000099391A (ja) | プリンタ装置およびプリンタ制御方法、並びに記録媒体 | |
| JPH04133142A (ja) | 共有メモリへの高速アクセス制御方法 | |
| JP2001188749A (ja) | バスコントローラ | |
| JP2000250852A (ja) | バス調停装置、バスシステムおよびバス調停方法 | |
| EP0940757A2 (en) | Traffic controller using priority and burst control for reducing access latency | |
| JPH08339353A (ja) | マルチプロセッサ装置 | |
| JP4012718B2 (ja) | Ｄｍａ転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040615 |