JP4630766B2 - プライマリシステムとセカンダリシステムを有するシステム - Google Patents
プライマリシステムとセカンダリシステムを有するシステム Download PDFInfo
- Publication number
- JP4630766B2 JP4630766B2 JP2005246430A JP2005246430A JP4630766B2 JP 4630766 B2 JP4630766 B2 JP 4630766B2 JP 2005246430 A JP2005246430 A JP 2005246430A JP 2005246430 A JP2005246430 A JP 2005246430A JP 4630766 B2 JP4630766 B2 JP 4630766B2
- Authority
- JP
- Japan
- Prior art keywords
- local
- cpu
- local error
- bridge
- primary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0733—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a data processing system embedded in an image processing device, e.g. printer, facsimile, scanner
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0748—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a remote unit communicating with a single-box computer node experiencing an error/fault
Description
本発明は、プライマリシステムとセカンダリシステムを有するシステムに関するものである。
複合機や単一機能の複写機・プリンタ等において、機能を拡張するための拡張Ｉ／Ｆに拡張カードを接続し、本体が備えていない機能を追加する場合、拡張Ｉ／ＦをＰＣＩバスやＰＣＩ相当のＩ／Ｆで構成することがある。そして、ＰＣＩバスやＰＣＩ相当のＩ／Ｆにすることで、機能デバイスの選択が容易となる。上述の本体が備えていない機能としては、例えばネットワーク機能、無線ＬＡＮ、Bluetooth（登録商標）、USB HUB機能などである。
上述のＩ／Ｆを使用するに当たり、拡張カード側のエラーを通知するには、従来、バスのエラーを認識する機能をブリッジデバイスに設け、拡張カードと本体間の通信が不成立となる不具合に対してもエラーを通知できるようにする方法が提案されている。例えば、特許文献１参照。
特開平7-210471号公報
しかしながら、このような従来の技術では、拡張カード側のＰＣＩバスの更に先に存在する拡張カードのＣＰＵローカルバスのエラーを通知することはできなかった。
そのため、このようなローカルなエラーに対しては、本体側のタイムアウト処理で対応しており、エラー発生からエラー処理を行うまでに多くの時間がかかっていた。
本発明は上記課題を解決するためになされたもので、セカンダリシステムのセカンダリＣＰＵがハングアップしたときに、ブリッジにより接続されたプライマリシステムのプライマリＣＰＵが短時間で、セカンダリＣＰＵをリセットすることを目的とする。
本発明は、プライマリシステムとセカンダリシステムを有するシステムであって、前記プライマリシステムは、プライマリＣＰＵ、および、プライマリＰＣＩバスを有し、前記セカンダリシステムは、セカンダリＣＰＵ、ブリッジ、ローカルエラー出力部、セカンダリＰＣＩバス、および、ローカルバスを有し、前記セカンダリＰＣＩバスは、前記ブリッジ、および、前記セカンダリＣＰＵを接続し、前記セカンダリＣＰＵは、前記ローカルバスを介して前記ローカルエラー出力部に接続され、前記ローカルエラー出力部に定期的に書込みを行い、前記ローカルエラー出力部は、前記ローカルバスに接続され、前記セカンダリＣＰＵがハングアップしたときに前記ブリッジにローカルエラー出力信号を出力し、前記ブリッジは、前記プライマリシステムと前記セカンダリシステムとを接続し、前記ブリッジは、前記ローカルエラー出力部からのローカルエラー出力信号に応じて、システムエラーを前記プライマリＣＰＵに通知する通知手段、および、前記ローカルエラー出力部からのローカルエラー出力信号に応じてエラー要因を記憶する記憶手段を有し、前記プライマリＣＰＵは、前記ブリッジからのシステムエラーの通知、および、前記記憶手段に記憶されているエラー要因に応じて、前記セカンダリＣＰＵをリセットする。
また、本発明は、プライマリシステムとセカンダリシステムを有するシステムであって、前記プライマリシステムは、プライマリＣＰＵ、および、プライマリＰＣＩバスを有し、前記セカンダリシステムは、セカンダリＣＰＵ、ブリッジ、ローカルエラー出力部、セカンダリＰＣＩバス、および、ローカルバスを有し、前記セカンダリＰＣＩバスは、前記ブリッジ、および、前記セカンダリＣＰＵを接続し、前記セカンダリＣＰＵは、前記ローカルバスを介して前記ローカルエラー出力部に接続され、前記ローカルエラー出力部に定期的に書込みを行い、前記ローカルエラー出力部は、前記ローカルバスに接続され、前記セカンダリＣＰＵがハングアップしたときに前記ブリッジにローカルエラー出力信号を出力し、前記ブリッジは、前記プライマリシステムと前記セカンダリシステムとを接続し、前記ブリッジは、前記ローカルエラー出力部からのローカルエラー出力信号に応じて、割込み信号を前記プライマリＣＰＵに通知する通知手段、および、前記ローカルエラー出力部からのローカルエラー出力信号に応じてエラー要因を記憶する記憶手段を有し、前記プライマリＣＰＵは、前記ブリッジからの割込み信号の通知、および、前記記憶手段に記憶されているエラー要因に応じて、前記セカンダリＣＰＵをリセットする。
本発明によれば、セカンダリシステムのセカンダリＣＰＵがハングアップしたときに、ブリッジにより接続されたプライマリシステムのプライマリＣＰＵが短時間で、セカンダリＣＰＵをリセットすることができる。
以下、図面を参照しながら発明を実施するための最良の形態について詳細に説明する。
［第１の実施形態］
図１は、第１の実施形態におけるブリッジを利用したシステムの構成の一例を示す図である。図１において、１００はプリンタ本体であり、ＰＣＩバスなどの拡張バスを具備し、後述する拡張カードが接続可能である。この拡張カードにより、プリンタ本体１００が備えていない機能、例えばネットワーク機能、無線ＬＡＮ、Bluetooth（登録商標）、USB HUB機能などを追加可能に構成されている。１０１はプライマリＣＰＵであり、不図示のＲＯＭに格納されたプログラムに従ってプリンタ本体１００を統括的に制御する。１０２は拡張バスとしてのプライマリＰＣＩバスであり、ＰＣＩバスに相当するインタフェース（Ｉ／Ｆ）を提供する。
図１は、第１の実施形態におけるブリッジを利用したシステムの構成の一例を示す図である。図１において、１００はプリンタ本体であり、ＰＣＩバスなどの拡張バスを具備し、後述する拡張カードが接続可能である。この拡張カードにより、プリンタ本体１００が備えていない機能、例えばネットワーク機能、無線ＬＡＮ、Bluetooth（登録商標）、USB HUB機能などを追加可能に構成されている。１０１はプライマリＣＰＵであり、不図示のＲＯＭに格納されたプログラムに従ってプリンタ本体１００を統括的に制御する。１０２は拡張バスとしてのプライマリＰＣＩバスであり、ＰＣＩバスに相当するインタフェース（Ｉ／Ｆ）を提供する。
１１０は拡張カードであり、プリンタ本体１００の拡張バス１０２に接続され、所定の機能をプリンタ本体１００に提供する。この拡張カード１１０において、１１１はセカンダリＣＰＵであり、不図示のＲＯＭに格納されたプログラムに従って拡張カード１１０を統括的に制御する。また、セカンダリＣＰＵ１１１は、ローカルエラー出力端子１２１を備え、拡張カード１１０側のローカルなエラー（例えば、セカンダリＰＣＩバスエラー、セカンダリＣＰＵのハングアップ）が発生した場合に、ＭＣＰ信号をアサートする。尚、アサートはハイ又はローの何れでも良く、ここではローを出力するものとする。
１１２は拡張カード１１０の拡張バスとしてのセカンダリＰＣＩバスであり、後述するブリッジ（Bridge）とセカンダリＣＰＵ１１１とを接続する。１１３はブリッジであり、ＡＳＩＣなどで構成され、プリンタ本体１００の拡張バス１０２に接続し、プリンタ本体１００と拡張カード１１０間の通信を実現する。１１４はローカルバスであり、後述するローカルメモリとセカンダリＣＰＵ１１１とを接続する。１１５はローカルメモリであり、セカンダリＣＰＵ１１１の制御に基づきデータを格納したり、出力したりできるＲＡＭ或いはＲＯＭで構成されるメモリである。
上述したブリッジ１１３において、１２２はローカルエラー入力部であり、セカンダリＣＰＵ１１１から出力されるローカルエラー出力信号（ＭＣＰ信号）を入力する。１２３はローカルエラー変換部であり、入力されたローカルエラー出力信号をＳＥＲＲ＃信号に変換してプリンタ本体１００に通知する。また、ローカルエラー変換部１２３は後述するローカルエラー要因レジスタにＳＥＲＲ＃信号を通知する。１２４はローカルエラー要因レジスタであり、通知されたＳＥＲＲ＃信号に応じてレジスタの要因ビットをアクティブにする。このローカルエラー要因レジスタ１２４により、エラー要因が判別可能となり、不図示の表示器などにエラーコードを表示すれば、サービスマンによる対応や故障解析も迅速に行うことができる。
ここで、図２を用いて、実際に拡張カード１１０でローカルエラーが発生した時に実行されるローカルエラー処理について説明する。
図２は、本発明に係るローカルエラー処理と従来のローカルエラー処理との対比を示す図である。図２において、（Ａ）は本発明に係るローカルエラー処理であり、同（Ｂ）は従来のローカルエラー処理である。
図２に示す（Ａ）のように、プリンタ本体１００（プライマリ）と、拡張カード１１０（セカンダリ）との間で通信を行っている時に、拡張カード１１０のローカルバス１１４でエラーが発生する（２０３）。このエラーによりプリンタ本体１００の拡張バス１０２と拡張カード１１０の拡張バス１１２との通信はビジー状態となる（２０１）。
そして、ローカルバス１１４でエラーが発生した時点で、拡張カード１１０でローカルエラー通知処理が行われる（２０４）。このローカルエラー通知処理は、具体的には以下のようになる。
拡張カード１１０のセカンダリＣＰＵ１１１がローカルエラーにより、ローカルエラー出力端子１２１をローにドライブしてアサートする。これにより、ブリッジ１１３のローカルエラー入力部１２２でローカルエラー出力信号のアサートを認識し、ブリッジ１１３のローカルエラー変換部１２３でＰＣＩの規格に則ったＳＥＲＲ＃信号をアサートする。一方、プライマリＣＰＵ１０１がそのＳＥＲＲ＃信号のアサートを認識すると、ブリッジ１１３のＳＥＲＲ＃要因を確認する。ここで、ＳＥＲＲ＃要因がローカルエラーを示しているため、プライマリＣＰＵ１０１はローカルエラー処理としてセカンダリＣＰＵ１１１にリセットをかける（２０２）。このリセットにより、拡張カード１１０（セカンダリ）が初期状態に戻り、通信を再開する（２０５）。
これに対し、図２に示す（Ｂ）のように、従来のローカルエラー処理では、通信ビジー状態になるとプライマリ側のＣＰＵがタイムアウトを計測し始める。ここで、セカンダリ側のＣＰＵはローカルエラーが発生し、ローカルエラーをプライマリに通知できないため、プライマリ側の処理を待つ。そして、プライマリ側がタイムアウトを計測し、カウントアップするとタイムアウト処理としてセカンダリにリセットをかける（２０６）。これにより、セカンダリ（拡張カード）を初期状態に戻し（２０７）、通信を再開する。従って、エラー認識時間Ｔ２まで待ってプライマリ側からのタイムアウト処理により、セカンダリ側は復帰する。
このように、従来のローカルエラー処理に比べて第１の実施形態のローカルエラー処理では、拡張カード１１０のローカルなエラーでもタイムアウトまで待たずに直ちにエラー処理でき、本体のダウンタイムを短縮することができる。更に、エラー要因が判別可能であることからエラーコードを表示すればサービスマンによる対応や故障解析も迅速に行うことができる。
［第２の実施形態］
次に、図面を参照しながら本発明に係る第２の実施形態について詳細に説明する。第２の実施形態では、第１の実施形態で説明した構成に加えて、ローカルエラー通知を行うか否かを設定するレジスタを備えるものである。
次に、図面を参照しながら本発明に係る第２の実施形態について詳細に説明する。第２の実施形態では、第１の実施形態で説明した構成に加えて、ローカルエラー通知を行うか否かを設定するレジスタを備えるものである。
図３は、第２の実施形態におけるブリッジ３００の構成の一例を示す図である。図３において、３００はブリッジであり、内部にエラーイネーブルレジスタ３０１を備えている。そして、エラーイネーブルレジスタ３０１により、ローカルエラー通知をイネーブル時だけ出力するようにしたものである。
尚、拡張カード１１０の動作は、第１の実施形態と同様であり、このエラーイネーブルレジスタ３０１がイネーブルの時だけ、ローカルエラー変換部１２３からローカルエラー通知を行う点が異なる。
また、エラーイネーブルレジスタ３０１はセカンダリＣＰＵ１１１が制御し、ローカルエラー変換部１２３に対してイネーブルか否かの情報を渡すことができる。イネーブルの場合は、第１の実施形態と同じ動作になり、またディセーブルの場合は、ローカルエラーが通知されないため、従来例と同じ動作になる。
第２の実施形態によれば、本体がローカルエラー対応前の製品の場合はディセーブルで従来の動作を行い、ローカルエラー対応後の場合はイネーブルで動作を行うことで、同じ拡張カードで従来と新規の両方の本体に対してハード変更無しで対応できる。
［第３の実施形態］
次に、図面を参照しながら本発明に係る第３の実施形態について詳細に説明する。第３の実施形態では、ローカルエラーの発生をウォッチドックタイマーによって認識するものである。
次に、図面を参照しながら本発明に係る第３の実施形態について詳細に説明する。第３の実施形態では、ローカルエラーの発生をウォッチドックタイマーによって認識するものである。
図４は、第３の実施形態におけるブリッジを利用したシステムの構成の一例を示す図である。図１に示す第１の実施形態では、拡張カード１１０のセカンダリＣＰＵ１１１内部にローカルエラー出力端子１２１を備えているが、第３の実施形態ではセカンダリＣＰＵ４１１の外部にローカルエラー出力部を備えるものである。また、プリンタ本体１００と拡張カード４１０内の他の構成は同様であり、ここでは相違点について説明する。
図４において、４３１はローカルエラー出力部であり、ウォッチドッグタイマーとして機能し、ローカルバス１１４に接続されている。このウォッチドッグタイマー４３１は、セカンダリＣＰＵ４１１が定期的に書き込みを行うことにより、セカンダリＣＰＵ４１１がハングアップしていないことを監視するものである。
図４に示す構成で、ローカルエラーが発生した場合、セカンダリＣＰＵ４１１はハングアップする可能性があるが、第３の実施形態ではローカルエラーをローカルエラー出力部４３１が認識し、ブリッジ１１３に通知する。これにより、ブリッジ１１３は、プリンタ本体１００にローカルエラーの発生を通知することができる。
このように、第３の実施形態の動作は、第１の実施形態の動作と同様であり、ローカルエラー通知のイベントがローカルエラー出力部（ウォッチドッグタイマー）４３１による通知になっている点が異なるのみである。
第３の実施形態によれば、第１の実施形態と同様に、タイムアウトまで待たずに直ちにエラー処理でき、本体のダウンタイムを短縮することができる。
［第４の実施形態］
次に、図面を参照しながら本発明に係る第４の実施形態について詳細に説明する。第１乃至第３の実施形態では、拡張カードでローカルエラーが発生したことをＳＥＲＲ＃信号で通知しているが、第４の実施形態では割込み信号（ＩＮＴＡ＃信号）を用いて通知するものである。
次に、図面を参照しながら本発明に係る第４の実施形態について詳細に説明する。第１乃至第３の実施形態では、拡張カードでローカルエラーが発生したことをＳＥＲＲ＃信号で通知しているが、第４の実施形態では割込み信号（ＩＮＴＡ＃信号）を用いて通知するものである。
図５は、第４の実施形態におけるブリッジを利用したシステムの構成の一例を示す図である。ブリッジ５１３において、５３３はローカルエラー変換部であり、ローカルエラー入力部１２２に入力されたローカルエラー出力信号をＩＮＴＡ＃信号に変換してプリンタ本体１００に通知する。
このように、第４の実施形態の動作は、第３の実施形態の動作と同様であり、ローカルエラー通知のイベントがローカルエラー変換部５３３からのＩＮＴＡ＃信号による通知になっている点が異なるだけである。
第４の実施形態によれば、拡張カード５１０でのローカルエラーの発生を割込み信号でプリンタ本体１００のプライマリＣＰＵ１０１に通知することで、プリンタ本体１００のダウンタイムを更に短縮することができる。
尚、第４の実施形態では、第３の実施形態と同様に、ローカルバス１１４に接続されたローカルエラー出力部５３１を用いているが、第１の実施形態と同様に、ローカルエラー出力端子１２１を用いても良い。
また、第２の実施形態におけるエラーイネーブルレジスタ３０１を第３又は第４の実施形態に適用しても良いことは言うまでもない。
尚、本発明は複数の機器（例えば、ホストコンピュータ，インターフェース機器，リーダ，プリンタなど）から構成されるシステムに適用しても、１つの機器からなる装置（例えば、複写機，ファクシミリ装置など）に適用しても良い。
また、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記録媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（ＣＰＵ若しくはＭＰＵ）が記録媒体に格納されたプログラムコードを読出し実行する。これによっても、本発明の目的が達成されることは言うまでもない。
この場合、記録媒体から読出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記録媒体は本発明を構成することになる。
このプログラムコードを供給するための記録媒体としては、例えばフロッピー（登録商標）ディスク，ハードディスク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭなどを用いることができる。
また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、次の場合も含まれることは言うまでもない。即ち、プログラムコードの指示に基づき、コンピュータ上で稼働しているＯＳ（オペレーティングシステム）などが実際の処理の一部又は全部を行い、その処理により前述した実施形態の機能が実現される場合。
更に、記録媒体から読出されたプログラムコードがコンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込む。その後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部又は全部を行い、その処理により前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
１００ プリンタ本体
１０１ プライマリＣＰＵ
１０２ 拡張バス（プライマリＰＣＩバス）
１１０ 拡張カード
１１１ セカンダリＣＰＵ
１１２ 拡張バス（セカンダリＰＣＩバス）
１１３ ブリッジ
１１４ ローカルバス
１１５ ローカルメモリ
１２１ ローカルエラー出力端子
１２２ ローカルエラー入力部
１２３ ローカルエラー変換部
１２４ ローカルエラー要因レジスタ
３０１ エラーイネーブルレジスタ
４３１ ローカルエラー出力部
１０１ プライマリＣＰＵ
１０２ 拡張バス（プライマリＰＣＩバス）
１１０ 拡張カード
１１１ セカンダリＣＰＵ
１１２ 拡張バス（セカンダリＰＣＩバス）
１１３ ブリッジ
１１４ ローカルバス
１１５ ローカルメモリ
１２１ ローカルエラー出力端子
１２２ ローカルエラー入力部
１２３ ローカルエラー変換部
１２４ ローカルエラー要因レジスタ
３０１ エラーイネーブルレジスタ
４３１ ローカルエラー出力部
Claims (2)
- プライマリシステムとセカンダリシステムを有するシステムであって、
前記プライマリシステムは、プライマリＣＰＵ、および、プライマリＰＣＩバスを有し、
前記セカンダリシステムは、セカンダリＣＰＵ、ブリッジ、ローカルエラー出力部、セカンダリＰＣＩバス、および、ローカルバスを有し、
前記セカンダリＰＣＩバスは、前記ブリッジ、および、前記セカンダリＣＰＵを接続し、
前記セカンダリＣＰＵは、前記ローカルバスを介して前記ローカルエラー出力部に接続され、前記ローカルエラー出力部に定期的に書込みを行い、
前記ローカルエラー出力部は、前記ローカルバスに接続され、前記セカンダリＣＰＵがハングアップしたときに前記ブリッジにローカルエラー出力信号を出力し、
前記ブリッジは、前記プライマリシステムと前記セカンダリシステムとを接続し、
前記ブリッジは、前記ローカルエラー出力部からのローカルエラー出力信号に応じて、システムエラーを前記プライマリＣＰＵに通知する通知手段、および、前記ローカルエラー出力部からのローカルエラー出力信号に応じてエラー要因を記憶する記憶手段を有し、
前記プライマリＣＰＵは、前記ブリッジからのシステムエラーの通知、および、前記記憶手段に記憶されているエラー要因に応じて、前記セカンダリＣＰＵをリセットするシステム。 - プライマリシステムとセカンダリシステムを有するシステムであって、
前記プライマリシステムは、プライマリＣＰＵ、および、プライマリＰＣＩバスを有し、
前記セカンダリシステムは、セカンダリＣＰＵ、ブリッジ、ローカルエラー出力部、セカンダリＰＣＩバス、および、ローカルバスを有し、
前記セカンダリＰＣＩバスは、前記ブリッジ、および、前記セカンダリＣＰＵを接続し、
前記セカンダリＣＰＵは、前記ローカルバスを介して前記ローカルエラー出力部に接続され、前記ローカルエラー出力部に定期的に書込みを行い、
前記ローカルエラー出力部は、前記ローカルバスに接続され、前記セカンダリＣＰＵがハングアップしたときに前記ブリッジにローカルエラー出力信号を出力し、
前記ブリッジは、前記プライマリシステムと前記セカンダリシステムとを接続し、
前記ブリッジは、前記ローカルエラー出力部からのローカルエラー出力信号に応じて、割込み信号を前記プライマリＣＰＵに通知する通知手段、および、前記ローカルエラー出力部からのローカルエラー出力信号に応じてエラー要因を記憶する記憶手段を有し、
前記プライマリＣＰＵは、前記ブリッジからの割込み信号の通知、および、前記記憶手段に記憶されているエラー要因に応じて、前記セカンダリＣＰＵをリセットするシステム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005246430A JP4630766B2 (ja) | 2005-08-26 | 2005-08-26 | プライマリシステムとセカンダリシステムを有するシステム |
| US11/466,816 US7552362B2 (en) | 2005-08-26 | 2006-08-24 | Bridge, error notification method therefor and system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005246430A JP4630766B2 (ja) | 2005-08-26 | 2005-08-26 | プライマリシステムとセカンダリシステムを有するシステム |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007058787A JP2007058787A (ja) | 2007-03-08 |
| JP2007058787A5 JP2007058787A5 (ja) | 2008-09-04 |
| JP4630766B2 true JP4630766B2 (ja) | 2011-02-09 |
Family
ID=37895536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005246430A Expired - Fee Related JP4630766B2 (ja) | 2005-08-26 | 2005-08-26 | プライマリシステムとセカンダリシステムを有するシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7552362B2 (ja) |
| JP (1) | JP4630766B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4728896B2 (ja) * | 2006-07-13 | 2011-07-20 | エヌイーシーコンピュータテクノ株式会社 | コンピュータシステム |
| TW201007440A (en) * | 2008-08-01 | 2010-02-16 | Flytech Technology Co Ltd | Method of control in a multimedia data service system and system thereof |
| EP2541429B1 (en) * | 2009-10-15 | 2014-03-12 | Seiko Epson Corporation | Electronic device, control method thereof and recording medium |
| BRPI1004997A2 (pt) * | 2009-11-11 | 2013-02-26 | Seiko Epson Corp | dispositivo eletrânico e mÉtodo de controle do mesmo |
| WO2014186938A1 (zh) * | 2013-05-20 | 2014-11-27 | 华为技术有限公司 | 一种计算机系统、高速外围组件互联端点设备的访问方法和装置 |
| JP6218510B2 (ja) * | 2013-09-02 | 2017-10-25 | キヤノン株式会社 | 画像処理装置、画像処理装置の制御方法、及びプログラム |
| JP2015143915A (ja) * | 2014-01-31 | 2015-08-06 | セイコーエプソン株式会社 | 電子システム、リセット方法、記録装置、および、拡張装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62236056A (ja) * | 1986-04-07 | 1987-10-16 | Nec Corp | 情報処理システムの入出力制御装置 |
| JPH048147U (ja) * | 1990-05-09 | 1992-01-24 | ||
| JPH07168727A (ja) * | 1993-12-16 | 1995-07-04 | Mitsubishi Electric Corp | Ｉｏシステムの故障検出方式 |
| JPH0981502A (ja) * | 1995-09-08 | 1997-03-28 | Toshiba Corp | コンピュータシステム |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07210471A (ja) | 1994-01-20 | 1995-08-11 | Fujitsu Ltd | 情報処理装置 |
| US6557121B1 (en) * | 1997-03-31 | 2003-04-29 | International Business Machines Corporation | Method and system for fault isolation for PCI bus errors |
| US6523140B1 (en) * | 1999-10-07 | 2003-02-18 | International Business Machines Corporation | Computer system error recovery and fault isolation |
| US6530043B1 (en) * | 2000-03-09 | 2003-03-04 | International Business Machines Corporation | Write data error checking in a PCI Bus system |
| US7103808B2 (en) * | 2003-04-10 | 2006-09-05 | International Business Machines Corporation | Apparatus for reporting and isolating errors below a host bridge |
| US7406634B2 (en) * | 2004-12-02 | 2008-07-29 | Cisco Technology, Inc. | Method and apparatus for utilizing an exception handler to avoid hanging up a CPU when a peripheral device does not respond |
| US20080148104A1 (en) * | 2006-09-01 | 2008-06-19 | Brinkman Michael G | Detecting an Agent Generating a Parity Error on a PCI-Compatible Bus |
| CN100511162C (zh) * | 2006-09-29 | 2009-07-08 | 华为技术有限公司 | 一种隔离总线故障的方法、装置与一种单板 |
-
2005
- 2005-08-26 JP JP2005246430A patent/JP4630766B2/ja not_active Expired - Fee Related
-
2006
- 2006-08-24 US US11/466,816 patent/US7552362B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62236056A (ja) * | 1986-04-07 | 1987-10-16 | Nec Corp | 情報処理システムの入出力制御装置 |
| JPH048147U (ja) * | 1990-05-09 | 1992-01-24 | ||
| JPH07168727A (ja) * | 1993-12-16 | 1995-07-04 | Mitsubishi Electric Corp | Ｉｏシステムの故障検出方式 |
| JPH0981502A (ja) * | 1995-09-08 | 1997-03-28 | Toshiba Corp | コンピュータシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007058787A (ja) | 2007-03-08 |
| US20070073957A1 (en) | 2007-03-29 |
| US7552362B2 (en) | 2009-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4630766B2 (ja) | プライマリシステムとセカンダリシステムを有するシステム | |
| EP2302521A1 (en) | Image forming apparatus and driving method thereof | |
| US7675643B2 (en) | Print controller, control method therefor and program | |
| JP2008090375A (ja) | 割込み制御システム、およびこれを利用した記憶制御システム | |
| JP2006209643A (ja) | インタフェース回路及びそのインタフェース回路を使用したシステム装置 | |
| US8860997B2 (en) | Image output apparatus, preview image generating method, and storage medium | |
| JP2011096013A (ja) | プリンタードライバー、プリンターの制御方法及びプリンターの制御プログラム | |
| US20040243755A1 (en) | USB apparatus having dual-function of host and hub, and control method thereof | |
| JP2008009803A (ja) | 情報記憶装置、および、情報転送方法、情報転送システム、プログラム、並びに、記録媒体 | |
| JP2008176574A (ja) | 画像処理システム、画像処理システムの制御方法、命令データ供給装置、命令データ供給装置の制御方法及びプログラム | |
| US20110157645A1 (en) | Image forming apparatus, method for controlling image forming apparatus, and storage medium | |
| JP2006033711A (ja) | データ処理装置、通信処理方法及びコンピュータプログラム | |
| US11036668B2 (en) | Electronic apparatus including device configured to be shifted to power saving state and connected to PCI device, and control method thereof | |
| JP2007034614A (ja) | 通信装置及びその制御方法 | |
| JP4686211B2 (ja) | コマンド出力装置及び入出力実行時間監視方法 | |
| JPH1078856A (ja) | 優先度別割り込み印刷方法およびシステム | |
| JP2005115440A (ja) | コンピュータにアンインストールを行わせるためのコンピュータプログラム | |
| JP2005309511A (ja) | 情報処理装置、ステータス取得方法、及びプログラム | |
| JP2005352942A (ja) | Ｕｓｂ機器、ホスト装置、及びｕｓｂ接続システム | |
| JP4948357B2 (ja) | 画像形成装置及び印刷ジョブ保護方法 | |
| US20140043653A1 (en) | Image processing apparatus, image processing method, and storage medium | |
| JP2008310547A (ja) | 画像形成装置 | |
| JP2005115658A (ja) | 情報処理装置 | |
| JP5359309B2 (ja) | 電子機器 | |
| JP4439295B2 (ja) | データ転送制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080723 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101029 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4630766 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |