JP2001045095A - データ通信方式 - Google Patents

Abstract

(57)【要約】 【課題】 パケットの終了を確実に検出することがで
き、データの通信速度を上げることができるデータ通信
方式を提供すること。 【解決手段】 ナビゲーション装置２は、パケットを送
信する際にパケットの先頭１バイト目のデータについて
は奇数パリティに設定し、２バイト目以降のデータにつ
いては偶数パリティに設定してパリティビットを付加し
てパケットの送信を行う。オーディオ装置４は、ナビゲ
ーション装置２から受信したパケットの各データについ
て１バイト毎にパリティチェックを行い、パリティチェ
ック結果を含むステータス情報と１バイトの受信データ
列とをＲＡＭ４４に格納する。複数のパケットが誤って
１つのパケットとして受信された場合にも、ＣＰＵ４０
は、ＲＡＭ４４に格納されたステータス情報に基づきパ
リティエラーとなっているデータを調べることで、各パ
ケットの先頭１バイト目のデータを検出することができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の装置やプロ
セッサ等の間で非同期にデータの送受信を行うデータ通
信方式に関する。

【０００２】

【従来の技術および発明が解決しようとする課題】非同
期通信を利用したデータ通信では、送信側は送信したい
データの前後にデータ送信元のアドレスやエラー検出用
データ等を付加したパケットを送信し、受信側でパケッ
トの終了を判定してデータ受信を完了するのが一般的で
あった。例えば、ある一定時間を越えてデータが送信さ
れない場合にこの時間を検出してパケットが終了したも
のと判断するものがある。一定時間を検出する方法とし
ては、例えばパケットに含まれるデータ列に対応した信
号の立ち上がりあるいは立ち下がりに同期してリセット
動作を行うタイマを用い、このタイマがタイムオーバー
になったときにパケットの終了を検出する。受信装置の
マイコン等はタイマがタイムオーバーになったときに出
力される割り込み信号を検出したときにパケットの終了
を認識するため、それまではパケットの終了を知るため
にパケット内の特定箇所のデータを調べる等の処理が不
要であって、処理の負担が軽くなる。

【０００３】ところで、この方法では、データの通信速
度を上げようとしてパケットの間隔を短くしすぎるとパ
ケットの終了を検出できないという問題があった。した
がって、パケットの終了を確実に判断するためには、か
なり長いパケット間隔を設定する必要があり、データの
通信速度を上げることができないという問題があった。

【０００４】本発明は、このような点に鑑みて創作され
たものであり、その目的は、パケットの終了を確実に検
出することができ、データの通信速度を上げることがで
きるデータ通信方式を提供することにある。

【０００５】

【課題を解決するための手段】上述した課題を解決する
ために、本発明のデータ通信方式は、パケットに含まれ
る複数のデータについて、先頭のデータのパリティとそ
れ以外のデータのパリティとが異なるように設定してパ
ケットの送信を行っている。したがって、受信側におい
ては、複数のパケットを１つのパケットと誤って判断し
た場合であっても、パリティエラーの有無に応じて各パ
ケットの先頭位置、すなわち各パケットの終了を確実に
検出することができる。また、パケットの終了を検出す
るために複数のパケットの送出間隔を長く設定する必要
がなくなるため、データの通信速度を上げることができ
る。

【０００６】また、上述した送信処理手段から送信され
たデータを通信路を介して受信したときに、パリティチ
ェック手段によって受信データのパリティチェックを行
い、このチェック結果に基づいて受信パケットの先頭位
置および終了位置の少なくとも一方を検出することが望
ましい。上述したように各パケットの先頭データのパリ
ティのみが異なる内容で設定されているため、受信側で
は複数のパケットを誤って１つのパケットとして受信し
た場合であっても、パリティチェックを行うだけで容易
に各パケットを分離することができ、パケットの再送の
手間等を低減することができる。

【０００７】また、上述した送信処理手段および受信処
理手段は、ダイレクト・メモリ・アクセスによって送受
信動作を行うことが望ましい。ダイレクト・メモリ・ア
クセスによってデータの送受信を行うことにより、パケ
ットの送受信におけるＣＰＵ等の負担を軽減することが
できる。また、受信側においては、パケットを構成する
各データの受信動作を行った後に、パリティチェックの
結果に基づいて、ＣＰＵ等による処理をまとめて行うこ
とができるため、さらにＣＰＵ等の負担を軽減すること
ができる。

【０００８】

【発明の実施の形態】以下、本発明を適用した一実施形
態のデータ通信システムについて、図面を参照しながら
説明する。

【０００９】〔第１の実施形態〕図１は、第１の実施形
態のデータ通信システムの全体構成を示す図である。図
１に示す本実施形態のデータ通信システムは、音声認識
装置１、ナビゲーション装置２、ＣＤチェンジャ３、オ
ーディオ装置４を含んでおり、これらがバス５を介して
接続されている。

【００１０】音声認識装置１は、利用者の発声による操
作音声に対して音声認識処理を行うものであり、認識結
果がバス５を介してデータ通信によってナビゲーション
装置２やオーディオ装置４等の他の装置に送られる。ナ
ビゲーション装置２は、自車位置を検出して自車位置周
辺の地図を表示したり、利用者によって選択された目的
地までの経路探索および経路誘導等を行うものである。

【００１１】ＣＤチェンジャ３は、複数枚のＣＤが装填
されており、利用者によって選択されたＣＤの記録面に
記録された信号を読みとり、音楽等の再生を行うもので
ある。オーディオ装置４は、車室内のダッシュボードに
収容された１つの筐体内に含まれるオールインワンタイ
プのオーディオ機器であり、例えばラジオチューナやカ
セットテープデッキの他に各種の操作キーを有する操作
盤を含んでいる。この操作盤を用いて行われる各種の操
作指示は、オーディオ装置４自身に含まれるラジオチュ
ーナやカセットテープデッキに対して行われるものの他
に、ＣＤチェンジャ３や音声認識装置１等に対して行わ
れるものもある。オーディオ装置４以外の他の装置に対
する操作が行われると、その操作状態に応じた操作信号
がバス５を介したデータ通信によって他の装置に送られ
る。

【００１２】次に、ナビゲーション装置２とオーディオ
装置４との間で相互にデータ通信を行う場合について詳
細に説明する。例えば、ナビゲーション装置２によって
音声案内を行う際にオーディオ装置４に対して音声割り
込み要求を送信する場合について説明する。図２は、ナ
ビゲーション装置２およびオーディオ装置４の詳細構成
を示す図である。

【００１３】図２に示すナビゲーション装置２は、ＣＰ
Ｕ２０、ＲＯＭ２２、ＲＡＭ２４、ＤＭＡコントローラ
（ＤＭＡＣ）２６、送信処理部２８を含んで構成されて
いる。

【００１４】ＣＰＵ２０は、自車位置周辺の地図画像の
表示処理や経路探索処理、経路誘導処理等の所定のナビ
ゲーション動作を行うためにナビゲーション装置２の全
体を制御するものである。ＣＰＵ２０は、経路誘導時に
おける音声案内を行う際には、音声割り込みを要求する
データを生成し、このデータに対してデータ通信に必要
な各種データを付加してパケットを生成してＲＡＭ２４
に格納する。

【００１５】次に、ＣＰＵ２０によって生成されるパケ
ットのデータ構造について説明する。図３は、ＣＰＵ２
０によって生成されるパケットのデータ構造を示す図で
ある。図３に示すように、ＣＰＵ２０によって生成され
るパケットは、先頭から順に通信タイプ（ＴＹＰＥ）、
送信先アドレス（ＤＡ）、送信元アドレス（ＳＡ）、デ
ータ長（ＬＥＮ）、送信データ（ＤＡＴＡ）、エラー検
出用データ（ＥＲＲ）を含んで構成されている。

【００１６】図３に示す通信タイプは、このパケットを
用いた通信の種類を規定したものである。例えば、通常
の１対１通信、同報通信、高速通信指示、レスポンス等
が指定される。また、送信先アドレスには、このパケッ
トの送信先となる装置に対応したアドレスが格納されて
いる。また、送信元アドレスには、このパケットの送信
元となる装置のアドレスが格納されている。本実施形態
では、オーディオ装置４に対応したアドレスが送信先ア
ドレスに格納され、ナビゲーション装置２に対応したア
ドレスが送信元アドレスに格納される。データ長は、送
信対象となっている送信データの長さをバイト単位で表
したものである。送信データは、送信対象となっている
データが格納されており、本実施形態では音声割り込み
要求を示すデータがこれに対応している。エラー検出用
データは、データ通信時に通信タイプから送信データま
での各データの内容にエラーが生じた場合にこれを受信
側で検出するために付加されるものであり、例えば、チ
ェックサムデータやＣＲＣ（Cyclic Redundancy Check
code）データ等が格納される。

【００１７】ＲＯＭ２２は、ＣＰＵ２０が所定のナビゲ
ーション動作を行うために必要な各種プログラム等を格
納するものである。ＲＡＭ２４は、ＣＰＵ２０が所定の
ナビゲーション動作を行う際に必要な各種データを一時
的に格納するものであり、作業領域としても使用され
る。

【００１８】ＤＭＡＣ２６は、ＣＰＵ２０からＤＭＡ
（Direct Memory Access）転送指示が与えられた場合
に、転送対象となるパケットのデータをＲＡＭ２４から
読み出して送信処理部２８に入力する。具体的には、Ｃ
ＰＵ２０から与えられるＤＭＡ転送指示には、転送対象
パケットのＲＡＭ２４での先頭アドレスと転送対象パケ
ットのバイト数が含まれており、ＤＭＡＣ２６は、ＤＭ
Ａ転送指示によって指定されたＲＡＭ２４のアドレスか
ら１バイト単位でデータを読み出して送信処理部２８に
入力する。指定されたパケットに含まれる全データの転
送が終了すると、ＤＭＡＣ２６は、ＤＭＡ転送終了を示
す割り込み信号をＣＰＵ２０に向けて出力する。

【００１９】送信処理部２８は、ＣＰＵ２０から出力さ
れたパケットのデータ、またはＲＡＭ２４からＤＭＡＣ
２６によってＤＭＡ転送されたパケットのデータを、オ
ーディオ装置４等が接続されたバス５に送出するもので
あり、制御部６０、送信レジスタ６２、バッファ６４を
含んで構成されている。

【００２０】制御部６０は、１バイト単位で入力される
送信対象パケットのデータをバイト単位で順次シリアル
データに変換し、その前後にスタートビット、ストップ
ビット、パリティを付加して送信レジスタ６２に出力す
る。送信レジスタ６２に格納されたデータは、バッファ
６４およびバス５を介してオーディオ装置４に向けて送
信される。

【００２１】図４は、スタートビット、ストップビッ
ト、パリティについて説明する図である。図４に示すよ
うに、本実施形態では、１バイトのデータｄ０〜ｄ７の
先頭部分にスタートビットｓが付加され、データ列の末
尾にパリティｐ、ストップビットｔが付加される。

【００２２】ところで、本実施形態の制御部６０は、送
信対象パケットの先頭１バイト目のデータを送信する場
合に限り奇数パリティに設定し、２バイト目以降を送信
する場合には偶数パリティに設定している。このパリテ
ィ設定は、ＣＰＵ２０から与えられる指示にしたがって
行われる。パリティ設定動作を含めたパケット送信動作
の詳細については後述する。

【００２３】図２に示すオーディオ装置４は、ＣＰＵ４
０、ＲＯＭ４２、ＲＡＭ４４、ＤＭＡＣ４６、受信処理
部４８を含んで構成されている。ＣＰＵ４０は、オーデ
ィオ装置４の各種の機能を実現するためにオーディオ装
置４の全体を制御するものである。ＲＯＭ４２は、ＣＰ
Ｕ４０がオーディオ装置４の各種機能を実現する際に必
要な各種プログラム等を格納するものである。また、Ｒ
ＡＭ４４は、ＣＰＵ４０がオーディオ装置４の各種機能
を実現する際に必要な各種データを一時的に格納するも
のであり、上述したナビゲーション装置２から送信され
てバス５を介して受信処理部４８で受信したパケットの
データもＲＡＭ４４に一時的に格納される。ＤＭＡＣ４
６は、ＣＰＵ４０からＤＭＡ転送指示が与えられた場合
に、転送対象となるデータを受信処理部４８からＲＡＭ
４４に向けて転送する。

【００２４】受信処理部４８は、ナビゲーション装置２
からバス５を介して送信されたパケットを受信するもの
であり、制御部８０、バッファ８２、受信レジスタ８
４、パケット終了検出部８６を含んで構成されている。

【００２５】制御部８０は、バッファ８２を介して受信
レジスタ８４に入力されるシリアルデータに対して、ス
タートビットとストップビットにより区切られたデータ
が受信レジスタ８４に入力される毎にこのデータのパリ
ティチェックを行う。なお、本明細書においては、パリ
ティチェックを行った後に抽出される１バイトのデータ
（図４に示したｄ０〜ｄ７に対応するデータ）を、「受
信データ列」と称して説明を行う。制御部８０は、パリ
ティチェックにおいて受信データ列が偶数パリティにな
っているか否かを調べる。

【００２６】また、制御部８０は、パリティチェック結
果を含む１バイト分のステータス情報を生成し、上述し
た受信データ列に付加する。受信データ列およびステー
タス情報は、ＲＡＭ４４内の所定領域に格納される。こ
の受信データ列およびステータス情報をＲＡＭ４４に格
納する処理は、ＣＰＵ４０によって行われる場合と、Ｄ
ＭＡＣ４６によって行われる場合とがある。

【００２７】パケット終了検出部８６は、ナビゲーショ
ン装置２あるいは他の装置からバス５を介して送信され
てくるパケットがバッファ８２を介してシリアルデータ
の形態で入力されており、このパケットの終了を検出す
るものである。具体的には、パケット終了検出部８６
は、予め設定しておいた一定時間が経過してもシリアル
データが入力されない場合に、ＣＰＵ４０に向けてパケ
ット終了である旨を示す割り込み信号（パケット終了信
号）を出力する。

【００２８】図５は、上述したパケット終了検出部８６
の詳細構成を示す図である。図５に示すように、パケッ
ト終了検出部８６は、ダイオード９０、抵抗９２、コン
デンサ９４、バッファ９６を含んで構成されている。抵
抗９２の一方端には、シリアルデータのハイレベルに対
応する電圧、例えば＋５Ｖの電圧が印加されている。ま
た、抵抗９２の他方端はコンデンサ９４の一方端と接続
されており、コンデンサ９４の他方端は接地されてい
る。また、ダイオード９０のアノード端子は抵抗９２と
コンデンサ９４の接続点と接続されており、カソード端
子には、バス５を介して受信するパケットに対応するシ
リアルデータが入力される。また、バッファ９６の入力
端は、抵抗９２とコンデンサ９４の接続点に接続されて
いる。バッファ９６の出力は、パケット終了検出部８６
の出力としてＣＰＵ４０に入力される。

【００２９】上述した制御部６０がパリティ設定手段
に、送信処理部２８およびＤＭＡＣ２６が送信処理手段
に、受信処理部４８およびＤＭＡＣ４６が受信処理手段
に、制御部８０がパリティチェック手段に、ＣＰＵ４０
およびＲＡＭ４４がパケット分離手段にそれぞれ対応す
る。

【００３０】次に、パケット終了検出部８６の動作につ
いて説明する。図６は、パケット終了検出部８６の動作
を説明する図である。図６（ａ）は、パケット終了検出
部８６に入力されているパケット（シリアルデータ）の
一例を示し、図６（ｂ）および図６（ｃ）は、コンデン
サ９４の両端に現れる電圧波形の一例を示している。

【００３１】図５に示したパケット終了検出部８６で
は、入力されるシリアルデータがハイレベルとなってい
る場合に、抵抗９２を流れる電流によりコンデンサ９４
に電荷が蓄積され、コンデンサ９４の両端電圧が徐々に
上昇する。また、入力されるシリアルデータがローレベ
ルになると、コンデンサ９４に蓄積された電荷がダイオ
ード９０を介して放電されるため、瞬時にしてコンデン
サ９４の両端電圧がほぼ０Ｖまで低下する。ところで、
入力されるシリアルデータがハイレベルに変化したとき
に、コンデンサ９４の両端電圧が所定値に達してバッフ
ァ９６の出力がハイレベルに変化するまでの時間ｔは、
抵抗９２の抵抗値Ｒとコンデンサ９４の静電容量Ｃとを
組み合わせた時定数によって定まり、この時定数を変更
することによりある範囲で任意に設定することができ
る。例えば、図６（ａ）に示すように、１つのパケット
の終了を検出するための時間をＴとすると、上述した時
間ｔをこの時間Ｔ以上に設定することにより、ＣＰＵ４
０は、バッファ９６から出力されるパケット終了信号を
検出したときにパケットの終了判断を行うことができ
る。

【００３２】ところで、通常、抵抗やコンデンサ等の部
品は素子定数にばらつきがあるため、本実施形態のパケ
ット終了検出部８６がパケット終了信号を出力するまで
の時間ｔにもばらつきがある。このため、パケットの終
了を検出するために必要な時間Ｔよりもパケット終了信
号が出力されるまでの時間ｔの方が長くなると、図６
（ｃ）に示すようにパケット１の終了を検出することが
できなくなり、複数のパケット（図６（ｃ）の例では２
つのパケット１、２）が誤って１つのパケットとして受
信されてしまう場合もあり得る。

【００３３】しかし、本実施形態のデータ通信システム
では、パケットの先頭の受信データ列のみが奇数パリテ
ィに、それ以外の受信データ列が偶数パリティに設定さ
れているため、パケットの各受信データ列に対して偶数
パリティに対応するパリティチェックを行った際に、１
つのパケット内に先頭の受信データ以外にパリティエラ
ーとなる受信データ列が存在する場合には、本来であれ
ば２つ以上のパケットとして別々に受信処理を行うべき
ところを１つのパケットとして誤って受信したことが容
易にわかるようになっている。

【００３４】本実施形態のデータ通信システムは上述し
た構成を有しており、次にこれらの装置間で行われるデ
ータ通信動作を説明する。初めに、ナビゲーション装置
２におけるデータ送信動作について説明する。

【００３５】図７は、ナビゲーション装置２がオーディ
オ装置４に対してパケットを送信する際の動作手順を示
す流れ図である。初めに、ＣＰＵ２０は、送信対象とな
るパケットがＲＡＭ２４内にあるか否かを判定する（ス
テップ１００）。送信対象となるパケットがＲＡＭ２４
内に存在する場合には、ステップ１００において肯定判
断がなされ、次にＣＰＵ２０は、ＤＭＡＣ２６に対して
ＤＭＡ転送動作を停止するよう指示し（ステップ１０
１）、制御部６０に対してパリティ設定を奇数パリティ
にするように指示する（ステップ１０２）。送信対象と
なるパケットがない場合には、ステップ１００において
否定判断がなされ、ＣＰＵ２０は、送信対象パケットが
あるか否かの判定を繰り返す。

【００３６】次に、ＣＰＵ２０は、送信対象パケットの
先頭１バイト目をＲＡＭ２４から読み出して送信処理部
２８に出力する。送信処理部２８は、ＣＰＵ２０から受
け取ったデータに対して所定のデータ処理を施し、オー
ディオ装置４に向けて送信する（ステップ１０３）。具
体的には、ＣＰＵ２０から出力されたデータは、送信処
理部２８内の制御部６０によってシリアルデータに変換
され、スタートビット、ストップビット、パリティ（奇
数パリティ）が付加された後に送信レジスタ６２に出力
され、バッファ６４を介してバス５に送出される。

【００３７】また、ＣＰＵ２０は、パケットの先頭１バ
イト目の送信が終了したか否かを判定し（ステップ１０
４）、送信が終了していない場合にはこの判定動作を繰
り返す。また、送信が終了した場合には、ＣＰＵ２０
は、制御部６０に対してパリティ設定を偶数パリティに
変更するよう指示する（ステップ１０５）。

【００３８】次に、ＣＰＵ２０は、ＤＭＡＣ２６に対し
てＤＭＡ転送指示を与える（ステップ１０６）。ＤＭＡ
Ｃ２６は、ＣＰＵ２０から与えられたＤＭＡ転送指示に
したがって、ＲＡＭ２４に格納されたデータ（送信対象
パケットの２バイト目以降に対応するデータ）を読み出
し、これを送信処理部２８に向けて転送する。送信処理
部２８は、ＤＭＡＣ２６によってＲＡＭ２４から転送さ
れてくるデータに対して所定のデータ処理を施し、オー
ディオ装置４に向けて送信する（ステップ１０７）。具
体的には、送信処理部２８に入力されたデータは、制御
部６０によって順にシリアルデータに変換され、スター
トビット、ストップビット、パリティ（偶数パリティ）
が付加された後に送信レジスタ６２に出力され、バッフ
ァ６４を介してバス５に送出される。

【００３９】次に、ＣＰＵ２０は、ＤＭＡＣ２６からＤ
ＭＡ転送動作の終了を示す割り込み信号が出力されたか
否かを調べることにより、パケットの送信処理が終了し
たか否かを判定する（ステップ１０８）。パケットの送
信処理が終了した場合には、ステップ１００に戻り、送
信対象パケットがあるか否かの判定以降の動作が繰り返
される。また、パケットの送信処理が終了していない場
合には、パケット送信が終了したか否かの判定が繰り返
される。

【００４０】このように、本実施形態のナビゲーション
装置２は、パケットを送信する際に、パケットの先頭１
バイト目に対しては奇数パリティに設定してパリティを
付加し、パケットの２バイト目以降に対しては偶数パリ
ティに設定してパリティを付加してパケット送信を行っ
ている。したがって、ナビゲーション装置２から送信さ
れるパケットは、常に先頭１バイト目のみが奇数パリテ
ィで２バイト目以降が偶数パリティとなっている。

【００４１】次に、オーディオ装置４におけるパケット
受信動作について説明する。ナビゲーション装置２から
送信されたパケットは、バッファ８２を介して受信レジ
スタ８４に格納される。制御部８０は、スタートビット
とストップビットにより区切られたデータが受信レジス
タ８４に入力される毎に、このデータをパラレルデータ
に変換してパリティチェックを行い、１バイト単位の受
信データ列を抽出するとともにパリティチェック結果を
含む１バイトのステータス情報を生成する。受信データ
列およびステータス情報は、ＤＭＡＣ４６によってＲＡ
Ｍ４４に設定された「受信バッファ領域」に一時的に格
納される。

【００４２】次に、パケット終了が検出された後に、Ｃ
ＰＵ４０がＲＡＭ４４内の受信バッファ領域に格納され
たデータに基づいてパケットを再構成する際の動作手順
について説明する。図８は、ＣＰＵ４０が受信パケット
を再構成する際の動作手順を示す流れ図である。また、
図９は、ＲＡＭ４４内の受信バッファ領域に格納されて
いるデータの一例を示す図であり、ナビゲーション装置
２から送信されたパケット１およびパケット２が誤って
１つのパケットとして受信された場合の例を示してい
る。図９において、各データに付加された“Ｈ”は１６
進数であることを示している。また、“Ｈ”の後に
“＊”が付加されているものはステータス情報であるこ
とを示しており、例えば“３ＣＨ＊”は、データ列“３
ＣＨ”に対応するステータス情報であることを示してい
る。

【００４３】ＣＰＵ４０は、パケット終了による割り込
み信号（パケット終了信号）またはＤＭＡ転送終了によ
る割り込み信号が入力されたか否かを判定する（ステッ
プ２００）。割り込み信号が入力されると、ステップ２
００において肯定判断がなされ、次にＣＰＵ４０は、Ｄ
ＭＡＣ４６に対してＤＭＡ転送動作を停止するよう指示
する（ステップ２０１）。割り込み信号が入力されてい
ない場合には、ステップ２００において否定判断がなさ
れ、割り込み信号が入力されたか否かの判定を繰り返
す。

【００４４】次に、ＣＰＵ４０は、ＤＭＡＣ４６がＤＭ
Ａ転送動作を停止する直前にデータを格納したアドレス
（以後、これを「ＤＭＡ転送アドレス」と称する）をＤ
ＭＡＣ４６から取得する（ステップ２０２）。図９に示
した例では、ステータス情報である“１ＣＨ＊”が格納
されているアドレスがＤＭＡ転送アドレスとなる。

【００４５】次に、ＣＰＵ４０は、ステップ２０２にお
いて取得したＤＭＡ転送アドレスの値からＲＡＭ４４内
の受信バッファ領域の先頭アドレスの値を減算した結果
に１を加算することにより、受信バッファ領域に格納さ
れたデータのバイト数を求める（ステップ２０３）。図
９に示した例では、受信バッファ領域に格納されたデー
タのバイト数は２６バイトとなる。

【００４６】次に、ＣＰＵ４０は、データ読み出し先の
アドレスを表す変数として「読み出しアドレス」を設定
し、初期値としてＲＡＭ４４内の受信バッファ領域の先
頭アドレスを設定する（ステップ２０４）。また、ＣＰ
Ｕ４０は、処理が終了したデータのバイト数を表す変数
として「処理終了バイト数」を設定し、初期値として０
を設定する（ステップ２０５）。

【００４７】次に、ＣＰＵ４０は、ステップ２０４で設
定した変数である「読み出しアドレス」に基づいてＲＡ
Ｍ４４内の受信バッファ領域から受信データ列およびス
テータス情報を読み出し（ステップ２０６）、ステータ
ス情報を調べることにより読み出した受信データ列がパ
リティエラーであるか否かを判定する（ステップ２０
７）。読み出した受信データ列がパリティエラーである
と判定された場合には、ステップ２０７において肯定判
断がなされ、ＣＰＵ４０は、ステップ２０５において設
定した変数である「処理終了バイト数」に格納された値
を調べ、この値をＲＡＭ４４内に設定された「パケット
先頭アドレスバッファ領域」に格納し（ステップ２０
８）、ステップ２０６で読み出した受信データ列をＲＡ
Ｍ４４内に設定された「データバッファ領域」に格納す
る（ステップ２０９）。また、ステップ２０６において
読み出した受信データ列がパリティエラーでない場合に
は、ステップ２０７において否定判断がなされ、この場
合には、ステップ２０９の処理、すなわちステップ２０
６で読み出した受信データ列をデータバッファ領域に格
納する処理のみを行う。

【００４８】次に、ＣＰＵ４０は、変数「読み出しアド
レス」に格納する値に２を加算し（ステップ２１０）、
変数「処理終了バイト数」に格納する値に１を加算する
（ステップ２１１）。その後、ＣＰＵ４０は、変数「処
理終了バイト数」に格納された値を２倍した値が、ステ
ップ２０３で調べたバイト数（受信バッファ領域に格納
された受信データのバイト数）と等しいか否かを調べる
ことにより、未処理の処理対象データがまだあるか否か
を判定する（ステップ２１２）。変数「処理終了バイト
数」に格納された値を２倍した値が、ステップ２０３で
調べたバイト数と等しくない場合にはステップ２１２に
おいて肯定判断がなされ、ＣＰＵ４０は、ステップ２０
６に戻り、受信データ列およびステータス情報の読み出
し動作以降の処理を繰り返す。また、変数「処理終了バ
イト数」に格納された値を２倍した値が、ステップ２０
３で調べたバイト数と等しい場合には処理対象となる未
処理のデータが残っていないということであるので、Ｃ
ＰＵ４０はパケットの再構成動作を終了して、再びステ
ップ２００に戻って割り込み信号待ちの状態になる。

【００４９】図１０は、再構成されたパケットの一例を
示す図であり、上述した図８に示した処理を図９に示し
たパケットに対して行った結果を示している。図１０に
示すように、ＲＡＭ４４内に設定されたデータバッファ
領域の先頭アドレスが“００Ｈ”であるとすると、パケ
ット１に対応する受信データ列がアドレス“００Ｈ”〜
“０６Ｈ”までの領域に格納され、パケット２に対応す
る受信データ列がアドレス“０７Ｈ”〜“０ＣＨ”まで
の領域に格納されている。また、ＲＡＭ４４内のパケッ
ト先頭アドレスバッファ領域には、パリティエラーが検
出された受信データ列が格納されているアドレスが格納
されている。したがって、ＣＰＵ４０は、ＲＡＭ４４内
のパケット先頭アドレスバッファ領域に格納されたデー
タを調べることによって、ＲＡＭ４４内のデータバッフ
ァ領域に格納されたデータ列において、アドレス“００
Ｈ”に格納された受信データ列とアドレス“０７Ｈ”に
格納された受信データ列のそれぞれがパケットの先頭で
あることが分かり、２つのパケットを簡単に分離するこ
とができる。

【００５０】このように、本実施形態のデータ通信シス
テムでは、ナビゲーション装置２とオーディオ装置４の
間でパケットの送受信を行う際に、送信側であるナビゲ
ーション装置２は、送信対象となるパケットの先頭１バ
イト目のデータについては奇数パリティのパリティビッ
トを付加し、２バイト目以降に対しては偶数パリティの
パリティビットを付加している。受信側であるオーディ
オ装置４は、複数のパケットを誤って１つのパケットと
して受信した場合にも、受信したパケットに対して１バ
イト毎にパリティチェックを行ってパリティエラーであ
る受信データ列を検出することにより、容易にパケット
の先頭位置、すなわち各パケットの終了を確実に検出す
ることができ、複数のパケットが１つのパケットとして
受信された場合であっても本来の複数のパケットに容易
に分離することができる。したがって、パケットの切れ
目を誤って受信した場合であっても、パケットの再送を
行う必要がなく、通信速度を上げることができる。ま
た、複数のパケットを誤って１つのパケットとして受信
した場合であってもその後の処理で元の複数のパケット
に分離することができることから、パケットの終了を検
出するために設定していた一定の時間Ｔを短く設定する
ことができるため、送受信されるパケットが多い場合の
通信速度を大幅に上げることができる。

【００５１】なお、上述した実施形態（後述する第２の
実施形態についても同様）では、ナビゲーション装置２
からオーディオ装置４に対してパケットを送信する場合
を例に取って説明したが、反対にオーディオ装置４から
ナビゲーション装置２にパケットを送信する場合や、そ
の他の装置間でパケットを送受信する場合にも本発明を
適用することができる。また、上述した実施形態（後述
する第２の実施形態についても同様）において、送信側
であるナビゲーション装置２は、送信対象となるパケッ
トの先頭１バイト目に対しては奇数パリティに設定して
パリティビットを付加し、２バイト目以降に対しては偶
数パリティに設定してパリティビットを付加していた
が、この奇数／偶数パリティの設定は反対にしてもよ
い。この場合には、受信側であるオーディオ装置４は、
受信パケットに対するパリティチェックの際に、常に奇
数パリティに設定してパリティチェックを行うようにす
ればよい。

【００５２】〔第２の実施形態〕ところで、上述した第
１の実施形態では、受信パケットに含まれる各受信デー
タ列は、パリティエラーの有無に関わらずＤＭＡＣ４６
の制御によってＲＡＭ４４に転送される場合を説明した
が、受信処理部４８内の制御部８０の仕様によっては、
パリティエラーが発生した際に処理が中断され、このエ
ラーをクリアしない間はＤＭＡＣ４６による受信データ
列の転送動作を行うことができない場合も考えられる。
第２の実施形態では、このような場合の動作を説明す
る。

【００５３】図１１は、各受信データ列にパリティエラ
ーが発生した際のＣＰＵ４０の動作手順を示す流れ図で
ある。ＣＰＵ４０は、パリティエラーの発生による割り
込み信号が入力されたか否かを判定する（ステップ３０
０）。パケットの先頭の受信データ列が受信レジスタ８
４に格納されると、制御部８０による偶数パリティのパ
リティチェックにおいてパリティエラーが発生するた
め、制御部８０においてパリティエラーフラグがセット
されるとともに、パリティエラーに対応する割り込み信
号がＣＰＵ４０に送られ、ステップ３００において肯定
判断が行われる。

【００５４】次に、ＣＰＵ４０は、受信処理部４８内の
制御部８０のパリティエラーフラグをクリアした後（ス
テップ３０１）、その時点で受信レジスタ８４に格納さ
れている受信データ列を制御部８０を介して読み出し、
ＲＡＭ４４内に設定された「パケット先頭データバッフ
ァ領域」に格納する（ステップ３０２）。

【００５５】また、ＣＰＵ４０は、ＤＭＡＣ４６がＤＭ
Ａ転送動作を停止する直前にデータを格納した「ＤＭＡ
転送アドレス」をＤＭＡＣ４６から取得する（ステップ
３０３）。

【００５６】次に、ＣＰＵ４０は、パケットの先頭の受
信データ列の次に受信される２番目の受信データ列が、
一旦ＲＡＭ４４内の受信バッファ領域に格納された後に
転送されるデータバッファ領域のアドレスをパケット先
頭アドレスバッファ領域に格納する（ステップ３０
４）。

【００５７】図１２は、ＣＰＵ４０によって行われる受
信パケットの再構成の動作手順を示す図である。図１２
に示した動作手順は、基本的には図８に示した動作手順
に含まれるステップ２０７および２０８の処理を削除し
たものである。

【００５８】ＣＰＵ４０は、パケット終了による割り込
み信号またはＤＭＡ転送終了による割り込み信号が入力
されたか否かを判定する（ステップ４００）。割り込み
信号が入力されると、ステップ４００において肯定判断
がなされ、次にＣＰＵ４０は、ＤＭＡＣ４６に対してＤ
ＭＡ転送動作を停止するよう指示する（ステップ４０
１）。割り込み信号が入力されていない場合には、ステ
ップ４００において否定判断がなされ、割り込み信号が
入力されたか否かの判定を繰り返す。

【００５９】次に、ＣＰＵ４０は、ＤＭＡＣ４６がＤＭ
Ａ転送動作を停止する直前にデータを格納したアドレス
（「ＤＭＡ転送アドレス」）をＤＭＡＣ４６から取得す
る（ステップ４０２）。また、ＣＰＵ４０は、ステップ
４０２において取得したＤＭＡ転送アドレスの値からＲ
ＡＭ４４内の受信バッファ領域の先頭アドレスの値を減
算した結果に１を加算することにより、受信バッファ領
域に格納されたデータのバイト数を求める（ステップ４
０３）。

【００６０】次に、ＣＰＵ４０は、データ読み出し先の
アドレスを表す変数として「読み出しアドレス」を設定
し、初期値としてＲＡＭ４４内の受信バッファ領域の先
頭アドレスを設定する（ステップ４０４）。また、ＣＰ
Ｕ４０は、処理が終了したデータのバイト数を表す変数
として「処理終了バイト数」を設定し、初期値として０
を設定する（ステップ４０５）。

【００６１】次に、ＣＰＵ４０は、ステップ４０４で設
定した変数である「読み出しアドレス」に基づいてＲＡ
Ｍ４４内の受信バッファ領域から受信データ列を読み出
し（ステップ４０６）、この読み出した受信データ列を
ＲＡＭ４４内に設定された「データバッファ領域」に格
納する（ステップ４０７）。次に、ＣＰＵ４０は、変数
「読み出しアドレス」に格納する値に２を加算し（ステ
ップ４０８）、変数「処理終了バイト数」に格納する値
に１を加算する（ステップ４０９）。その後、ＣＰＵ４
０は、変数「処理終了バイト数」に格納された値を２倍
した値が、ステップ４０３で調べたバイト数（受信バッ
ファ領域に格納された受信データのバイト数）と等しい
か否かを調べることにより、未処理の処理対象データが
まだあるか否かを判定する（ステップ４１０）。変数
「処理終了バイト数」に格納された値を２倍した値が、
ステップ４０３で調べたバイト数と等しくない場合には
ステップ４１０において否定判断がなされ、ＣＰＵ４０
は、ステップ４０６に戻り、受信データ列の読み出し動
作以降の処理を繰り返す。また、変数「処理終了バイト
数」に格納された値を２倍した値が、ステップ４０３で
調べたバイト数と等しい場合には処理対象となる未処理
のデータが残っていないということであるので、ＣＰＵ
４０はパケットの再構成動作を終了して、再びステップ
４００に戻って割り込み信号待ちの状態になる。

【００６２】図１３は、第２の実施形態において再構成
されたパケットの一例を示す図である。図１３に示すよ
うに、受信処理部４８においてパケット１が受信された
場合に、先頭１バイト目のデータ“３ＣＨ”がパリティ
エラーになると、制御部８０からＣＰＵ４０に対して割
り込み信号が入力され、処理が中断する。このとき、Ｃ
ＰＵ４０は、この先頭の受信データ列“３ＣＨ”をデー
タバッファ領域とは別のパケット先頭データバッファ領
域に格納するとともに、２番目の受信データ列が格納さ
れるデータバッファ領域のアドレス“００Ｈ”をパケッ
ト先頭アドレスバッファ領域に格納する。以後、２番目
の受信データ列については、第１の実施形態の場合と同
様にデータバッファ領域への転送が行われる。但し、本
実施形態では、本来のパケットの先頭の受信データ列に
おいてパリティエラーとなってＤＭＡ転送動作が中断さ
れるため、本来のパケットのそれぞれに対応するデータ
の転送動作が別々に行われることになる。

【００６３】また、パケット１とパケット２が分離され
ずに受信された場合に、パケット２の先頭１バイト目の
データ“１ＥＨ”はパリティエラーとなっているので、
上述した図１１に示した処理が行われて、この受信デー
タ列“１ＥＨ”はＲＡＭ４４内のパケット先頭データバ
ッファ領域において先に格納されたデータ“３ＣＨ”の
次に格納される。また、パケット２の２バイト目以降の
データは、ＲＡＭ４４内の受信バッファ領域に一旦格納
された後に図１２に示した処理が行われ、図１３に示す
ようにデータバッファ領域において先に格納されたパケ
ット１のデータの次に格納される。

【００６４】したがって、ＣＰＵ４０は、ＲＡＭ４４内
のパケット先頭アドレスバッファ領域に格納されたデー
タを調べることによって、ＲＡＭ４４内のデータバッフ
ァ領域に格納された各データ列において、アドレス“０
０Ｈ”に格納された受信データ列とアドレス“０６Ｈ”
に格納された受信データ列のそれぞれがパケットの先頭
から２バイト目であることが分かるので２つのパケット
を簡単に分離することができる。また、分離されたそれ
ぞれのパケットに対して、パケット先頭データバッファ
領域に格納された先頭１バイト目のデータを加えること
によって、パケット１およびパケット２を復元すること
ができる。

【００６５】

【発明の効果】上述したように、本発明によれば、パケ
ットに含まれる複数のデータについて、先頭のデータの
パリティとそれ以外のデータのパリティとが異なるよう
に設定してパケットの送信を行っており、受信側におい
て複数のパケットを１つのパケットと誤って判断した場
合であっても、パリティエラーの有無に応じて各パケッ
トの先頭位置、すなわち各パケットの終了を確実に検出
することができる。また、パケットの終了を検出するた
めに複数のパケットの送出間隔を長く設定する必要がな
くなるため、データの通信速度を上げることができる。

【図面の簡単な説明】

【図１】第１の実施形態のデータ通信システムの全体構
成を示す図である。

【図２】ナビゲーション装置およびオーディオ装置の詳
細構成を示す図である。

【図３】パケットのデータ構造を示す図である。

【図４】スタートビット、ストップビット、パリティに
ついて説明する図である。

【図５】パケット終了検出部の詳細構成を示す図であ
る。

【図６】パケット終了検出部の動作を説明する図であ
る。

【図７】ナビゲーション装置がオーディオ装置に対して
パケットを送信する際の動作手順を示す流れ図である。

【図８】パケットを再構成する際の動作手順を示す流れ
図である。

【図９】受信バッファ領域に格納されているデータの一
例を示す図である。

【図１０】再構成されたパケットの一例を示す図であ
る。

【図１１】第２の実施形態において、各受信データ列に
パリティエラーが発生した際のＣＰＵの動作手順を示す
流れ図である。

【図１２】ＣＰＵによって制御部内のパリティエラーフ
ラグがクリアされた後に行われる受信パケットの再構成
の動作手順を示す図である。

【図１３】第２の実施形態において再構成されたパケッ
トの一例を示す図である。

【符号の説明】

２ ナビゲーション装置 ４ オーディオ装置 ２０、４０ ＣＰＵ ２２、４２ ＲＯＭ ２４、４４ ＲＡＭ ２６、４６ ＤＭＡＣ（ＤＭＡコントローラ） ２８ 送信処理部 ４８ 受信処理部 ６０、８０ 制御部 ６２ 送信レジスタ ６４、８２ バッファ ８４ 受信レジスタ ８６ パケット終了検出部

フロントページの続き Ｆターム(参考） 5B001 AA01 AA04 AA14 AB01 AD06 AE02 5K030 GA01 HA08 KA12 LA01 LA19 LD02 5K034 DD01 DD02 EE11 HH01 HH02 MM01 9A001 BB04 EE01 FF05 LL05

Claims (3)

【特許請求の範囲】
1. 【請求項１】 パリティビットが付加された所定のビッ
   ト長のデータを複数含んで構成されるパケットの送信を
   行うデータ通信方式において、 前記パケットに含まれる複数の前記データについて、先
   頭の前記データに対応するパリティビットを奇数パリテ
   ィおよび偶数パリティのいずれか一方に設定し、他の前
   記データに対応するパリティビットを奇数パリティおよ
   び偶数パリティのいずれか他方に設定するパリティ設定
   手段と、 前記パリティ設定手段によって設定されたパリティビッ
   トが付加された複数の前記データからなる前記パケット
   を送信する送信処理手段と、 を備えることを特徴とするデータ通信方式。
2. 【請求項２】 請求項１において、 前記送信処理手段から送信されたデータを通信路を介し
   て受信する受信処理手段と、 前記受信処理手段によって受信したデータのパリティチ
   ェックを行うパリティチェック手段と、 前記パリティチェック手段によるチェック結果に基づい
   て、受信した前記パケットの先頭位置および終了位置の
   少なくとも一方を検出するパケット分離手段と、 を備えることを特徴とするデータ通信方式。
3. 【請求項３】 請求項２において、 前記送信処理手段および前記受信処理手段は、ダイレク
   ト・メモリ・アクセスによって送受信動作を行うことを
   特徴とするデータ通信方式。