JP2581705B2 - 直列デ−タ転送システム - Google Patents
直列デ−タ転送システムInfo
- Publication number
- JP2581705B2 JP2581705B2 JP62248852A JP24885287A JP2581705B2 JP 2581705 B2 JP2581705 B2 JP 2581705B2 JP 62248852 A JP62248852 A JP 62248852A JP 24885287 A JP24885287 A JP 24885287A JP 2581705 B2 JP2581705 B2 JP 2581705B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- serial
- byte
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】 〔概要〕 装置Ａと装置Ｂ間でデータ転送を行うのに、直列信号
による伝送路（例えば、光ファイバ）に、上記データを
コード変換して伝送する際、例えば、Ｍビット単位に、
そのデータの特性を決定するＮビットのフラグを備え、
特定のＭビットデータを繰り返して転送し、受信側で照
合チェックを行う形式を持ち、且つ通常のデータは上記
Ｍビットの複数倍を単位として転送される直列データ転
送システムに関し、 直列信号による伝送路上でのビット反転により上記特
性が他の特性に化けることを防止することを目的とし、 上記直列データ転送システムにおいて、前記データ
は、Ｍビットからなる第１のＭビットデータと、前記第
１のＭビットデータが照合されるべきデータか否かを示
し、Ｍビットデータ間隔離れて分割配置されるＮビット
フラグデータと、前記第１のＭビットデータが照合され
るべきデータの場合には、前記第１のＭビットデータと
同一である第２のＭビットデータと、前記第１のＭビッ
トデータが照合されるべきデータでない場合には、前記
第１のＭビットデータと異なる第３のＭビットデータを
含み、前記装置Ｂは、前記Ｎビットフラグデータによっ
て、Ｍビットデータが照合されるべきデータか否かを認
識し、前記第１のＭビットデータ、第２のＭビットデー
タを照合チェックするように構成する。
による伝送路（例えば、光ファイバ）に、上記データを
コード変換して伝送する際、例えば、Ｍビット単位に、
そのデータの特性を決定するＮビットのフラグを備え、
特定のＭビットデータを繰り返して転送し、受信側で照
合チェックを行う形式を持ち、且つ通常のデータは上記
Ｍビットの複数倍を単位として転送される直列データ転
送システムに関し、 直列信号による伝送路上でのビット反転により上記特
性が他の特性に化けることを防止することを目的とし、 上記直列データ転送システムにおいて、前記データ
は、Ｍビットからなる第１のＭビットデータと、前記第
１のＭビットデータが照合されるべきデータか否かを示
し、Ｍビットデータ間隔離れて分割配置されるＮビット
フラグデータと、前記第１のＭビットデータが照合され
るべきデータの場合には、前記第１のＭビットデータと
同一である第２のＭビットデータと、前記第１のＭビッ
トデータが照合されるべきデータでない場合には、前記
第１のＭビットデータと異なる第３のＭビットデータを
含み、前記装置Ｂは、前記Ｎビットフラグデータによっ
て、Ｍビットデータが照合されるべきデータか否かを認
識し、前記第１のＭビットデータ、第２のＭビットデー
タを照合チェックするように構成する。
本発明は、装置Ａと装置Ｂ間でデータ転送を行うの
に、直列信号による伝送路（例えば、光ファイバ）に、
上記データをコード変換して伝送する際、例えば、Ｍビ
ット単位に、そのデータの特性を決定するＮビットのフ
ラグを備え、特定のＭビットデータを繰り返して転送
し、受信側で照合チェックを行う形式を持ち、且つ通常
のデータは上記Ｍビットの複数倍を単位として転送され
る直列データ転送方式に関する。
に、直列信号による伝送路（例えば、光ファイバ）に、
上記データをコード変換して伝送する際、例えば、Ｍビ
ット単位に、そのデータの特性を決定するＮビットのフ
ラグを備え、特定のＭビットデータを繰り返して転送
し、受信側で照合チェックを行う形式を持ち、且つ通常
のデータは上記Ｍビットの複数倍を単位として転送され
る直列データ転送方式に関する。
最近の計算機システムの規模の拡大化に伴って、入出
力装置（I/O）が増加し、本体装置とは離れた場所に設
置されることが多くなり、伝送路が伸びる動向にある。
力装置（I/O）が増加し、本体装置とは離れた場所に設
置されることが多くなり、伝送路が伸びる動向にある。
一方、光ファイバの媒体技術の進歩に伴って、該光フ
ァイバによるデータ伝送が実用化されつつあるが、該光
ファイバによる伝送路上では、ビット誤りを少なくする
為にマーク率を50％とする必要があり、転送データを３
ビット４ビットにコード変換して送出することを行っ
ている。
ァイバによるデータ伝送が実用化されつつあるが、該光
ファイバによる伝送路上では、ビット誤りを少なくする
為にマーク率を50％とする必要があり、転送データを３
ビット４ビットにコード変換して送出することを行っ
ている。
このような、マーク率を50％に保持する伝送方式を採
っても、ビット反転によって、一般のデータが制御コマ
ンド等に化ける問題があり、該データ化けのない直列デ
ータ転送方式が必要とされる。
っても、ビット反転によって、一般のデータが制御コマ
ンド等に化ける問題があり、該データ化けのない直列デ
ータ転送方式が必要とされる。
第４図は、従来の直列データ転送方式を説明する図で
あって、（ａ）は直列データ伝送路の構成例を示し、
（ｂ）は直列データ転送におけるフレーム構成の一例を
示し、（ｃ）はコード変換の例を示し、（ｄ）は制御コ
マンド，制御データの転送フオーマットの例を示してい
る。
あって、（ａ）は直列データ伝送路の構成例を示し、
（ｂ）は直列データ転送におけるフレーム構成の一例を
示し、（ｃ）はコード変換の例を示し、（ｄ）は制御コ
マンド，制御データの転送フオーマットの例を示してい
る。
先ず、本体装置（装置Ａ）１から、遠くに配置されて
いる入出力装置（I/O）４を配下に接続している入出力
制御装置（装置Ｂ）２にデータを転送する場合、（ａ）
図に示した光ファイバによる直列伝送路３を通して、デ
ータ伝送を行う。
いる入出力装置（I/O）４を配下に接続している入出力
制御装置（装置Ｂ）２にデータを転送する場合、（ａ）
図に示した光ファイバによる直列伝送路３を通して、デ
ータ伝送を行う。
このとき、（ｂ）図に示した１フレームのデータ５の
内、フレームヘッダ（FH）を除くデータユニット（DT0
〜DT31）は、該直列伝送路３上でのビット誤りを少なく
する為に、3B（ビット）4B（ビット）のコード変換が
施されて、該光ファイバによる直列伝送路に送出され、
受信側においては、4B3Bのコード変換が施されて元の
直列データに戻り、入出力装置（I/O）４に送出され
る。
内、フレームヘッダ（FH）を除くデータユニット（DT0
〜DT31）は、該直列伝送路３上でのビット誤りを少なく
する為に、3B（ビット）4B（ビット）のコード変換が
施されて、該光ファイバによる直列伝送路に送出され、
受信側においては、4B3Bのコード変換が施されて元の
直列データに戻り、入出力装置（I/O）４に送出され
る。
ここで、上記フレームヘッダ（FH）は、元々マーク率
50％の固定パタンであるので、上記コード変換の対象外
となっている。
50％の固定パタンであるので、上記コード変換の対象外
となっている。
上記3B4Bのコード変換は、前述のように、直列伝送
路３上に送出したコードのマーク率を50％にする為に行
われるもので、具体的には、（ｃ）図に示した変換表に
よるコード変換が行われる。
路３上に送出したコードのマーク率を50％にする為に行
われるもので、具体的には、（ｃ）図に示した変換表に
よるコード変換が行われる。
即ち、コード変換のモードを２種類設け、伝送路３に
‘1'を多く送出するケース（CODE B）を含むモードをモ
ード０に、伝送路３に‘1'を少なく送出するケース（CO
DE C）を含むモードをモード１とする。
‘1'を多く送出するケース（CODE B）を含むモードをモ
ード０に、伝送路３に‘1'を少なく送出するケース（CO
DE C）を含むモードをモード１とする。
初期状態をモード０として、モード０でのコード変換
表によりコード変換を行う。このとき上記「CODE B」を
送出するとモード１に遷移して、モード１でのコード変
換に移る。
表によりコード変換を行う。このとき上記「CODE B」を
送出するとモード１に遷移して、モード１でのコード変
換に移る。
又、該モード１で「CODE C」を送出するとモード０に
遷移する。
遷移する。
この繰り返しでコード変換を行うが、「CODE A」の場
合には状態の遷移は行わない。
合には状態の遷移は行わない。
このようにして、光ファイバの伝送路３上でのマーク
率を50％に維持するようにしている。
率を50％に維持するようにしている。
通常、上記（ｂ）図に示した１フレームのデータ転送
を行う際、該１フレーム内でのエラーは、該フレームの
最後に付加されている公知の巡回符号（CRC）によりチ
ェックを行うことにより検出可能である。
を行う際、該１フレーム内でのエラーは、該フレームの
最後に付加されている公知の巡回符号（CRC）によりチ
ェックを行うことにより検出可能である。
然し、該巡回符号（CRC）迄待って、該フレームデー
タの正常性が分かるのでは、処理速度が遅れる。従っ
て、通常データのように、処理速度は要求されないが転
送レイトを向上させる必要がある場合には、上記巡回符
号（CRC）に頼り、処理速度が要求される制御コマン
ド，制御データについては、（ｄ）図に示すように、例
えば、同一データ50を繰り返し転送し、受信側において
比較チェックを行い、一致を検出することで、その正常
性を認識する方式を採っている。
タの正常性が分かるのでは、処理速度が遅れる。従っ
て、通常データのように、処理速度は要求されないが転
送レイトを向上させる必要がある場合には、上記巡回符
号（CRC）に頼り、処理速度が要求される制御コマン
ド，制御データについては、（ｄ）図に示すように、例
えば、同一データ50を繰り返し転送し、受信側において
比較チェックを行い、一致を検出することで、その正常
性を認識する方式を採っている。
このような場合、制御コマンドに続く制御データ（こ
れを‘11XX'で表す。但し‘11'はフラグビット‘XX'は
データを示している）においては、該制御データを3B
4B変換を行って、光ファイバの如き直列伝送路３上に送
出され、該伝送路３上においてエラーが発生し、受信側
で元のデータに戻す為に、4B3B変換を行った結果、
‘00XX'となると、受信側においては、制御コマンドと
認識し、誤動作を招くと云う問題があった。
れを‘11XX'で表す。但し‘11'はフラグビット‘XX'は
データを示している）においては、該制御データを3B
4B変換を行って、光ファイバの如き直列伝送路３上に送
出され、該伝送路３上においてエラーが発生し、受信側
で元のデータに戻す為に、4B3B変換を行った結果、
‘00XX'となると、受信側においては、制御コマンドと
認識し、誤動作を招くと云う問題があった。
本発明は上記従来の欠点に鑑み、直列データ転送方式
において、１フレーム内のエラーは巡回符号（CRC）チ
ェックにより検出可能であるが、該巡回符号（CRC）チ
ェック迄待って、その情報の正常性が分かるのでは、処
理速度が遅くなることから、処理速度は要求されない
が、転送トレイの要求される通常のデータについては、
該巡回符号（CRC）チェックに頼り、処理速度が要求さ
れる制御コマンド，制御データについては、同一データ
を繰り返して転送し、その一致性によってその正常性の
チェックを行っている直列データ転送方式で、該直列伝
送路上のビッドエラーによって、例えば、制御コマンド
に続く制御データが、制御コマンドに認識されることを
防止する直列データ転送方式を提供することを目的とす
るものである。
において、１フレーム内のエラーは巡回符号（CRC）チ
ェックにより検出可能であるが、該巡回符号（CRC）チ
ェック迄待って、その情報の正常性が分かるのでは、処
理速度が遅くなることから、処理速度は要求されない
が、転送トレイの要求される通常のデータについては、
該巡回符号（CRC）チェックに頼り、処理速度が要求さ
れる制御コマンド，制御データについては、同一データ
を繰り返して転送し、その一致性によってその正常性の
チェックを行っている直列データ転送方式で、該直列伝
送路上のビッドエラーによって、例えば、制御コマンド
に続く制御データが、制御コマンドに認識されることを
防止する直列データ転送方式を提供することを目的とす
るものである。
上記の問題点は、 直列信号によりデータを送信する装置Ａ及び前記デー
タを受信する装置Ｂと、前記装置Ａと前記装置Ｂを接続
し、前記データを転送する伝送路を有する直列データ転
送システムであって、前記データは、Ｍビットからなる
第１のＭビットデータと、前記第１のＭビットデータが
照合されるべきデータか否かを示し、Ｍビットデータ間
隔離れて分割配置されるＮビットフラグデータと、前記
第１のＭビットデータが照合されるべきデータの場合に
は、前記第１のＭビットデータと同一である第２のＭビ
ットデータと、前記第１のＭビットデータが照合される
べきデータでない場合には、前記第１のＭビットデータ
と異なる第３のＭビットデータを含み、前記装置Ｂは、
前記Ｎビットフラグデータによって、Ｍビットデータが
照合されるべきデータか否かを認識し、前記第１のＭビ
ットデータ、第２のＭビットデータを照合チェックする
ように構成する。
タを受信する装置Ｂと、前記装置Ａと前記装置Ｂを接続
し、前記データを転送する伝送路を有する直列データ転
送システムであって、前記データは、Ｍビットからなる
第１のＭビットデータと、前記第１のＭビットデータが
照合されるべきデータか否かを示し、Ｍビットデータ間
隔離れて分割配置されるＮビットフラグデータと、前記
第１のＭビットデータが照合されるべきデータの場合に
は、前記第１のＭビットデータと同一である第２のＭビ
ットデータと、前記第１のＭビットデータが照合される
べきデータでない場合には、前記第１のＭビットデータ
と異なる第３のＭビットデータを含み、前記装置Ｂは、
前記Ｎビットフラグデータによって、Ｍビットデータが
照合されるべきデータか否かを認識し、前記第１のＭビ
ットデータ、第２のＭビットデータを照合チェックする
ように構成する。
ことによって解決される。
即ち、本発明によれば、それぞれ、フラグビット‘0
0',‘11',‘10'等を備えた制御コマンド，制御データ，
通常データで、１フレームを構成する直列データを、3B
4Bのコード変換を行って、直列伝送路を伝送する際
に、上記フラグビットを１ビットデータに分割し、少な
くとも、上記コード変換のビット数（３ビット）以上、
具体的には、転送単位の１バイト離して配置すると共
に、上記通常データが２バイト単位になっているとき
に、１バイトのデータが含まれている場合には、該１バ
イドデータの反転データを後半のバイトに載せるように
したものであるので、該直列伝送路上でのビットエラー
によって、例えば、制御データ,1バイトデータが制御コ
マンドに化けることを防止することができる効果があ
る。
0',‘11',‘10'等を備えた制御コマンド，制御データ，
通常データで、１フレームを構成する直列データを、3B
4Bのコード変換を行って、直列伝送路を伝送する際
に、上記フラグビットを１ビットデータに分割し、少な
くとも、上記コード変換のビット数（３ビット）以上、
具体的には、転送単位の１バイト離して配置すると共
に、上記通常データが２バイト単位になっているとき
に、１バイトのデータが含まれている場合には、該１バ
イドデータの反転データを後半のバイトに載せるように
したものであるので、該直列伝送路上でのビットエラー
によって、例えば、制御データ,1バイトデータが制御コ
マンドに化けることを防止することができる効果があ
る。
以下本発明の実施例を図面によって詳述する。
第１図は本発明の一実施例をデータフオーマットの形
で示した図であり、第２図は本発明の他の実施例をデー
タフオーマットの形で示した図であり、第３図は本発明
が適用された直列データ伝送システムの構成例を示した
図であって、第１図における、制御フラグ‘00',‘11'
を１ビット毎に分割し、１バイトデータ単位に配置する
手段，及び、第２図における、１バイトデータを転送す
る時に、後半の１バイトに前半の１バイトデータの反転
データを挿入して伝送する手段が本発明を実施するのに
必要な手段である。尚、全図を通して、同じ符号は同じ
対象物を示している。
で示した図であり、第２図は本発明の他の実施例をデー
タフオーマットの形で示した図であり、第３図は本発明
が適用された直列データ伝送システムの構成例を示した
図であって、第１図における、制御フラグ‘00',‘11'
を１ビット毎に分割し、１バイトデータ単位に配置する
手段，及び、第２図における、１バイトデータを転送す
る時に、後半の１バイトに前半の１バイトデータの反転
データを挿入して伝送する手段が本発明を実施するのに
必要な手段である。尚、全図を通して、同じ符号は同じ
対象物を示している。
本発明を実施しても、直列データを3B4Bのコード変
換を施して、光ファイバ等で構成された直列伝送路３上
に送出し、受信側において、4B3Bのコード変換を行っ
て、元の直列データに戻すと共に、制御コマンド，制御
データ等、処理速度が要求されるデータについては、同
一データを繰り返して送出し、受信側においてその同一
データを比較して一致を検出することで、その正常性を
チェックする手順は，特に従来方式と変わることはない
ので、その詳細な説明は省略し、ここでは、直列データ
を構成している１フレーム上の制御コマンド，制御デー
タ，及び１バイトの通常データに対して本発明を実施し
た場合の直列データ転送方式を中心に、第１図，第２
図，第３図によって説明する。
換を施して、光ファイバ等で構成された直列伝送路３上
に送出し、受信側において、4B3Bのコード変換を行っ
て、元の直列データに戻すと共に、制御コマンド，制御
データ等、処理速度が要求されるデータについては、同
一データを繰り返して送出し、受信側においてその同一
データを比較して一致を検出することで、その正常性を
チェックする手順は，特に従来方式と変わることはない
ので、その詳細な説明は省略し、ここでは、直列データ
を構成している１フレーム上の制御コマンド，制御デー
タ，及び１バイトの通常データに対して本発明を実施し
た場合の直列データ転送方式を中心に、第１図，第２
図，第３図によって説明する。
先ず、前述のように、転送データの制御コマンドと，
制御データは、同じデータを繰り返して送出する構成を
とり、受信側で比較チェックを行って、直列伝送路３上
でのエラーを高速に検出するようにしている。
制御データは、同じデータを繰り返して送出する構成を
とり、受信側で比較チェックを行って、直列伝送路３上
でのエラーを高速に検出するようにしている。
然しながら、この方式では、前述のように、制御デー
タを示すフラグ‘11'が‘00'に化けると、受信側では、
制御コマンドと誤認識し、誤動作を招くとことになる。
タを示すフラグ‘11'が‘00'に化けると、受信側では、
制御コマンドと誤認識し、誤動作を招くとことになる。
そこで、本発明においては、第１図に示すように、上
記制御コマンド，制御データに付加されているＮビット
のフラグ（例えば、Ｎ＝２ビット）‘00',又は‘11'51
を分割して、上記二重化されたデータ50に、それぞれ配
置し転送するようにする。
記制御コマンド，制御データに付加されているＮビット
のフラグ（例えば、Ｎ＝２ビット）‘00',又は‘11'51
を分割して、上記二重化されたデータ50に、それぞれ配
置し転送するようにする。
このような直列データ転送方式を採ることにより、上
記別々に配置されている２ビットのフラグが同時にエラ
ーにならない限り、制御データ，又は制御コマンドが、
制御コマンド，又は制御データに誤認識されることはな
くなる。
記別々に配置されている２ビットのフラグが同時にエラ
ーにならない限り、制御データ，又は制御コマンドが、
制御コマンド，又は制御データに誤認識されることはな
くなる。
このようなデータ転送を行う為には、第３図に示した
直列データ伝送システムにおいて、送信側のマイクロプ
ロセッサS11で送信データを生成する際に、例えば、１
バイトの制御コマンド，制御データ50毎に、フラグビッ
ト51を１ビット宛に分割して付加するようにすれば事足
りることであり、その実現手段については、特に制限さ
れるものではない。
直列データ伝送システムにおいて、送信側のマイクロプ
ロセッサS11で送信データを生成する際に、例えば、１
バイトの制御コマンド，制御データ50毎に、フラグビッ
ト51を１ビット宛に分割して付加するようにすれば事足
りることであり、その実現手段については、特に制限さ
れるものではない。
次に、第２図に示した実施例について説明する。
前述の第４図（ｂ）に示した１フレームを構成してい
る直列データ（DT0〜DT31）５は、本図（ｂ）に示すよ
うに、２バイトデータ50となっているが、その中に、
（ａ）図に示すように、１バイトしか使用しない場合が
ある。
る直列データ（DT0〜DT31）５は、本図（ｂ）に示すよ
うに、２バイトデータ50となっているが、その中に、
（ａ）図に示すように、１バイトしか使用しない場合が
ある。
この場合、バイト０のビット０（フラグビット）51の
‘1'は通常データ50であることを示しているが、このフ
ラグが直列伝送路３上においてエラーとなり、コード変
換後において‘0'に化け、且つ、たまたま‘＊1'で示し
た部分に、同じデータ50が入っていると、該当のバイト
１のフラグは‘0'（データの無いことを示している）で
あるので、前述の比較チェックにおいて一致し、当該デ
ータユニット（DTユニット）は制御コマンドと誤認識さ
れることになる。
‘1'は通常データ50であることを示しているが、このフ
ラグが直列伝送路３上においてエラーとなり、コード変
換後において‘0'に化け、且つ、たまたま‘＊1'で示し
た部分に、同じデータ50が入っていると、該当のバイト
１のフラグは‘0'（データの無いことを示している）で
あるので、前述の比較チェックにおいて一致し、当該デ
ータユニット（DTユニット）は制御コマンドと誤認識さ
れることになる。
そこで、本発明においては、バイト０の転送データ50
を後半のバイト１（‘＊1'で示す）に、該転送データを
反転したものを挿入するようにする。
を後半のバイト１（‘＊1'で示す）に、該転送データを
反転したものを挿入するようにする。
このようにすることで、フラグビットのビット化けが
発生しても、上記比較チェックにおいて、不一致となる
ので、制御コマンドに誤認識されることがなくなる。
発生しても、上記比較チェックにおいて、不一致となる
ので、制御コマンドに誤認識されることがなくなる。
この場合の動作を、第３図によって説明する。即ち、
送信データを生成しているマイクロプロセッサS11にお
いて、１バイトデータの送信を認識したときには、反転
制御ビット（IB）12をセットし、該反転制御ビット（I
B）12が‘1'となっていると、出力レジスタ（BO）14の
出力を反転回路（反転）13で反転して、再度出力レジス
タ（BO）14に再挿入するように制御することで実現され
る。
送信データを生成しているマイクロプロセッサS11にお
いて、１バイトデータの送信を認識したときには、反転
制御ビット（IB）12をセットし、該反転制御ビット（I
B）12が‘1'となっていると、出力レジスタ（BO）14の
出力を反転回路（反転）13で反転して、再度出力レジス
タ（BO）14に再挿入するように制御することで実現され
る。
尚、第３図の直列データ伝送システムの、その他の回
路の動作は、従来技術で説明した動作と同じ公知のもの
であるので、ここでは省略する。
路の動作は、従来技術で説明した動作と同じ公知のもの
であるので、ここでは省略する。
このように、本発明は、装置Ａと装置Ｂ間でデータ転
送を行うのに、直列信号による伝送路（例えば、光ファ
イバ）に、上記データをコード変換して伝送する際、例
えば、Ｍビット単位に、そのデータの特性を決定するＮ
ビットのフラグを備え、特定のＭビットデータを繰り返
して転送し、受信側で照合チェックを行う形式を持ち、
通常データはＭビットの複数倍を単位として転送される
直列データ転送方法において、例えば、２バイト単位
に、その情報の特性を決定する２ビットフラグを、上記
コード変換のビット数（例えば、３ビット）以上、具体
的には、１バイト離して、図示（第１図，第２図参照）
の如く分散して配置すると共に、上記２バイトの直列デ
ータの中に、１バイトの部分データが存在している場合
には、該１バイトデータの後半のバイトに、該１バイト
データを反転したものを挿入するようにした所に特徴が
ある。
送を行うのに、直列信号による伝送路（例えば、光ファ
イバ）に、上記データをコード変換して伝送する際、例
えば、Ｍビット単位に、そのデータの特性を決定するＮ
ビットのフラグを備え、特定のＭビットデータを繰り返
して転送し、受信側で照合チェックを行う形式を持ち、
通常データはＭビットの複数倍を単位として転送される
直列データ転送方法において、例えば、２バイト単位
に、その情報の特性を決定する２ビットフラグを、上記
コード変換のビット数（例えば、３ビット）以上、具体
的には、１バイト離して、図示（第１図，第２図参照）
の如く分散して配置すると共に、上記２バイトの直列デ
ータの中に、１バイトの部分データが存在している場合
には、該１バイトデータの後半のバイトに、該１バイト
データを反転したものを挿入するようにした所に特徴が
ある。
以上、詳細に説明したように、本発明の直列データ転
送方式は、それぞれ、フラグビット‘00',‘11',‘10'
等を備えた制御コマンド，制御データ，通常データで、
１フレームを構成する直列データを、3B4Bのコード変
換を行って、直列伝送路を伝送する際に、上記フラグビ
ットを１ビットデータに分割し、少なくとも、上記コー
ド変換のビット数（３ビット）以上、具体的には、転送
単位の１バイト離して配置すると共に、上記通常データ
が２バイト単位になっているとき、１バイトのデータが
含まれている場合には、該１バイトデータの反転データ
を後半のバイトに載せるようにしたものであるので、該
直列伝送路上でのビットエラーによって、例えば、制御
データ,1バイトデータが制御コマンドに化けることを防
止することができる効果がある。
送方式は、それぞれ、フラグビット‘00',‘11',‘10'
等を備えた制御コマンド，制御データ，通常データで、
１フレームを構成する直列データを、3B4Bのコード変
換を行って、直列伝送路を伝送する際に、上記フラグビ
ットを１ビットデータに分割し、少なくとも、上記コー
ド変換のビット数（３ビット）以上、具体的には、転送
単位の１バイト離して配置すると共に、上記通常データ
が２バイト単位になっているとき、１バイトのデータが
含まれている場合には、該１バイトデータの反転データ
を後半のバイトに載せるようにしたものであるので、該
直列伝送路上でのビットエラーによって、例えば、制御
データ,1バイトデータが制御コマンドに化けることを防
止することができる効果がある。
第１図は本発明の一実施例をデータフオーマットの形で
示した図， 第２図は本発明の他の実施例をデータフオーマットの形
で示した図， 第３図は本発明が適用された直列データ伝送システムの
構成例を示した図， 第４図は従来のデータ転送方式を説明する図， である。 図面において、 １は本体装置，又は装置A, ２は入出力制御装置，又は装置B, 11はマイクロプロセッサS, 12は反転制御ビット（IB）， 13は反転回路（反転）,14は出力レジスタ（BO）， 21はマイクロプロセッサR, ３は直列伝送路，又は光ファイバ， ４は入出力装置（I/O）， ５は１フレームのデータ， 50は制御コマンド，又は制御データ，又は通常データ，
又は単にデータ， 51はデータ50の属性を決定するフラグ， をそれぞれ示す。
示した図， 第２図は本発明の他の実施例をデータフオーマットの形
で示した図， 第３図は本発明が適用された直列データ伝送システムの
構成例を示した図， 第４図は従来のデータ転送方式を説明する図， である。 図面において、 １は本体装置，又は装置A, ２は入出力制御装置，又は装置B, 11はマイクロプロセッサS, 12は反転制御ビット（IB）， 13は反転回路（反転）,14は出力レジスタ（BO）， 21はマイクロプロセッサR, ３は直列伝送路，又は光ファイバ， ４は入出力装置（I/O）， ５は１フレームのデータ， 50は制御コマンド，又は制御データ，又は通常データ，
又は単にデータ， 51はデータ50の属性を決定するフラグ， をそれぞれ示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 遠藤 和彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 岡本 浩一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 三國 保 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭59−160350（ＪＰ，Ａ) 特開 昭59−221138（ＪＰ，Ａ) 特開 昭62−62656（ＪＰ，Ａ)
Claims (1)
- 【請求項１】直列信号によりデータを送信する装置Ａ及
び前記データを受信する装置Ｂと、 前記装置Ａと前記装置Ｂを接続し、前記データを転送す
る伝送路を有する直列データ転送システムであって、 前記データは、 Ｍビットからなる第１のＭビットデータと、 前記第１のＭビットデータが照合されるべきデータか否
かを示し、Ｍビットデータ間隔離れて分割配置されるＮ
ビットフラグデータと、 前記第１のＭビットデータが照合されるべきデータの場
合には、前記第１のＭビットデータと同一である第２の
Ｍビットデータと、 前記第１のＭビットデータが照合されるべきデータでな
い場合には、前記第１のＭビットデータと異なる第３の
Ｍビットデータを含み、 前記装置Ｂは、 前記Ｎビットフラグデータによって、Ｍビットデータが
照合されるべきデータか否かを認識し、前記第１のＭビ
ットデータ、第２のＭビットデータを照合チェックする
ことを特徴とする直列データ転送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62248852A JP2581705B2 (ja) | 1987-10-01 | 1987-10-01 | 直列デ−タ転送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62248852A JP2581705B2 (ja) | 1987-10-01 | 1987-10-01 | 直列デ−タ転送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0191543A JPH0191543A (ja) | 1989-04-11 |
| JP2581705B2 true JP2581705B2 (ja) | 1997-02-12 |
Family
ID=17184382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62248852A Expired - Fee Related JP2581705B2 (ja) | 1987-10-01 | 1987-10-01 | 直列デ−タ転送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2581705B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6899146B2 (en) | 2003-05-09 | 2005-05-31 | Battelle Energy Alliance, Llc | Method and apparatus for dispensing compressed natural gas and liquified natural gas to natural gas powered vehicles |
| JP4669807B2 (ja) * | 2006-03-30 | 2011-04-13 | 京セラ株式会社 | 通信システム |
| JP2008098901A (ja) * | 2006-10-11 | 2008-04-24 | Denso Corp | データ通信方式 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59160350A (ja) * | 1983-03-03 | 1984-09-11 | Nec Corp | 監視制御装置 |
-
1987
- 1987-10-01 JP JP62248852A patent/JP2581705B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0191543A (ja) | 1989-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2988901B2 (ja) | 並直列ポートを有するｉｃ上のエラー検出装置及びエラー検出方法 | |
| JPS602813B2 (ja) | コンピュ−タ間通信方法及びそのシステム | |
| JPS5810236A (ja) | インタ−フエイス回路 | |
| JPH01188953A (ja) | 障害の許容範囲があるデータ保全装置及びその方法 | |
| KR100195856B1 (ko) | 양방향 동기 다중 드롭 데이터 버스를 갖는 데이터처리시스템 | |
| US5809027A (en) | Arbitration switching system and a method of arbitration switching in a high-speed packet switching system with a parallel common bus type | |
| US7143206B2 (en) | Method for controlling data transfer unit having channel control unit, storage device control unit, and DMA processor | |
| EP0383899B1 (en) | Failure detection for partial write operations for memories | |
| JP2581705B2 (ja) | 直列デ−タ転送システム | |
| JPH0331928A (ja) | フレーム変換回路 | |
| JP2945658B2 (ja) | 集積回路のシリアルリンク上のエラーを検出する方法、及び該方法を実行する装置 | |
| US20230273854A1 (en) | Serial management interface with improved reliability | |
| US7213180B2 (en) | Bus bridge circuit, bus connection system, and data error notification method for bus bridge circuit | |
| US4254464A (en) | Common data buffer system | |
| JPS6235144B2 (ja) | ||
| US5774482A (en) | Apparatus and method for processing errors associated with data transfers in a computer | |
| US6131176A (en) | On-the-fly data integrity transfer system handling mixed block sizes | |
| JP2874983B2 (ja) | 通信装置 | |
| KR100211960B1 (ko) | 패리티 방식을 이용한 프레임 구별방법 | |
| JPH03222543A (ja) | バス転送応答方法 | |
| JP2755410B2 (ja) | 複数電文の送受信方法及び送受信装置 | |
| JPH02307151A (ja) | プロセッサ・システム | |
| JPH04278742A (ja) | 受信データの誤り検出方法 | |
| JPH0324601A (ja) | 制御方法 | |
| JPH0146890B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |