KR100211960B1 - 패리티 방식을 이용한 프레임 구별방법 - Google Patents

패리티 방식을 이용한 프레임 구별방법 Download PDF

Info

Publication number
KR100211960B1
KR100211960B1 KR1019960052865A KR19960052865A KR100211960B1 KR 100211960 B1 KR100211960 B1 KR 100211960B1 KR 1019960052865 A KR1019960052865 A KR 1019960052865A KR 19960052865 A KR19960052865 A KR 19960052865A KR 100211960 B1 KR100211960 B1 KR 100211960B1
Authority
KR
South Korea
Prior art keywords
frame
data
parity
path
input
Prior art date
Application number
KR1019960052865A
Other languages
English (en)
Other versions
KR19980034717A (ko
Inventor
이현태
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019960052865A priority Critical patent/KR100211960B1/ko
Publication of KR19980034717A publication Critical patent/KR19980034717A/ko
Application granted granted Critical
Publication of KR100211960B1 publication Critical patent/KR100211960B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0078Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083Formatting with frames or packets; Protocol or part of protocol for error control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0061Error detection codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/02Topology update or discovery
    • H04L45/04Interdomain routing, e.g. hierarchical routing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/74Address processing for routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 다수의 통신단말을 연결하여 이들 상호간에 데이터 교환기능을 수행하는 데이터 교환시스템에 있어서 입력포트와 출력포트 간의 데이터 경로에서 프레임의 경계를 구별하기 위하여 별도의 데이터 비트를 추가하지 않고 프레임을 전달할 수 있는 프레임 구별방법에 관한 것으로서, 종래 다수의 통신단말을 연결하여 이들 상호간에 데이터 교환기능을 수행하는 데이터 교환 시스템 등에서 내부 경로에서의 프레임 구별을 위하여 스위치 수단으로 병렬 데이터를 사용하는 경우 병렬 데이터에 프레임 구별을 위한 부가적인 비트를 정의하여 사용함으로써 버퍼 메모리의 구현시에 비 상용 메모리를 사용해야 하고 부가적인 비트 추가로 인한 경로 자원의 비용이 증가하는 단점을 갖게 됨으로써, 이러한 문제점을 해결하기 위하여 본 발명의 프레임 구별방법은, 프레임 전달 시에 내부 경로의 데이터 무결성을 위하여 사용하는 패리티 비트를 이용하여 프레임의 경계에서의 데이터를 에러 패리티를 사용하여 경로의 목적점 포트에서 패리티 에러를 검사하여 프레임을 구별함으로 인해 불필요한 비트를 포함한 메모리로 인한 설계 비용을 줄일 수 있고 부가적인 스위치 경로의 비트를 줄일 수 있는 효과가 있다.

Description

패리티 방식을 이용한 프레임 구별방법
본 발명은 송신측과 수신측 간에 프레임 데이터를 전달함에 있어서 프레임의 경계를 구별할 수 있는 방법에 관한 것으로서, 다수의 통신단말을 연결하여 이들 상호간에 데이터 교환기능을 수행하는 데이터 교환시스템의 입력포트와 출력포트 간에 프레임 데이터 전달에 대한 프레임의 처음과 끝을 구별하는 방법에 관한 것이다.
따라서 다중 컴퓨터 시스템과, 멀티미디어 시스템과, 컴퓨터 클러스터링 등과 같이 대용량 정보 전달을 위해서는 이들 단위 컴퓨터나 프로세서 시스템 간을 고속으로 데이터를 교환하여야 한다.
상기 기능을 수행하는 데이터 교환시스템은 일반적으로 다수의 단위 컴퓨터나 프로세서 시스템을 접속하는 입출력 포트와 이들 입출력 포트 간의 데이터 경로를 제공하는 스위치 경로, 그리고 스위치 경로를 제어하는 스위치 제어부로 구성된다.
그러므로 상기 단말로부터 수신된 프레임은 출력포트로 전달되기 전에 입력 포트에 저장되고 저장된 프레임은 프레임 단위로 설정된 스위치 경로를 통하여 출력포트로 전달된다.
이때 상기 단말로부터 수신될 때의 프레임 구별방법을 내부의 스위치 경로에서 유지할 수 없다.
상기 프레임 구별방법은 일반적으로 직렬 스트림인 경우 스트림 수신 시에 구별할 수 있는 특별히 정의된 코드(comma character)를 사용한다.
따라서 데이터 교환시스템의 내부적으로 프레임 구별을 위한 방법이 제공되어야 한다.
이를 위하여 종래 사용했던 방법은 스위치 수단으로 병렬 데이터를 사용하는 경우 병렬 데이터에 프레임 구별을 위한 부가적인 비트를 정의하여 사용했다.
그리고 병렬 데이터를 사용하는 스위치 수단의 경우 스위치 경로에서의 데이터 무결성을 위하여 패리티 비트와 같은 비트를 추가적으로 사용함으로써, 다음과 같은 문제점이 발생했다.
상기 입력포트에서 단말로부터 프레임을 수신하면 입력 버퍼에 프레임을 저장하는데, 앞에서 설명한 바와 같이 패리티 비트에 프레임 구별을 위한 패리티 비트를 추가하는 경우 1바이트 단위 데이터에 2비트 이상의 부가적인 비트가 필요하므로 10비트 이상의 메모리가 필요하고 스위치 경로에서도 부가적인 비트가 필요하다.
이때 문제점이 10비트 이상의 메모리는 상용 메모리 단위가 아니므로 특별히 주문 제작하지 않으면 구현시에 필요한 비트 폭 이상의 메모리, 즉 4비트 혹은 8비트의 메모리를 사용하여야 한다.
상기 문제점을 해결하기 위하여 본 발명은 상기 입력포트에서 단말로부터 프레임을 수신하면 입력 버퍼에 프레임을 저장하는데, 상기 설명한 바와 같이 패리티 비트에 프레임 구별을 위한 패리티 비트를 추가하는 경우 1바이트 단위 데이터에 2비트 이상의 부가적인 비트가 필요하므로 10비트 이상의 메모리가 필요하고 스위치 경로에서도 부가적인 비트가 필요하다.
이때 문제점이 10비트 이상의 메모리는 상용 메모리 단위가 아니므로 특별히 주문 제작하지 않으면 구현시에 필요한 비트 폭 이상의 메모리, 즉 4비트 혹은 8비트의 메모리가 필요하게 된다.
제1도는 본 발명을 사용하는 데이터 교환 시스템의 블럭구성도.
제2도는 본 발명의 패리티를 사용하는 프레임경계 구별수단을 갖는 데이터 교환시스템의 블럭구성도.
제3도는 본 발명에 따른 입력포트에서의 프레임 수신부의 동작 흐름도.
제4도는 본 발명에 따른 입력포트에서의 전송제어부의 동작 흐름도.
제5도는 본 발명에 따른 출력포트에서의 프레임 전달 흐름도.
* 도면의 주요부분에 대한 부호의 설명
10 : 데이터 교환시스템 20 : 통신 단말
30 : 전송 링크 31 : 수신 전송 링크
32 : 송신 전송 링크 100 : 입출력 포트부
100a : 입력 포트부 100b : 출력 포트부
110 : 프레임 수신부 112 : 패리티 발생기 활성/비활성 제어수단
113 : 수신 데이터 비트 114 : 프레임 도착 알림 신호
120 : 패리티 발생부 130 : 입력 버퍼부
140 : 전송 제어부 145 : 경로제어 요구신호
150 : 경로제어 요구부 154 : 경로제어 응답신호
160 : 출력 버퍼부 168 : 송신 데이터 비트
170 : 패리티 검사부 178 : 패리티 에러신호
180 : 프레임 송신부 200 : 스위치 경로부
300 : 스위치 경로 제어부 400 : 스위치 경로 입출력 신호
410 : 스위치 경로 입력신호 420 : 스위치 경로 출력신호
500 : 경로제어 신호
상기 목적을 달성하기 위한 본 발명의 프레임 구별 방법은 프레임 전달시에 내부 경로의 데이터 무결성을 위하여 사용하는 패리티 비트를 이용하여 프레임의 경계에서의 데이터를 에러 패리티를 사용하여 경로의 목적점 포트에서 패리티 에러를 검사하여 프레임을 구별한다.
즉, 본 발명에서는 전달되는 단위 프레임의 처음과 끝을 구별하기 위해 프레임의 처음에 강제로 패리티를 발생시키는 방법인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
제1도는 본 발명을 사용하는 데이터 교환시스템의 블럭구성도이다.
데이터 교환시스템은 접속되는 통신단말(20)을 전송링크(30)을 통해 접속하는 입출력포트(100)와, 입출력포트간의 데이터 경로를 제공하는 스위치 경로부(200), 그리고 입출력포트로부터의 경로제어 요구에 따라 스위치 경로를 제어하는 경로제어부(300)로 구성된다.
다음의 제2도는 본 발명의 패리티를 사용하는 프레임 경계 구별수단을 갖는 데이터 교환시스템의 블럭구성도이다.
제2도의 구성을 보면, 수신 전송링크(31)를 통하여 프레임을 수신하는 프레임수신부(110)와, 데이터의 패리티 비트를 발생하는 패리티 발생부(120)와, 수신된 프레임을 저장하는 입력 버퍼(130)와, 수신된 프레임을 출력 포트로 전송하기 위한 전송제어부(140)와, 상기 스위치 경로의 설정을 요청하는 경로 제어 요구부(150)와, 스위치 경로를 통하여 전달된 프레임을 저장하는 출력 버퍼(160)와, 상기 출력 버퍼의 프레임을 읽을 때 패리티 비트 검사를 수행하는 패리티 검사부(170)와, 상기 저장된 출력 버퍼의 프레임을 송신 전송링크(32)를 통하여 전송하는 프레임 송신부(180)로 구성되어 있다.
그리고 입력 포트와 출력 포트간의 스위치 경로부(200)와, 다수의 입력 포트의 경로 제어 요구부(150)로부터의 경로 제어요구에 대해여 중재 과정을 통하여 스위치 경로를 제어하는 스위치 경로 제어부(300)로 구성되어 있다.
상기 구성에 따라 일반적으로 직렬 방식의 전송 링크(30)를 통하여 입력 포트(100a)로 수신된 프레임은 프레임의 경계를 나타내는 수단을 갖고 있다.
상기 수신된 프레임은 바이트(8비트) 혹은 워드(16비트)나 롱워드(32비트) 단위의 데이터 폭으로 입력 버퍼(130)의 메모리에 저장한다.
이때 전송 제어부(140)에서 입력 버퍼(130)의 데이터를 읽어 스위치 경로부(200)를 통하여 전달하고자 할 때 프레임의 경계를 구별할 수단이 필요하고, 스위치 경로부(200)를 통하여 출력포트(100b)의 출력 버퍼(160)에 저장되어 프레임 송신부(180)에서 송신 전송링크(32)를 통하여 전송하고자 할 때에도 프레임의 경계를 구별하기 위한 수단이 필요하다.
상기 데이터 교환시스템과 같은 구성에서 내부 스위치 경로의 데이터 무결성을 위하여 패리티 비트를 사용한다.
본 발명에서는 프레임 구별을 위한 별도의 데이터 비트를 부가적으로 사용하지 않고 내부 데이터 무결성을 위한 패리티 비트를 사용하여 프레임 구별 수단을 제공한다.
따라서 본 발명에서는 입력 버퍼(130)와 출력 버퍼(160)로 패리티 비트를 포함하는 버퍼 메모리를 사용한다.
그러므로 상기 제2도에서는 16비트 워드 단위로 데이터를 저장하는 경우로서 패리티를 포함하여 18비트 메모리를 사용한다.
상기 18비트 혹은 9비트 단위의 메모리를 병렬로 사용하는 메모리는 일반 시장에서 쉽게 구입이 가능하다.
상기에서 입력포트(100a)의 패리티 발생기(120)는 프레임수신부(110)에서 활성 또는 비활성으로 제어할 수 있는 수단(112)을 갖는다.
상기 패리티 발생기(120)는 상용 칩으로 제공되는 패리티 발생기를 사용할 수 있다.
그리고 상기 입력 버퍼(130)는 18비트 선입선출(FIFO) 메모리 혹은 9비트의 선입선출메모리를 병렬로 구성하여 사용할 수 있다.
또한 상기 출력포트(100b)에서는 입력버퍼와 마찬가지로 18비트의 선입선출 메모리를 사용하여 출력버퍼(160)를 구성할 수 있고, 프레임 송신부(180)에서 출력버퍼의 데이터를 읽을 때 패리티를 검사할 수 있도록 패리티 검사기(170)를 사용한다.
상기 프레임 송신부(180)에서는 출력버퍼(160)를 읽을 때 패리티 에러(178)를 사용한다.
그리고 프레임 송신부(180)에서는 출력버퍼(160)를 읽을 때 패리티 에러(178)를 감지할 수 있다.
다음 제3도는 본 발명에 따른 입력포트에서의 프레임 수신부의 동작 흐름도이다.
수신링크를 통하여 프레임 수신부에서 프레임을 수신하면(1) 데이터 워드의 종류를 판단하여(2) 프레임 처음 워드인 경우 프레임의 최초 워드 데이터를 저장하기 전에 패리티 발생기의 동작을 비활성화시키고(3) 패리티 에러(178)가 발생하도록 입력 버퍼에 프레임 시작 코드, 예를 들어 홀수(Odd) 패리티를 사용하는 경우에 0101H 데이터를 적고 패리티 발생기 비활성화시 패리티 비트(P0,1)가 1로 세트되도록 구성하는 코드를 저장한다(4).
저장한 다음 패리티 발생기를 정상으로 활성화시키고(5) 데이터 워드가 일반 데이터 워드인 경우 입력 버퍼에 저장된 데이터 워드와 함께 정상적인 프레임 데이터를 저장한다(6).
다음 상기 데이터 워드 판단 후 프레임 끝 워드인 경우는 마지막 워드를 입력버퍼에 저장하고(7) 패리티 발생기를 비활성화시키고(8) 입력버퍼에 프레임 마지막 코드, 예를 들어 홀수 패리티를 사용하는 경우에 프레임 시작코드와 다른 1010H 데이터와 패리티 비트를 1로 세트하여 저장하고(9) 패리티 발생기를 활성화시킨다(10).
프레임 수신부에서 입력버퍼부에 프레임 저장을 한 후 전송제어부로 프레임 도착 알림 신호를 보낸다(11).
다음의 제4도는 본 발명에 따른 입력포트에서의 전송제어부의 동작 흐름도이다. 제4도에서는 프레임 헤더의 목적점 주소를 이용하여 스위치 경로제어부를 통하여 출력포트 중재기의 상호 작용으로 스위치 작용으로 스위치 경로를 설정한 다음 해당 프레임을 끝까지 스위치 경로를 통하여 출력포트로 전달한다.
상기 전송제어부에서는 입력버퍼에 저장된 데이터를 스위치 경로를 통하여 전송하고자 할 때 패리티 검사 기능을 이용하여 패리티 에러를 검사하여 프레임의 경계를 구별하여 처리한다.
상기 프레임이 도착했는지를 알리는 도착알림 신호를 판단하여(11) 도착하였으면 상기 입력버퍼의 데이터를 읽어서(12) 상기 프레임이 처음인지를 판단하여(13) 처음 프레임이 아니면 예외 처리(14)를 하고 처음일 경우 프레임 헤더를 읽고 헤더를 저장한다(15).
상기 저장 후 경로 제어 요구부로 경로 설정 요구를 하여(16) 경로제어 응답 수신을 판단하여(17) 수신되지 않았으면 다시 경로제어 응답을 판단하고 응답이 수신되었으면 저장된 헤더를 스위치 경로를 통해 전송을 한다(18).
전송 후 입력 버퍼 데이터를 읽어서 스위치 경로를 통하여 출력포트의 출력 버퍼로 전달하고(19) 프레임의 끝을 판단하여(20) 끝이 아니면 다시 상기 입력버퍼의 데이터를 읽고 프레임의 끝일 경우 경로 해제를 요구한(21) 다음 다시 상기 프레임 도착 알림신호 판단으로 복귀한다.
다음 제5도는 본 발명에 따른 출력포트에서의 프레임 전달 흐름도이다.
먼저 출력버퍼가 비어있음을 판단하여(22) 비어있지 않으면 출력버퍼를 읽고 패리티 검사를 하고 데이터 워드가 프레임 처음코드인지 일반데이터 코드인지 프레임 끝 코드인지를 판단한다(23).
상기 판단 후 프레임 처음 코드인 경우 전송링크의 프레임 처음 코드 전송을 하고(24), 일반데이터 코드일 경우 전송링크를 통하여 프레임 데이터 전송을 하고(25), 그리고 프레임 끝 코드일 경우 전송링크의 프레임 끝 코드 전송을 한 후(26), 다시 상기 출력버퍼가 빈 상태인지를 판단한다.
이상에서 설명한 본 발명의 패리티를 사용한 프레임 구별방법은, 일반적으로 데이터 무결성을 위해 사용하는 비트를 사용하므로 부가적인 비트를 사용하지 않고, 상용으로 쉽게 구입이 가능한 메모리를 사용함으로써 불필요한 비트를 포함한 메모리를 사용함으로 인한 설계 비용을 줄일 수 있고 부가적인 스위치 경로의 비트를 줄일 수 있는 효과가 있다.
본 발명의 목적은 다수의 통신단말을 연결하여 이들 상호간에 데이터 교환기능을 수행하는 데이터 교환시스템에 있어서, 입력포트와 출력포트 간의 데이터 경로에서 프레임의 경계를 구별하기 위하여 별도의 데이터 비트를 추가하지 않고 프레임을 전달할 수 있는 프레임 구별방법을 제공하는데 있다.

Claims (4)

  1. 수신 전송링크를 통해 프레임을 수신하는 프레임 수신부, 수신된 프레임을 저장하는 입력버퍼와 데이터의 패리티 비트를 발생하는 패리티 발생부와, 상기 수신된 프레임을 출력포트로 전송하기 위한 전송 제어부, 입/출력포트간의 스위치 경로의 설정을 요구하는 경로제어 요구부, 스위치 경로를 통하여 전달된 프레임을 저장하는 출력버퍼, 출력버퍼 프레임의 패리티 비트 검사를 수행하는 패리티 검사부, 다수의 입력포트의 경로제어 요구부의 경로 제어 요구에 대해 중재과정을 통하여 스위치 경로를 제어하는 스위치 경로 제어부, 상기 출력버퍼의 프레임을 송신 전송링크를 통해 전송하는 프레임 송신부로 구성되어 프레임을 구별하는 방법에 있어서, 직렬 방식의 전송 링크를 통하여 경계를 가진 프레임을 입력포트로 수신하는 제 1 과정과; 상기 입력포트로 수신된 프레임을 스위치 경로를 통하여 전송하고자 할 때 패리티 에러 검사에 따라 프레임의 경계를 구별하고 상기 프레임의 헤더 목적지 주소를 이용하여 중재기의 상호 작용으로 스위치 경로를 설정한 다음, 해당 프레임을 프레임의 끝까지 상기 스위치 경로를 통하여 출력포트로 전달하는 제 2 과정과; 출력버퍼를 읽어 프레임의 경계를 구별하고 프레임을 전송링크를 통하여 전송하는 제 3 과정을 포함하는 것을 특징으로 하는 패리티 방식을 이용한 프레임 구별방법.
  2. 제1항에 있어서, 상기 제 1 과정은 수신링크를 통하여 프레임 수신부에서 프레임을 수신하면 데이터 워드의 종류를 판단하여 프레임 처음 워드인 경우 프레임의 최초 워드 데이터를 저장하기 전에 패리티 발생기의 동작을 비활성화시키고 패리티 에러가 발생하도록 입력 버퍼에 프레임 시작 코드를 저장하는 제 1 단계와; 상기 저장 후 패리티 발생기를 정상으로 활성화시키고 데이터 워드가 일반 데이터 워드인 경우 입력버퍼에 저장된 데이터 워드와 함께 정상적인 프레임 데이터를 저장하는 제 2 단계와; 상기 데이터 워드 판단 후 프레임 끝 워드인 경우는 마지막 워드를 입력버퍼에 저장하며 패리티 발생기를 비 동작 모드로 만들고 입력버퍼에 프레임 마지막 코드를 저장하는 제 3 단계와; 상기 동작후 패리티 발생기를 정상으로 활성화시키는 제 4 단계를 포함하여 이루어진 것을 특징으로 하는 패리티 방식을 이용한 프레임 구별방법.
  3. 제1항에 있어서, 상기 제 2 과정은 상기 전송제어부를 통하여 프레임이 도착했는지를 알리는 도착 알림 신호를 판단하여 도착하였으면 상기 입력버퍼의 데이터를 읽어서 상기 프레임이 처음인지를 판단하여 처음 프레임이 아니면 예외처리를 하고 처음일 경우 프레임 헤더를 읽고 헤더를 저장하는 제 1 단계와; 상기 저장 후 경로 제어 요구부로 경로 설정 요구를 하여 경로제어 응답 수신을 판단하여 수신되지 않았으면 다시 경로제어 응답을 판단하고 응답이 수신되었으면 저장된 헤더를 스위치 경로를 통해 전송을 하는 제 2 단계와; 상기 전송 후 입력 버퍼 데이터를 읽어서 스위치 경로를 통하여 출력포트의 출력버퍼로 전달하고 프레임의 끝을 판단하여 끝이 아니면 다시 상기 입력 버퍼의 데이터를 읽고 프레임의 끝일 경우 경로 해제를 요구한 다음 다시 상기 프레임 도착 알림신호 판단으로 복귀하는 제 3 단계를 포함하는 것을 특징으로 하는 패리티 방식을 이용한 프레임 구별방법.
  4. 제1항에 있어서, 상기 제 3 과정은 먼저 출력버퍼가 비어 있음을 판단하여 비어 있지 않으면 출력버퍼를 읽고 패리티 검사를 하고 데이터 워드가 프레임 처음코드인지 일반데이터 코드인지 프레임 끝 코드인지를 판단하는 제 1 단계와; 상기 판단 후 프레임 처음 코드인 경우 전송링크의 프레임 처음 코드 전송을 하고 일반데이터 코드일 경우 전송링크를 통하여 프레임 데이터 전송을 하고 프레임 끝 코드일 경우 전송링크의 프레임 끝 코드 전송을 한 후, 상기 출력버퍼가 빈 상태인지를 다시 판단하는 단계로 리턴시키는 제 2 단계를 포함하는 것을 특징으로 하는 패리티 방식을 이용한 프레임 구별방법.
KR1019960052865A 1996-11-08 1996-11-08 패리티 방식을 이용한 프레임 구별방법 KR100211960B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960052865A KR100211960B1 (ko) 1996-11-08 1996-11-08 패리티 방식을 이용한 프레임 구별방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960052865A KR100211960B1 (ko) 1996-11-08 1996-11-08 패리티 방식을 이용한 프레임 구별방법

Publications (2)

Publication Number Publication Date
KR19980034717A KR19980034717A (ko) 1998-08-05
KR100211960B1 true KR100211960B1 (ko) 1999-08-02

Family

ID=19481220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960052865A KR100211960B1 (ko) 1996-11-08 1996-11-08 패리티 방식을 이용한 프레임 구별방법

Country Status (1)

Country Link
KR (1) KR100211960B1 (ko)

Also Published As

Publication number Publication date
KR19980034717A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
US4332027A (en) Local area contention network data communication system
US5020020A (en) Computer interconnect system with transmit-abort function
US5193149A (en) Dual-path computer interconnect system with four-ported packet memory control
US5594882A (en) PCI split transactions utilizing dual address cycle
US5187780A (en) Dual-path computer interconnect system with zone manager for packet memory
US4695952A (en) Dual redundant bus interface circuit architecture
US5463762A (en) I/O subsystem with header and error detection code generation and checking
US6948031B2 (en) Methods and apparatus for transferring a data element within a data storage system
US5553302A (en) Serial I/O channel having independent and asynchronous facilities with sequence recognition, frame recognition, and frame receiving mechanism for receiving control and user defined data
US6182267B1 (en) Ensuring accurate data checksum
US7383377B2 (en) Method and apparatus for transferring data
US4805170A (en) Data communication network
US6157651A (en) Rogue data packet removal method and apparatus
US7562171B2 (en) Method for interfacing components of a computing system with a pair of unidirectional, point-to-point buses
US6915371B1 (en) Tunnel device for an input/output node of a computer system
KR100211960B1 (ko) 패리티 방식을 이용한 프레임 구별방법
US20060129714A1 (en) Method and apparatus for transferring data
KR20080013973A (ko) 통신 시스템의 적어도 2개의 가입자들 간의 통신을 위한방법
EP0482828B1 (en) Message-oriented bank controller interface
US5163049A (en) Method for assuring data-string-consistency independent of software
US6282203B1 (en) Packet data transmitting apparatus, and method therefor
EP1104612B1 (en) Data-communications unit suitable for asynchronous serial data transmission
KR100405847B1 (ko) 에이티엠 시스템의 가입자 보드 트래픽 제어 장치 및 방법
US6587988B1 (en) Dynamic parity inversion for I/O interconnects
JPH0218623B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080428

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee