JPH10116064A - コンピュータシステムおよびこのシステムにおけるビデオソース切り替え方法 - Google Patents

コンピュータシステムおよびこのシステムにおけるビデオソース切り替え方法

Info

Publication number
JPH10116064A
JPH10116064A JP26989596A JP26989596A JPH10116064A JP H10116064 A JPH10116064 A JP H10116064A JP 26989596 A JP26989596 A JP 26989596A JP 26989596 A JP26989596 A JP 26989596A JP H10116064 A JPH10116064 A JP H10116064A
Authority
JP
Japan
Prior art keywords
video
moving image
image data
port
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26989596A
Other languages
English (en)
Other versions
JP3926873B2 (ja
Inventor
Takumi Tsubouchi
工 坪内
Nobutaka Nishigaki
信孝 西垣
Makoto Sakai
誠 酒井
Toru Honma
亨 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26989596A priority Critical patent/JP3926873B2/ja
Priority to EP97942221A priority patent/EP0867812A1/en
Priority to PCT/JP1997/003516 priority patent/WO1998016887A1/ja
Priority to US09/091,183 priority patent/US6297794B1/en
Publication of JPH10116064A publication Critical patent/JPH10116064A/ja
Application granted granted Critical
Publication of JP3926873B2 publication Critical patent/JP3926873B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40117—Interconnection of audio or video/imaging devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/414—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance
    • H04N21/4143—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance embedded in a Personal Computer [PC]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG

Abstract

(57)【要約】 【課題】複数のビデオソースをシステムバスを利用する
ことなく表示コントローラに直接転送できるようにす
る。 【解決手段】互いに異なる動画データを扱う複数のビデ
オデバイス、つまり、ＰＣカードコントローラ１７、Ｍ
ＰＥＧ２デコーダ１８、Ｐ１３９４コントローラ２０、
およびビデオキャプチャ３１が、それぞれＰＣＩバス２
とのインターフェースに加え、ＺＶポート４に接続され
た動画出力ポートを有している。したがって、どの動画
ソースについてもＰＣＩバス２を使用せずにディスプレ
イコントローラ１４にＺＶポート４を通して直接的に転
送できるようになり、様々な動画ソースについてその表
示を効率よく行うことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ＺＶ（Ｚｏｏｍ
ｅｄ Ｖｉｄｅｏ）ポートを有するコンピュータシステ
ムおよびこのシステムにおいてＺＶポートを使用して転
送するビデオソースを切り替える方法にビデオソース切
り替え方法に関する。
【０００２】
【従来の技術】近年、米国の標準化団体であるＰＣＭＣ
ＩＡ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ Ｍｅｍｏ
ｒｙ Ｃａｒｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ａｓｓ
ｏｃｉａｔｉｏｎ）、及びＪＥＩＤＡの標準仕様に準拠
したＰＣカードソケットを持つノートブックタイプのパ
ーソナルコンピュータが普及しつつある。このＰＣカー
ドを、動画データの入出力制御を行うビデオキャプチャ
カード、ＭＰＥＧデコーダカードなどとして用いるべく
種々の開発がなされている。
【０００３】動画データのような大量のデータを効率よ
く処理するために、パーソナルコンピュータにおいて
は、高速データ転送が可能なＰＣＩローカルバスを用い
たシステムアーキテクチャが普及しつつある。
【０００４】しかし、ＰＣＩローカルバスを用いても、
そのデータ転送能力には限界がある。このため、前述の
ようにＰＣカードをビデオキャプチャカードやＭＰＥＧ
デコーダカードとして使用する場合には、ＰＣＩローカ
ルバスのデータ転送能力では不十分である。
【０００５】そこで、最近では、ＺＶ（Ｚｏｏｍｅｄ
Ｖｉｄｅｏ）ポートと称する動画専用のバスを使用し
て、ＰＣカードとディスプレイコントローラとを直接接
続する技術が開発され始めている。ＺＶポートは、シス
テムバスを使用することなく、ＰＣカードがディスプレ
イコントローラ／オーディオコントローラにビデオ／オ
ーディオデータを直接出力することを可能にする。これ
により、大量のビデオデータの転送によってシステムバ
スが長時間占有されるという不具合を解消でき、システ
ムのビデオ処理性能を高めることができる。
【０００６】ところで、最近では、パーソナルコンピュ
ータの分野でもマルチメディア化がすすみ、ＰＣカード
以外にも、動画データを扱う種々のデバイスがシステム
に搭載され始めている。これらデバイスの例を以下に示
す。
【０００７】（１）ビデオキャプチャ：ビデオカメラ等
の映像機器からのアナログ映像信号をデジタルデータに
変換して入力する。 （２）ＭＰＥＧデコーダ：ＭＰＥＧで圧縮された動画デ
ータを伸張して生の動画データを生成する。
【０００８】（３）ＩＥＥＥ１３９４（Ｐ１３９４）な
どの高速シリアルインターフェース：デジタルビデオカ
メラ、デジタルビデオプレイヤなどから転送される動画
データを入力する。
【０００９】これらデバイスは、通常、システムバスに
接続される。このため、これらデバイスからの動画デー
タは、システムバスを介してディスプレイコントローラ
に転送されることになる。
【００１０】（１）通常、システムバスのバンド幅は動
画転送をするのに十分でないため、システムバスを介し
てディスプレイコントローラに動画データを転送する場
合には、動画データの転送レートを下げることが必要と
される。これにより、動画の解像度が低下する、フレー
ムレートが落ちる、あるいは１ピクセルあたりのビット
数が減ることになり、動画の画質が劣化してしまう。
【００１１】（２）システムバスのバンド幅のほとんど
が動画データの転送のために占有される。したがって、
システムバスを使用した動画転送以外の他の動作、例え
ばディスク装置との間のデータ転送動作が遅くなるとい
う問題が生じる。また、リアルタイムにデータを転送す
る必要があるデバイスが正常に動作しなくなる可能性も
ある。例えば、モデムなどの通信デバイスによる通信動
作に支障が生じると、データ落ちなどが発生する。
【００１２】
【発明が解決しようとする課題】上述したように、従来
では、ＰＣカードについてはＺＶポートを利用すること
によりシステムバスを使用することなく動画データを直
接的に表示コントローラに転送することができるが、動
画データを扱うＰＣカード以外の他のデバイスをシステ
ムに装備した場合には、それらデバイスから表示コント
ローラへの動画転送はシステムバス経由で行われること
になる。したがって、それらデバイスを使用した場合に
は、動画表示の品質が低下されたり、あるいは動画転送
によってシステムバスが占有されることにより動画転送
以外の他の動作に支障が来されるという問題がある。
【００１３】この発明はこのような点に鑑みてなされた
ものであり、動画データを扱う複数のデバイスそれぞれ
からの異なる複数のビデオソースをシステムバスを利用
することなく表示コントローラに直接転送できるように
し、様々なビデオソースについてその表示を効率よく行
うことができるコンピュータシステムおよびそのシステ
ムにおけるビデオソース切り替え方法を提供することを
目的とする。
【００１４】
【課題を解決するための手段】この発明は、動画データ
を入力するためのビデオポートを有し、このビデオポー
トに入力された動画データを表示可能な表示コントロー
ラと、この表示コントローラのビデオポートに動画デー
タを転送するための動画専用バスとを備えたコンピュー
タシステムにおいて、互いに異なる動画ソースを扱う複
数のビデオデバイスであって、各々が前記動画専用バス
に接続された出力ポートを有し、その出力ポートから前
記動画専用バス上に動画データを出力する複数のビデオ
デバイスと、これら複数のビデオデバイスの中から前記
動画専用バスを用いて前記表示コントローラに動画デー
タを転送するビデオデバイスを択一的に選択して、前記
動画専用バスを使用するビデオデバイスを切り替える手
段とを具備することを特徴とする。
【００１５】このコンピュータシステムにおいては、シ
ステムバスを使用せずに表示コントローラのビデオポー
トに動画データを直接的に転送するＺＶポートなどの動
画専用バスに対して、ビデオキャプチャ、ＭＰＥＧデコ
ーダ、ＩＥＥＥ１３９４シリアルインターフェースなど
の複数のビデオデバイスが共通接続されており、どのビ
デオデバイスからの動画転送においても同一の動画専用
バスが用いられる。このため、どの動画ソースの転送に
ついてもシステムバスを使用せずに表示コントローラに
転送できるようになり、様々な動画ソースについてその
表示を効率よく行うことができる。また、このコンピュ
ータシステムでは、動画専用バスを使用するビデオデバ
イスを切り替える手段が設けられており、これによっ
て、同時には単一のデバイスからの動画データしか表示
コントローラに転送できないように制御される。したが
って、１つの動画専用バスで、複数のデバイスそれぞれ
と表示コントローラとの間をポイントーツーポイント形
式で接続することが可能となり、動画専用バスの競合を
防止することができる。
【００１６】動画専用バスを使用するビデオデバイスを
切り替える手段としては、次のような構成を採用するこ
とが好ましい。 （１）前記各ビデオデバイスに、前記出力ポートから前
記動画専用バスに動画データを出力するための出力バッ
ファと、前記コンピュータシステムのＣＰＵからの指示
に応じて、前記出力バッファの動画データ出力動作を許
可又は禁止する手段とを設ける。
【００１７】これにより、各ビデオデバイスは、ＣＰＵ
から動画データの転送指示などが発行された場合にのみ
動画データを動画専用バスに出力するので、ＣＰＵによ
って実行されるソフトウェアが同時には１つのビデオデ
バイスの出力バッファのみ出力動作を許可するように制
御することで、容易に動画専用バスの競合を防止するこ
とができる。
【００１８】（２）動画専用バスには、前記複数のビデ
オデバイスをデイジーチェーン形式で接続し、前記動画
専用バスの使用許可を示すイネーブル信号をデイジーチ
ェーンの先頭に位置するビデオデバイスから末尾のビデ
オデバイスに亘って順次転送するための制御信号線を１
本追加する。
【００１９】そして、各ビデオデバイスには、出力ポー
トから前記動画専用バスに動画データを出力するための
出力バッファと、前記コンピュータシステムのＣＰＵか
らの指示と前記制御信号線を介して転送される前記イネ
ーブル信号とに基づいて、前記出力バッファの動画デー
タ出力動作を許可又は禁止し、前記動画データ出力動作
を許可したとき、次段のビデオデバイスへの前記イネー
ブル信号の転送を禁止する手段とを設ける。
【００２０】この構成によれば、デイジーチェーンの上
流側に位置するデバイスほど優先的に動画専用バスを使
用できるようにする制御が行われ、動画専用バスの使用
が許可されたデバイスの下流側には、例えば、そのデバ
イスによる動画専用バスの使用が終了するまで、イネー
ブル信号は転送されない。したがって、同時には１つの
デバイスの出力バッファしか動作しないようにする制御
が自動的に実行できるようになり、同時には１つのビデ
オデバイスの出力バッファのみ出力動作を許可するよう
にするためのソフトウェア制御が不要となる。
【００２１】（３）動画専用バスには、複数のビデオデ
バイスに共通接続され、前記動画専用バスの使用を要求
しているビデオデバイスによってアクティブ状態に設定
される制御信号線を１本追加する。
【００２２】そして、前記各ビデオデバイスには、出力
ポートから前記動画専用バスに動画データを出力するた
めの出力バッファと、コンピュータシステムのＣＰＵか
ら発行される動画データ転送指示に応じて、前記制御信
号線を所定期間アクティブ状態に設定し、その期間経過
後、前記出力バッファの動画データ出力動作を許可する
手段と、前記制御信号線の状態を監視し、前記制御信号
がアクティブ状態に設定されている期間、前記出力バッ
ファの動画データ出力動作を禁止状態に維持する手段と
を設ける。
【００２３】この構成によれば、制御信号線をアクティ
ブ状態に設定した最新のビデオデバイスに、動画データ
専用バスの使用が優先的に許可される。したがって、こ
の構成においては、どのデバイスに対しても初期の優先
順位を平等に設定することができる。
【００２４】（４）上述の（３）の構成に加え、前記動
画データ専用バスの使用が許可されるように構成されて
前記制御信号線の状態を監視し、前記制御信号がアクテ
ィブ状態に設定されている期間に前記動画データ転送指
示が発行されたとき、前記制御信号線をアクティブ状態
に設定する動作の開始を前記制御信号線のアクティブ状
態が解除されるまで待たせる手段を追加し、前記ＣＰＵ
から動画データ転送指示が発行された最新のビデオデバ
イスに対して、前記動画データ専用バスの使用が許可さ
れるようにする。
【００２５】（５）上述の（３）の構成において、前記
ＣＰＵからの動画データ転送指示に応じて前記制御信号
線をアクティブ状態に設定する期間を、前記ビデオデバ
イス毎に異ならせておき、最も長い期間が割り当てられ
たビデオデバイスに対して前記動画データ専用バスの使
用が優先的に許可されるようにする。また、この構成
に、（４）の構成を追加すれば、パルス幅の長いデバイ
スに動画転送指示が発行された直後にそれよりもパルス
幅が短いデバイスに動画転送指示が発行されても、後か
ら動画転送指示が発行されたデバイスに優先的に動画デ
ータ専用バスの使用を許可する事ができる。
【００２６】（６）前記ビデオデバイスそれぞれによる
前記動画専用バスの使用状態を管理し、前記ビデオデバ
イスを制御するドライバプログラムからの動画専用バス
使用要求に応答して、前記動画専用バスを現在使用して
いるビデオデバイスを決定し、そのビデオデバイスを制
御するドライバプログラムとの通信によって前記動画専
用バスを現在使用しているビデオデバイスが前記動画専
用バスを解放可能か否かを判断し、解放可能であると
き、前記動画専用バス使用要求を発行したドライバプロ
グラムに使用許可を通知するという手順をソフトウェア
によって実行する。
【００２７】この手順によれば、ソフトウェアの制御の
下に動画専用バスの使用状態が集中管理されており、こ
のソフトウェアと複数のビデオデバイスを制御する複数
のドライバプログラムとの間の通信によって、切り替え
が行われる。したがって、ソフトウェア制御のみで同時
には１つのデバイスからの動画データのみを表示コント
ローラに転送することができる。
【００２８】
【発明の実施の形態】以下、図面を参照してこの発明の
実施形態を説明する。図１には、この発明の一実施形態
に係わるコンピュータシステムの構成が示されている。
このコンピュータシステムは、バッテリ駆動可能なノー
トブックタイプまたはラップトップタイプのポータブル
コンピュータであり、そのシステムボード上には、ＣＰ
Ｕバス１、ＰＣＩバス２、特定の幾つかの信号線をＩＳ
Ａバスから取り除いた簡略型のバス構成をもつＭＩＮＩ
−ＩＳＡバス３、およびＺＶポート４が設けられてい
る。ＺＶポート４は、ＰＣカードソケット１７１または
１７２とディスプレイコントローラ１４およびサウンド
コントローラ４１との間をポイントーツーポイント形式
で直接接続するビデオ・オーディオ専用バスである。
【００２９】ビデオバスは、４２２形式の画像フォーマ
ットに対応する１６ビット幅のデジタルＹＵＶデータ信
号線（８ビットの輝度データＹおよび８ビットの色差デ
ータＵＶ）、水平・垂直同期信号（ＨＲＥＦ，ＶＳＹＮ
Ｃ）、およびピクセルクロック（ＰＣＬＫ）を転送する
ための信号線群から構成されている。
【００３０】オーディオバスは、オーディオ情報をシリ
アルに伝達するためのＰＣＭ信号、および現在のオーデ
ィオデータ出力が左チャネルか右チャネルかを示す信号
（ＬＲＣＫ）、およびシリアルクロックを転送するため
の信号線群から構成されている。
【００３１】また、システムボード上には、ＣＰＵ１
１、ホスト／ＰＣＩブリッジ装置１２、主メモリ１３、
ディスプレイコントローラ１４、Ｉ／Ｏコントロールゲ
ートアレイ１６、ＰＣカードコントローラ１７、ＭＰＥ
Ｇ２デコーダ１８、ビデオキャプチャコントローラ１
９、Ｐ１３９４コントローラ２０、モデム２１、ＵＳＢ
（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）コント
ローラ２２、ビデオキャプチャ３１、およびサウンドコ
ントローラ４１などが設けられている。
【００３２】これらデバイスのうち、ＰＣカードコント
ローラ１７、ＭＰＥＧ２デコーダ１８、Ｐ１３９４コン
トローラ２０、およびビデオキャプチャ３１は、動画を
扱うデバイスであり、ディスプレイコントローラ１４へ
の動画転送をＺＶポート４を介して行うために、それら
の動画出力ポートはＺＶポート４に共通接続されてい
る。
【００３３】ＣＰＵ１１は、例えば、米インテル社によ
って製造販売されているマイクロプロセッサ“Ｐｅｎｔ
ｉｕｍ”などによって実現されている。このＣＰＵ１１
の入出力ピンに直結されているＣＰＵバス１は、６４ビ
ット幅のデータバスを有している。
【００３４】主メモリ１３は、オペレーティングシステ
ム、デバイスドライバ、実行対象のアプリケーションプ
ログラム、および処理データなどを格納するメモリデバ
イスであり、複数のＤＲＡＭモジュールによって構成さ
れている。このメモリ１３は、システムボード上に予め
実装されるシステムメモリと、ユーザによって必要に応
じて装着される拡張メモリとから構成される。これらシ
ステムメモリおよび拡張メモリを構成するＤＲＡＭモジ
ュールとしては、シンクロナスＤＲＡＭやＲａｍｂｕｓ
などが利用される。
【００３５】ホストーＰＣＩブリッジ装置１２は、ＣＰ
Ｕ１とＰＣＩバス２との間を繋ぐブリッジＬＳＩであ
り、ＰＣＩバス２のバスマスタの１つとして機能する。
このホスト／ＰＣＩブリッジ装置１２は、ＣＰＵバス１
と内部ＰＣＩバス２との間で、データおよびアドレスを
含むバスサイクルを双方向で変換する機能、およびメモ
リバスを介して主メモリ１３をアクセス制御する機能な
どを有している。
【００３６】ＰＣＩバス２はクロック同期型の入出力バ
スであり、ＰＣＩバス２上の全てのサイクルはＰＣＩバ
スクロックに同期して行われる。ＰＣＩバスクロックの
周波数は最大３３ＭＨｚである。ＰＣＩバス２は、時分
割的に使用されるアドレス／データバスを有している。
このアドレス／データバスは、３２ビット幅である。
【００３７】ＰＣＩバス２上のデータ転送サイクルは、
アドレスフェーズとそれに後続する１以上のデータフェ
ーズとから構成される。アドレスフェーズにおいてはア
ドレスおよび転送タイプが出力され、データフェーズで
は８ビット、１６ビット、２４ビットまたは３２ビット
のデータが出力される。
【００３８】ディスプレイコントローラ１４は、ホスト
／ＰＣＩブリッジ装置１２と同様にＰＣＩバス２のバス
マスタの１つであり、ビデオメモリ（ＶＲＡＭ）１４３
の画像データをＬＣＤ１４１や外部のＣＲＴディプレイ
に表示するものであり、ＶＧＡ仕様のテキストおよびグ
ラフィクス表示をサポートする。
【００３９】さらに、このディスプレイコントローラ１
４は、図示のように、ＺＶポート４に接続されたビデオ
ポート１４１を有しており、このビデオポート１４１か
ら入力した動画データストリームＳ１を表示画面上にビ
デオウインドウとして表示する動画表示機能を持つ。
【００４０】Ｉ／Ｏコントロールゲートアレイ１６は、
複数のＩ／Ｏ制御機能を内蔵した１チップＬＳＩであ
り、この実施形態においては、外部の赤外線通信機器と
の間の赤外線通信を制御する赤外線コントローラ１６１
と、ハードディスクドライブ、ＣＤ−ＲＯＭドライブ、
ＤＶＤ−ＲＯＭドライブなどのＩＤＥまたはＡＴＡＰＩ
インターフェースを持つデバイスを制御するＩＤＥコン
トローラ１６２と、リアルタイムクロック（ＲＴＣ）１
６３と、プリンタポート、シリアルポート（ＳＩＯ）、
フロッピーディスクドライブ（ＦＤＤ）の制御とＭＩＮ
Ｉ−ＩＳＡバス３上のサウンドコントローラ４１等のＩ
ＳＡ互換のデバイスを制御するＩ／Ｏコントローラ１６
４とが内蔵されている。
【００４１】ＰＣカードコントローラ１７は、ＰＣＩデ
バイスの１つであり、ＣＰＵ１１の制御の下にＰＣＭＣ
ＩＡ仕様の１６ビットＰＣカードとカードバス仕様の３
２ビットＰＣカードとを制御するものであり、ＺＶポー
ト４を介した動画転送もサポートしている。このＰＣカ
ードコントローラ１７は、ノーマルモードとマルチメデ
ィアモード（ＺＶポートモード）の２つの動作モードを
有している。ノーマルモードは、モデムカードなどのよ
うな通常のＰＣカードを制御するためのものであり、Ｐ
ＣＩバス２とＰＣカードとの間でデータ転送を行い、Ｚ
Ｖポートは使用しない。
【００４２】マルチメディアモード（ＺＶポートモー
ド）は、ビデオキャプチャカード、ＭＰＥＧ２エンコー
ダカード、ＭＰＥＧ２デコーダカードなど動画を扱うＰ
ＣカードがＰＣカードソケットに装着されている場合に
使用されるモードである。このモードにおいては、前述
のＺＶポート４が使用され、ＰＣカードからディスプレ
イコントローラ１４にＺＶポート４を介して動画データ
ストリームＳ４が直接的に転送される。
【００４３】ノーマルモードとマルチメディアモードの
動作モードの切り替えは、ＣＰＵ１１によって行われ
る。すなわち、ＣＰＵ１１は、ＰＣカードソケットに装
着されているＰＣカードから属性情報を読み取り、その
属性情報によって装着されているＰＣカードの種類を検
出する。装着されているＰＣカードがマルチメディアモ
ード対応のカードであれば、ＣＰＵ１１は、ＰＣカード
コントローラ１７をマルチメディアモードに切り替え
る。
【００４４】サウンドコントローラ４１は、ＣＰＵ１１
の制御の下にオーディオデータの入出力制御を行うもの
であり、マイク端子からの音声信号をＡ／Ｄ変換してメ
モリ１３に取り込んだり、ＺＶポート４を介して転送さ
れるデジタルオーディオデータをアナログ信号に変換し
てスピーカに出力する機能を有する。
【００４５】ＭＰＥＧ２デコーダ１８は、ＰＣＩバス２
に接続されたＰＣＩインターフェースとＺＶポート４に
接続された動画出力ポートを有している。このＭＰＥＧ
２デコーダ１８は、ＭＰＥＧ２でデジタル圧縮符号化さ
れた例えばＤＶＤ−ＲＯＭドライブなどからの動画デー
タをＰＣＩバス２経由で受信し、それを伸張するための
復号処理を行う。復号された動画データは、前述の１６
ビットＹＵＶデータフォーマットに変換されて動画デー
タストリームＳ２としてＺＶポート４上に出力され、デ
ィスプレイコントローラ１４のビデオ入力ポート１４１
に転送される。
【００４６】通常、ＤＶＤ−ＲＯＭドライブから読み出
されるＭＰＥＧ２データストリームには、映画などの映
像を構成する主映像（ビデオ）、字幕などの副映像（サ
ブピクチャ）、および音声信号それぞれの符号化データ
が多重化されている。副映像および音声信号の符号化に
は、ランレングス符号化およびドルビーＡＣ３がそれぞ
れ使用される。このため、ＭＰＥＧ２デコーダ１８に
は、このような３種類のストリームを含むＤＶＤビデオ
をデコードするために、３つのデコーダ、つまり主映像
を復号するＭＰＥＧ２デコーダ、副映像を復号するサブ
ピクチャデコーダ、および音声信号を復号するオーディ
オデコーダを設けておき、これらを並行して動作させる
ことが好ましい。ＭＰＥＧ２デコーダで復号化されたビ
デオデータとサブピクチャデコーダで復号化された副映
像は合成され、そして１６ビットＹＵＶデータフォーマ
ットでＺＶポート４上に定義されたビデオバス上に出力
される。また、オーディオデコーダによって復号化され
た音声信号は、シリアルデータ転送のフォーマットでＺ
Ｖポート４上に定義されたオーディオバスを介して転送
される。
【００４７】ビデオキャプチャコントローラ１９は、Ｃ
ＰＵ１１からの指示に従ってビデオキャプチャ３１を動
作制御する機能と、ＺＶポート４上に出力される動画デ
ータを取り込み、それをＰＣＩバス２を介して主メモリ
１３に転送する機能などを有している。ビデオキャプチ
ャコントローラ１９によるビデオキャプチャ３１の制御
は、Ｉ２Ｃバスを介して行われる。ＺＶポート４から主
メモリ１３への動画転送においては、ＰＣＩバス２のバ
ンド幅を考慮して、まず、データ転送レートを下げるた
めに動画データのスケールダウン（フレームレート、解
像度、カラーフォーマット変換などを使用する）処理が
内蔵のスケーラによって実行され、それがＦＩＦＯバッ
ファに格納される。この後、ＦＩＦＯバッファのデータ
がＤＭＡ転送によって主メモリ１２に転送される。
【００４８】Ｐ１３９４コントローラ２０は、Ｐ１３９
４高速シリアルインターフェースを介した外部装置との
間のデータ転送を制御するためのものであり、ＰＣＩバ
ス２に接続されたＰＣＩインターフェースとＺＶポート
４に接続された動画出力ポートを有している。Ｐ１３９
４高速シリアルインターフェースを介してデジタルビデ
オカメラなどから動画データを受け取った場合には、Ｐ
１３９４コントローラ２０は、その動画データを１６ビ
ットＹＵＶデータフォーマットに変換してＺＶポート４
上に定義されたビデオバス上に動画ストリームＳ５とし
て出力することにより、ディスプレイコントローラ１４
に転送する。
【００４９】ビデオキャプチャ３１は、カメラインタフ
ェースを介してビデオカメラやイメージセンサなどから
入力される動画データを１６ビットＹＵＶデータフォー
マットに変換して、それをＺＶポート４上に定義された
ビデオバス上に動画ストリームＳ３として出力すること
によりディスプレイコントローラ１４に転送する。
【００５０】以上のように、図１のシステムにおいて
は、互いに異なる動画データを扱う複数のビデオデバイ
ス、つまり、ＰＣカードコントローラ１７、ＭＰＥＧ２
デコーダ１８、Ｐ１３９４コントローラ２０、およびビ
デオキャプチャ３１が、それぞれＰＣＩバス２とのイン
ターフェースに加え、ＺＶポート４に接続された動画出
力ポートを有しており、どの動画ソースについてもＰＣ
Ｉバス２を使用せずにディスプレイコントローラ１４に
ＺＶポート４を通して直接的に転送できるようになり、
様々な動画ソースについてその表示を効率よく行うこと
ができる。
【００５１】ところで、ＺＶポート４は同時には１つの
動画データしか流すことができない。したがって、この
システムにおいては、ＰＣカードコントローラ１７、Ｍ
ＰＥＧ２デコーダ１８、Ｐ１３９４コントローラ２０、
およびビデオキャプチャ３１を択一的にＺＶポート４に
接続して、同時には１つのデバイスのみがＺＶポートを
使用するようにするための動画ソース切り替え制御の仕
組みが組み込まれている。
【００５２】以下、この動画ソース切り替え制御の具体
例を説明する。 （１）まず、図２および図３を参照して第１の例につい
て説明する。 図２においては、ＰＣカードコントローラ１７、ＭＰＥ
Ｇ２デコーダ１８、Ｐ１３９４コントローラ２０、およ
びビデオキャプチャ３１それぞれの動画出力ポートの１
つを選択してＺＶポート４に接続するためのセレクタが
設けられており、これによって同時には単一のデバイス
からの動画データしかディスプレイコントローラ１４に
転送できないように制御される。したがって、１つのＺ
Ｖポート４で、ＰＣカードコントローラ１７、ＭＰＥＧ
２デコーダ１８、Ｐ１３９４コントローラ２０、および
ビデオキャプチャ３１それぞれとディスプレイコントロ
ーラ１４との間をポイントーツーポイント形式で接続す
ることが可能となり、ＺＶポート４の競合を防止するこ
とができる。
【００５３】このセレクタは、ＰＣカードコントローラ
１７、ＭＰＥＧ２デコーダ１８、Ｐ１３９４コントロー
ラ２０、およびビデオキャプチャ３１それぞれの動画出
力ポートに３ステート出力バッファ１０１，１０２，１
０３，１０４を設け、これら各バッファによる動画出力
動作を、ＣＰＵ１１からのコマンドで制御可能なイネー
ブル／ディスエーブル信号（ＥＮ／ＤＩＳ１，ＥＮ／Ｄ
ＩＳ２，ＥＮ／ＤＩＳ３，ＥＮ／ＤＩＳ４）によってイ
ネーブル・ディスエーブル制御することによって実現で
きる。
【００５４】この構成においては、各ビデオデバイス
は、ＣＰＵ１１からの指示で動画データの転送が許可さ
れた場合にのみ動画データをＺＶポート４に出力するの
で、ＣＰＵ１１によって実行されるソフトウェアが同時
には１つのデバイスの出力バッファのみ出力動作を許可
するように制御することで、ＺＶポート４の競合を防止
することができる。また、出力動作が許可された１つの
出力バッファ以外の他のすべての出力バッファについて
はディスエーブル状態、つまり高インピーダンス出力の
状態に設定されるので、ＺＶポート４から電気的に分離
される。
【００５５】図１のセレクタは、実際には、図３に示さ
れているように、３ステート出力バッファ１０１，１０
２…とＣＰＵ１１によってリード／ライト可能なレジス
タ２０１，２０２，…とをそれぞれデバイス内部に対応
して設けることによって実現される。この場合、例え
ば、ＣＰＵ１１からのコマンドでレジスタ２０１のイネ
ーブルフラグＦ１がセットされると、３ステート出力バ
ッファ１０１のイネーブル／ディスエーブル信号ＥＮ／
ＤＩＳ１がアクティブとなり、これによってデバイス１
はＺＶポート４を使用した動画転送を行うことが可能と
なる。
【００５６】（２）次に、図４、図５および図６を参照
して第２の例について説明する。 図４においては、ハードウェアによる制御によって自動
的にＺＶポート４を使用するデバイスの優先順位を規定
する構成が採用されている。すなわち、ＺＶポート４に
は、複数のデバイス（ＰＣカードコントローラ１７、Ｍ
ＰＥＧ２デコーダ１８、Ｐ１３９４コントローラ２０、
およびビデオキャプチャ３１）をデイジーチェーン形式
で接続する１本のＺＶイネーブル信号線が追加されてい
る。このＺＶイネーブル信号線は、ＺＶポート４の使用
許可を示すＺＶイネーブル信号をデイジーチェーンの先
頭に位置するデバイスから末尾のデバイスに亘って順次
転送するために使用される。
【００５７】そして、各デバイスには、前述の３ステー
ト出力バッファ１０１，１０２…およびレジスタ２０
１，２０２…に加え、組み合わせ論理回路３０１，３０
２…が追加されている。これら組み合わせ論理回路３０
１，３０２…の各々は、ＣＰＵ１１によってセットされ
るイネーブルフラグＦ１とＺＶイネーブル信号線を介し
て転送されるＺＶイネーブル信号とに基づいて、出力バ
ッファの動画データ出力動作をイネーブル／ディスエー
ブル制御するためのイネーブル／ディスエーブル信号を
発生するものであり、イネーブルフラグＦ１の入力端子
Ａ、ＺＶイネーブル信号入力端子Ｘ、イネーブル／ディ
スエーブル信号出力端子Ｚ、および次段のデバイスへの
ＺＶイネーブル信号出力端子Ｙを有している。
【００５８】入力Ｘおよび入力Ａに対する出力Ｙの真理
値表テーブルを図５（ａ）、入力Ｘおよび入力Ａに対す
る出力Ｚの真理値表テーブルを図５（ｂ）に示す。 入力Ａ＝１（動画転送許可を示すイネーブルフラグＦ１
がセットされた状態） になったとき、入力Ｘ＝１（アクティブ状態のＺＶイネ
ーブル信号が入力されている状態）であれば、出力Ｚ＝
１となり、出力バッファがイネーブル状態に設定され
る。また、この時は、出力Ｙ＝０となり、次段のデバイ
スへのＺＶイネーブル信号の伝達が停止される。入力Ａ
＝０（動画転送許可を示すイネーブルフラグＦ１がセッ
トされてない状態）の時には、そのときの入力Ｘの状態
がそのまま出力Ｙとなる。また、入力Ｘ＝０であれば、
出力Ｙおよび出力Ｚは、入力Ａによらず０となる。
【００５９】これら各組み合わせ論理回路３０１，３０
２は、図６に示されているように、２つの２入力ＡＮＤ
ゲート４０１，４０２，インバータ４０３、および入力
バッファ４０４から構成することができる。
【００６０】この構成によれば、デイジーチェーンの上
流側に位置するデバイス（ここでは、デバイス１が最上
流のデバイス）ほど優先的にＺＶポート４を使用できる
ようにする制御が行われ、ＺＶポート４の使用が許可さ
れたデバイスの下流側には、例えば、そのデバイスによ
るＺＶポート４の使用が終了するまで、ＺＶイネーブル
信号は転送されない。したがって、同時には１つのデバ
イスの出力バッファしか動作しないようにする制御が自
動的に実行できるようになる。なお、最上流の入力Ｘは
常に１に固定されている。
【００６１】（３）次に、図７、図８および図９を参照
して第３の例について説明する。 図７においては、ＺＶポート４には、複数のデバイスに
共通接続された１本のＺＶ制御信号線が追加されてい
る。このＺＶ制御信号線は、ＺＶポート４の使用を要求
しているデバイスがあることをそのデバイスとそれ以外
の他のすべてのデバイスに通知するためのものであり、
ＺＶポート４の使用を要求しているデバイスによって、
一定期間アクティブ状態に設定される。
【００６２】そして、各デバイスには、前述の３ステー
ト出力バッファ１０１，１０２…およびレジスタ２０
１，２０２…に加え、組み合わせ論理回路５０１，５０
２…が追加されている。これら組み合わせ論理回路５０
１，５０２…の各々は、ＣＰＵ１１からのコマンドによ
るイネーブルフラグＦ１のセットに応答して、ＺＶ制御
信号線を所定期間アクティブ状態に設定し、その期間経
過後、対応する出力バッファをイネーブル状態に設定す
る機能と、ＺＶ制御信号線の状態を監視し、ＺＶ制御信
号線がアクティブ状態に設定されている期間中、出力バ
ッファをディスエーブル状態に維持する機能が設けられ
ている。
【００６３】これら各組み合わせ論理回路５０１，５０
２…は、図８のように、パルス発生回路６０１、ディレ
イ回路６０２、フリップフロップ６０３、ＺＶ制御信号
用出力バッファ６０４、ＺＶ制御信号用出力バッファ６
０５から構成されている。
【００６４】以下、図９のタイミングチャートを参照し
て、図８の組み合わせ論理回路の動作を説明する。ここ
では、デバイス２の出力バッファ１０２がイネーブル状
態に設定されているときに、デバイス１のレジスタ２０
１にイネーブルフラグＦ１がセットされた場合を想定す
る。
【００６５】デバイス１においては、イネーブルフラグ
Ｆ１のセットに応答してパルス発生回路６０１からワン
ショットパルス信号ＺＶ−ＥＮ１が出力される。このワ
ンショットパルス信号ＺＶ−ＥＮ１は、ディレイ回路６
０２に送られると共に、ＺＶ制御信号としてバッファ６
０４を介してＺＶ制御信号線上に出力される。この時の
ＺＶ制御信号線の変化は、すべてのデバイスの組み合わ
せ論理回路でモニタされる。すなわち、デバイス１にお
いてはフリップフロップ６０３がリセットされる。デバ
イス２においても同様にしてフリップフロップがリセッ
トされ、これによってイネーブル／ディスエーブル信号
ＥＮ／ＤＩＳ２がディスエーブル状態となる。
【００６６】ワンショットパルス信号ＺＶ−ＥＮ１のパ
ルス幅に対応する期間だけ経過した後、ディレイ回路６
０２からはセット信号ＳＥＴ１が出力される。このセッ
ト信号ＳＥＴ１は、フリップフロップ６０３に送られ
る。フリップフロップ６０３は、セット信号ＳＥＴ１が
入力された時、イネーブル／ディスエーブル信号ＥＮ／
ＤＩＳ１を１、つまりアクティブ状態に設定する。
【００６７】このように、ＺＶ制御信号線を用いてすべ
てのデバイスの出力バッファを一旦ディスエーブルした
後、自身のデバイスの出力バッファをイネーブルにする
構成を使用することにより、結果的に、時間的に最も最
近にＺＶ制御信号線をアクティブ状態に設定したデバイ
スに、ＺＶポート４の使用が許可される。したがって、
この構成においては、どのデバイスに対しても初期の優
先順位を平等に設定することができる。
【００６８】（４）次に、図１０、図１１および図１２
を参照して第４の例について説明する。 図１０においては、図８で説明した各組み合わせ論理回
路５０１，５０２の構成にさらに改良が加えられてお
り、図８のパルス発生回路６０１およびディレイ回路６
０２の代わりに、ＣＰＵ１１によってパルス幅およびデ
ィレイ時間がそれぞれプログラム可能なプログラマブル
パルス発生回路７０１およびプログラマブルディレイ回
路７０２が設けられ、且つＡＮＤゲート７０３が追加さ
れている。
【００６９】プログラマブルパルス発生回路７０１から
発生されるパルス信号のパルス幅は、図１１に示されて
いるように、デバイス毎に異なるように初期設定され
る。また、プログラマブルディレイ回路７０２のディレ
イ時間についても、対応するプログラマブルパルス発生
回路７０１からのパルス信号の幅に相当する時間経過後
にセット信号が出力されるようにデバイス毎に異なる値
が初期設定される。
【００７０】これにより、たとえ複数のデバイスに対し
て同時にイネーブルフラグがセットされた場合であって
も、その中で最も長いパルス幅が割り当てられているデ
バイスにＺＶポート４の使用が許可されるので、ＺＶポ
ート４の競合を防止できる。
【００７１】また、ＡＮＤゲート７０３は、ＺＶイネー
ブルフラグがセットされた時にＺＶ制御信号が既にアク
ティブ状態に設定されていた場合には、そのパルス信号
ＺＶ−ＥＮ１の発生動作の開始をＺＶ制御信号線のアク
ティブ状態が解除されるまで待たせるために設けられた
ものである。
【００７２】これにより、ＣＰＵ１１から最も後でイネ
ーブルフラグがセットされたデバイスにＺＶポート４を
使用させることができるので、もしパルス幅の長いデバ
イスにイネーブルフラグがセットされた直後にそれより
もパルス幅が短いデバイスにイネーブルフラグがセット
されたとしても、後からイネーブルフラグがセットされ
たデバイスに優先的にＺＶポート４の使用を許可する事
ができる。
【００７３】以下、図１２のタイミングチャートを参照
して、図１０の組み合わせ論理回路の動作を説明する。
ここでは、デバイス３の出力バッファ１０３がイネーブ
ル状態に設定されているときに、デバイス１とデバイス
２に同時にイネーブルフラグがセットされた場合を想定
する。
【００７４】デバイス１においては、ＺＶ制御信号が０
の状態でイネーブルフラグＦ１がセットされると、それ
に応答してすぐにパルス発生回路７０１からワンショッ
トパルス信号ＺＶ−ＥＮ１が出力される。これと同時
に、デバイス２からもワンショットパルス信号ＺＶ−Ｅ
Ｎ２が出力される。これらパルス信号によりＺＶ制御信
号線の電位が変化し、すべてのデバイスのフリップフロ
ップがリセットされる。したがって、デバイス３におい
ては、イネーブル／ディスエーブル信号ＥＮ／ＤＩＳ３
がディスエーブル状態に切り替えられる。
【００７５】デバイス２においては、ワンショットパル
ス信号ＺＶ−ＥＮ２のパルス幅に対応する期間だけ経過
した後、セット信号ＳＥＴ２が出力される。このセット
信号ＳＥＴ２は、フリップフロップに送られる。しか
し、この時はまだワンショットパルス信号ＺＶ−ＥＮ１
が出力されているため、セット信号ＳＥＴ２はマスクさ
れてしまい、フリップフロップはセットされない。
【００７６】デバイス１においては、ワンショットパル
ス信号ＺＶ−ＥＮ１のパルス幅に対応する期間だけ経過
した後、セット信号ＳＥＴ１が出力される。このときは
既にワンショットパルス信号ＺＶ−ＥＮ２は発生してな
いので、セット信号ＳＥＴ１によってフリップフロップ
６０３は、イネーブル／ディスエーブル信号ＥＮ／ＤＩ
Ｓ１を１、つまりアクティブ状態に設定する。
【００７７】（５）次に、図１３および図１４を参照し
て第５の例について説明する。 ここでは、（１）の例において、ソフトウェア制御によ
って複数のデバイスによるＺＶポートの使用を排他的に
切り替えるための制御動作を説明する。そのためのソフ
トウェア構成を図１３に示す。
【００７８】図１３において、ＺＶポートマネージャ
は、ＺＶポート４の使用状態を一括管理するためのプロ
グラムである。アプリケーションプログラム１，２，３
はそれぞれＺＶポート４を使用するデバイス１，２，３
を用いて動画表示を行うプログラムであり、またＺＶポ
ートクライアントドライバ１，２，３はデバイス１，
２，３の動作を制御するためのドライバプログラムであ
る。
【００７９】ＺＶポートマネージャは、ＺＶポートクラ
イアントドライバ１，２，３それぞれと通信する機能を
有しており、この通信機能を用いてＺＶポート４の使用
権切り替えを行う。使用権切り替え処理の概略は、次の
通りである。
【００８０】たとえば、ＺＶポートクライアントドライ
バ１からＺＶポート使用要求が発行されると、ＺＶポー
トマネージャは、デバイス毎にＺＶポートの使用状態を
管理している管理テーブルＴ１を参照してＺＶポート４
を現在使用しているデバイスを調べ、そのデバイスに対
応するＺＶポートクライアントドライバ（例えば、ＺＶ
ポートクライアントドライバ３）に他のＺＶポートクラ
イアントドライバからの使用要求があったことを通知す
る。使用要求を受けたＺＶポートクライアントドライバ
３は、ＺＶポート４の使用権の切り替えが可能か否かを
返答する。ＺＶポートマネージャは、切り替えが可能か
否かを使用要求を出したＺＶポートクライアントドライ
バ１に返し、切り替え可能であれば、管理テーブルＴ１
を書き換えると共に、ＺＶポート４の使用権の切り替え
を行う。この使用権切り替え動作は、新たにＺＶポート
４を使用するデバイスにイネーブルフラグをセットし、
使用権を解放するデバイスに対してはイネーブルフラグ
をリセットすることによって行うことができる。このよ
うなイネーブルフラグのセット／リセット制御は、その
デバイスに対応するＺＶポートクライアントドライバが
実行する。
【００８１】次に、図１４のフローチャートを参照し
て、使用権切り替え制御のための一連の処理の流れを説
明する。ＺＶポートマネージャは、オペレーティングシ
ステムの起動時やＺＶポート対応ＰＣカードなどの挿抜
時にその時にコンピュータシステムに存在するＺＶポー
ト対応デバイスを数え上げ、それら各デバイス毎にＺＶ
ポートの使用状態を管理するための管理テーブルＴ１を
作成する（ステップＳ１０１）。
【００８２】ＺＶポート対応デバイスの数え上げは、Ｉ
ＳＡデバイスであればＰＮＰＩＤ、ＰＣＩデバイスの場
合にはＤｅｖｉｃｅ ＩＤ，Ｖｅｎｄｅｒ ＩＤ，Ｓｕ
ｂｓｙｓｔｅｍ Ｄｅｖｉｃｅ ＩＤからＯＳで管理さ
れている対応する情報（ＩＮＦ）ファイルを調べ、ＩＮ
ＦファイルにＺＶデバイス情報があれば、ＺＶポート対
応デバイスとしてＯＳの環境ファイル（Ｒｅｇｉｓｔｒ
ｙ）に書き込んでおき、オペレーティングシステムの起
動時にそのＲｅｇｉｓｔｒｙの情報を参照することによ
って行うことができる。
【００８３】また、ＰＣカードがシステム稼働中に装着
された場合には、そのＰＣカードの装着が、図１５に示
すソケットサービスおよびカートサービスなどのドライ
バによって検出され、それがＺＶ−ポートマネージャに
通知されるので、これに応答してＺＶ−ポートマネージ
ャがそのカードの属性情報からＺＶポート対応カードか
否かを判断し、ＺＶポート対応カードであれば管理テー
ブルＴ１にそのデバイスを追加すればよい。また、シス
テム稼働中にＰＣカードが取り外された時には、取り外
されたＰＣカードのソケット番号や属性情報等からその
カードがＺＶポート対応カードとして数え上げられてい
るデバイスか否かを調べ、ＺＶポート対応カードであれ
ば管理テーブルＴ１からそのデバイスを削除すればよ
い。
【００８４】次に、ＺＶポート４を使用した動画転送を
行うアプリケーションが実行されると、そのアプリケー
ションは、対応するＺＶポートクライアントドライバを
主メモリ１３にロードする（ステップＳ１０２）。ロー
ドされたＺＶポートクライアントドライバは、ＺＶポー
トマネージャに対してＺＶポート４の使用要求を発行す
る（ステップＳ１０３）。ＺＶポートマネージャは、管
理テーブルＴ１を参照して現在のＺＶポート４の使用状
況を調べ、他のデバイスがＺＶポート４を使用中か否か
を判断する（ステップＳ１０５）。
【００８５】どのデバイスもＺＶポート４を使用してい
ない場合には、ＺＶポートマネージャは、使用要求を出
したＺＶポートクライアントドライバに対して使用許可
を返す（ステップＳ１０６）。使用許可を受けたＺＶポ
ートクライアントドライバは、対応するデバイスのレジ
スタにイネーブルフラグをセットし、出力バッファを使
用可能な状態に設定する（ステップＳ１０７）。また、
このとき、ＺＶポートマネージャは、管理テーブルＴ１
の該当するデバイスの欄にＺＶポート使用中であること
を書き込む。
【００８６】一方、ＺＶポート４を使用しているデバイ
スが存在した場合には、その使用しているデバイスを特
定し、そのデバイスに対応するＺＶポートクライアント
ドライバに対して他のＺＶポートクライアントドライバ
からの使用要求があったことを通知する（ステップＳ１
０８，１０９）。使用要求を受けたＺＶポートクライア
ントドライバは、ＺＶポート４の使用権の切り替えが可
能か否かを返答する。
【００８７】たとえば、ビデオキャプチャ３１を使用し
て動画の表示および記録を行うアプリケーションに対応
するＺＶポートクライアントドライバなどについては、
その動画の記録動作が中断されるのを防止するために、
切り替え要求を拒否する場合がある。この場合には、Ｚ
Ｖポートマネージャは、使用要求を出したＺＶポートク
ライアントドライバに対して使用不許可を返す（ステッ
プＳ１１０，Ｓ１１１）。
【００８８】切り替え可能である旨の返答が合った場合
には、前述のステップＳ１０６，Ｓ１０７の処理が実行
される。なお、ここでは、ＺＶポートマネージャをＯＳ
と独立に設けたが、ＯＳの１機能としてそのＯＳ内にＺ
Ｖポートマネージャの機能を組み込むことも可能であ
る。また、図１４の手順を実行するために必要なＺＶポ
ートマネージャや各ドライバ群などのプログラムはＣＤ
−ＲＯＭなどのコンピュータ読み取り可能な記録媒体に
格納して配布することができる。
【００８９】
【発明の効果】以上説明したように、この発明によれ
ば、動画データを扱う複数のデバイスそれぞれからの異
なる複数のビデオソースをシステムバスを利用すること
なく表示コントローラに直接転送できるようになり、様
々なビデオソースについてその表示を効率よく行うこと
ができる。また、ハードウェアまたはソフトウェアによ
る切り替え制御により動画専用バスが同時には複数のデ
バイスの中の１つだけが使用するように制御できるた
め、バスの競合の問題を解決することができる。また、
最後にイネーブルフラグを設定したデバイスにバス使用
権が与えられる仕組みを採用することにより、常にユー
ザが実行したいアプリケーションに対応するデバイスに
よる動画転送を許可する事ができる。
【図面の簡単な説明】
【図１】この発明の一実施形態に係るコンピュータシス
テムの構成を示すブロック図。
【図２】同実施形態のシステムに設けられたＺＶポート
対応デバイスの切り替え動作の原理を説明するための
図。
【図３】同実施形態のシステムにおいて第１の切り替え
制御方式を実現するために設けられたＺＶポート対応デ
バイスの内部構成を示す図。
【図４】同実施形態のシステムにおいて第２の切り替え
制御方式を実現するためにＺＶポート対応デバイス内に
設けられた組み合わせ論理回路を示す図。
【図５】図４の組み合わせ論理回路の入力と出力との関
係を示す図。
【図６】図４の組み合わせ論理回路の具体的な回路構成
の一例を示す回路図。
【図７】同実施形態のシステムにおいて第２の切り替え
制御方式を実現するために各ＺＶポート対応デバイス内
に設けられた組み合わせ論理回路を示す図。
【図８】図７の組み合わせ論理回路の具体的な回路構成
の一例を示す回路図。
【図９】図７の組み合わせ論理回路の動作を示すタイミ
ングチャート。
【図１０】同実施形態のシステムにおいて第３の切り替
え制御方式を実現するために各ＺＶポート対応デバイス
内に設けられた組み合わせ論理回路を示す図。
【図１１】図１０の組み合わせ論理回路に設けられたプ
ログラマブルパルス発生回路によってＺＶポート対応デ
バイス毎に異なるパルス幅を設定する様子を示す図。
【図１２】図１０の組み合わせ論理回路の動作を説明す
るタイミングチャート。
【図１３】同実施形態のシステムにおいて第４の切り替
え制御方式を実現するために使用されるソフトウェア構
成図。
【図１４】図１３のソフトウェアによって実行されるＺ
Ｖポート使用デバイス切り替え制御手順を説明するフロ
ーチャート。
【図１５】同実施形態のシステムにおいて第４の切り替
え制御方式を実現するために使用されるソフトウェア構
成図。
【符号の説明】
２…ＰＣＩバス、３…ＩＳＡバス、４…ＺＶポート、１
１…ＣＰＵ、１２…ホスト−ＰＣＩブリッジ、１３…主
メモリ、１４…ディスプレイコントローラ、１７…ＰＣ
カードコントローラ、１８…ＭＰＥＧ２デコーダ、１９
…ビデオキャプチャコントローラ、２０…Ｐ１３９４コ
ントローラ、３１…ビデオキャプチャ、４１…サウンド
コントローラ、１０１〜１０４…３ステート出力バッフ
ァ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０９Ｇ 5/00 ５５５ Ｇ０６Ｆ 15/62 Ａ (72)発明者 本間 亨 東京都青梅市末広町２丁目９番地 株式会 社東芝青梅工場内

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 動画データを入力するためのビデオポー
    トを有し、このビデオポートに入力された動画データを
    表示可能な表示コントローラと、この表示コントローラ
    のビデオポートに動画データを転送するための動画専用
    バスとを備えたコンピュータシステムにおいて、 互いに異なる動画ソースを扱う複数のビデオデバイスで
    あって、各々が前記動画専用バスに接続された出力ポー
    トを有し、その出力ポートから前記動画専用バス上に動
    画データを出力する複数のビデオデバイスと、 これら複数のビデオデバイスの中から前記動画専用バス
    を用いて前記表示コントローラに動画データを転送する
    ビデオデバイスを択一的に選択して、前記動画専用バス
    を使用するビデオデバイスの切り替えを行う切り替え手
    段とを具備することを特徴とするコンピュータシステ
    ム。
  2. 【請求項２】 動画データを入力するためのビデオポー
    トを有し、このビデオポートに入力された動画データを
    表示可能な表示コントローラと、この表示コントローラ
    のビデオポートに動画データを転送するための動画専用
    バスとを備えたコンピュータシステムにおいて、 互いに異なる動画ソースを扱う複数のビデオデバイスで
    あって、各々が前記動画専用バスに接続された出力ポー
    トを有し、その出力ポートから前記動画専用バス上に動
    画データを出力する複数のビデオデバイスを具備し、 前記各ビデオデバイスは、 前記出力ポートから前記動画専用バスに動画データを出
    力するための出力バッファと、 前記コンピュータシステムのＣＰＵからの指示に応じ
    て、前記出力バッファの動画データ出力動作を許可又は
    禁止する手段とを具備することを特徴とするコンピュー
    タシステム。
  3. 【請求項３】 前記出力バッファは高インピーダンス状
    態を持つ３ステートバッファから構成されており、 前記動画データ出力動作の禁止時には前記出力バッファ
    は高インピーダンス状態に設定されて、前記動画専用バ
    スから電気的に分離されることを特徴とする請求項２記
    載のコンピュータシステム。
  4. 【請求項４】 動画データを入力するためのビデオポー
    トを有し、このビデオポートに入力された動画データを
    表示可能な表示コントローラと、この表示コントローラ
    のビデオポートに動画データを転送するための動画専用
    バスとを備えたコンピュータシステムにおいて、 互いに異なる動画ソースを扱う複数のビデオデバイスで
    あって、各々が前記動画専用バスに接続された出力ポー
    トを有し、その出力ポートから前記動画専用バス上に動
    画データを出力する複数のビデオデバイスを具備し、 前記動画専用バスには、前記複数のビデオデバイスをデ
    イジーチェーン形式で接続し、前記動画専用バスの使用
    許可を示すイネーブル信号をデイジーチェーンの先頭に
    位置するビデオデバイスから末尾のビデオデバイスに亘
    って順次転送するための制御信号線がさらに設けられて
    おり、 前記各ビデオデバイスは、 前記出力ポートから前記動画専用バスに動画データを出
    力するための出力バッファと、 前記コンピュータシステムのＣＰＵからの指示と前記制
    御信号線を介して転送される前記イネーブル信号とに基
    づいて、前記出力バッファの動画データ出力動作を許可
    又は禁止し、前記動画データ出力動作を許可したとき、
    次段のビデオデバイスへの前記イネーブル信号の転送を
    禁止する手段とを具備することを特徴とするコンピュー
    タシステム。
  5. 【請求項５】 動画データを入力するためのビデオポー
    トを有し、このビデオポートに入力された動画データを
    表示可能な表示コントローラと、この表示コントローラ
    のビデオポートに動画データを転送するための動画専用
    バスとを備えたコンピュータシステムにおいて、 互いに異なる動画ソースを扱う複数のビデオデバイスで
    あって、各々が前記動画専用バスに接続された出力ポー
    トを有し、その出力ポートから前記動画専用バス上に動
    画データを出力する複数のビデオデバイスを具備し、 前記動画専用バスには、前記複数のビデオデバイスに共
    通接続され、前記動画専用バスの使用を要求しているビ
    デオデバイスによってアクティブ状態に設定される制御
    信号線がさらに設けられており、 前記各ビデオデバイスは、 前記出力ポートから前記動画専用バスに動画データを出
    力するための出力バッファと、 前記コンピュータシステムのＣＰＵから発行される動画
    データ転送指示に応じて、前記制御信号線を所定期間ア
    クティブ状態に設定し、その期間経過後、前記出力バッ
    ファの動画データ出力動作を許可する手段と、 前記制御信号線の状態を監視し、前記制御信号がアクテ
    ィブ状態に設定されている期間、前記出力バッファの動
    画データ出力動作を禁止状態に維持する手段とを具備
    し、 前記制御信号線をアクティブ状態に設定した最新のビデ
    オデバイスに、前記動画データ専用バスの使用が許可さ
    れるように構成されていることを特徴とするコンピュー
    タシステム。
  6. 【請求項６】 動画データを入力するためのビデオポー
    トを有し、このビデオポートに入力された動画データを
    表示可能な表示コントローラと、この表示コントローラ
    のビデオポートに動画データを転送するための動画専用
    バスとを備えたコンピュータシステムにおいて、 互いに異なる動画ソースを扱う複数のビデオデバイスで
    あって、各々が前記動画専用バスに接続された出力ポー
    トを有し、その出力ポートから前記動画専用バス上に動
    画データを出力する複数のビデオデバイスを具備し、 前記動画専用バスには、前記複数のビデオデバイスに共
    通接続され、前記動画専用バスの使用を要求しているビ
    デオデバイスによってアクティブ状態に設定される制御
    信号線がさらに設けられており、 前記各ビデオデバイスは、 前記出力ポートから前記動画専用バスに動画データを出
    力するための出力バッファと、 前記コンピュータシステムのＣＰＵから発行される動画
    データ転送指示に応答して、前記制御信号線を所定期間
    アクティブ状態に設定し、その期間経過後、前記出力バ
    ッファの動画データ出力動作を許可する手段と、 前記制御信号線の状態を監視し、前記制御信号がアクテ
    ィブ状態に設定されている期間に前記動画データ転送指
    示が発行されたとき、前記制御信号線をアクティブ状態
    に設定する動作の開始を前記制御信号線のアクティブ状
    態が解除されるまで待たせる手段と、 前記制御信号線の状態を監視し、前記制御信号がアクテ
    ィブ状態に設定されている期間、前記出力バッファの動
    画データ出力動作を禁止状態に維持する手段とを具備
    し、 前記ＣＰＵから動画データ転送指示が発行された最新の
    ビデオデバイスに対して、前記動画データ専用バスの使
    用が許可されるように構成されていることを特徴とする
    コンピュータシステム。
  7. 【請求項７】 動画データを入力するためのビデオポー
    トを有し、このビデオポートに入力された動画データを
    表示可能な表示コントローラと、この表示コントローラ
    のビデオポートに動画データを転送するための動画専用
    バスとを備えたコンピュータシステムにおいて、 互いに異なる動画ソースを扱う複数のビデオデバイスで
    あって、各々が前記動画専用バスに接続された出力ポー
    トを有し、その出力ポートから前記動画専用バス上に動
    画データを出力する複数のビデオデバイスを具備し、 前記動画専用バスには、前記複数のビデオデバイスに共
    通接続され、前記動画専用バスの使用を要求しているビ
    デオデバイスによってアクティブ状態に設定される制御
    信号線がさらに設けられており、 前記各ビデオデバイスは、 前記出力ポートから前記動画専用バスに動画データを出
    力するための出力バッファと、 前記コンピュータシステムのＣＰＵから発行される動画
    データ転送指示に応答して、前記制御信号線を所定期間
    アクティブ状態に設定し、その期間経過後、前記出力バ
    ッファの動画データ出力動作を許可する手段と、 前記制御信号線の状態を監視し、前記制御信号がアクテ
    ィブ状態に設定されている期間、前記出力バッファの動
    画データ出力動作を禁止状態に維持する手段とを具備
    し、 前記ＣＰＵからの動画データ転送指示に応じて前記制御
    信号線をアクティブ状態に設定する期間は、前記ビデオ
    デバイス毎に異なっており、 最も長い期間が割り当てられたビデオデバイスに対して
    前記動画データ専用バスの使用が優先的に許可されるよ
    うに構成されていることを特徴とするコンピュータシス
    テム。
  8. 【請求項８】 前記各ビデオデバイスは、 前記制御信号線の状態を監視し、前記制御信号がアクテ
    ィブ状態に設定されている期間に前記動画データ転送指
    示が発行されたとき、前記制御信号線をアクティブ状態
    に設定する動作の開始を前記制御信号線のアクティブ状
    態が解除されるまで待たせる手段をさらに具備すること
    を特徴とする請求項７記載のコンピュータシステム。
  9. 【請求項９】 動画データを入力するためのビデオポー
    トを有し、このビデオポートに入力された動画データを
    表示可能な表示コントローラと、この表示コントローラ
    のビデオポートに動画データを転送するための動画専用
    バスとを備えたコンピュータシステムにおいて、 互いに異なる動画ソースを扱う複数のビデオデバイスで
    あって、各々が前記動画専用バスに接続された出力ポー
    トを有し、その出力ポートから前記動画専用バス上に動
    画データを出力する複数のビデオデバイスと、 これら複数のビデオデバイスの中から前記動画専用バス
    を用いて前記表示コントローラに動画データを転送する
    ビデオデバイスを択一的に選択して、前記動画専用バス
    を使用するビデオデバイスを切り替えるビデオデバイス
    切り替え手段とを具備し、 このビデオデバイス切り替え手段は、 前記ビデオデバイスそれぞれによる前記動画専用バスの
    使用状態を管理する手段と、 前記ビデオデバイスを制御するドライバプログラムから
    の動画専用バス使用要求に応答して、前記動画専用バス
    を現在使用しているビデオデバイスを決定し、そのビデ
    オデバイスを制御するドライバプログラムとの通信によ
    って前記動画専用バスを現在使用しているビデオデバイ
    スが前記動画専用バスを解放可能か否かを判断する手段
    と、 解放可能であるとき、前記動画専用バス使用要求を発行
    したドライバプログラムに使用許可を通知する手段とを
    具備することを特徴とするコンピュータシステム。
  10. 【請求項１０】 動画データを入力するためのビデオポ
    ートを有し、このビデオポートに入力された動画データ
    を表示可能な表示コントローラと、この表示コントロー
    ラのビデオポートに動画データを転送するための動画専
    用バスと、互いに異なる動画ソースを扱う複数のビデオ
    デバイスであって、各々が前記動画専用バスに接続され
    た出力ポートを有し、その出力ポートから前記動画専用
    バス上に動画データを出力する複数のビデオデバイスと
    を備えたコンピュータシステムにおいて表示対象のビデ
    オソースを切り替えるビデオソース切り替え方法であっ
    て、 前記ビデオデバイスそれぞれによる前記動画専用バスの
    使用状態を管理し、 前記ビデオデバイスを制御するドライバプログラムから
    の動画専用バス使用要求に応答して、前記動画専用バス
    を現在使用しているビデオデバイスを決定し、そのビデ
    オデバイスを制御するドライバプログラムとの通信によ
    って前記動画専用バスを現在使用しているビデオデバイ
    スが前記動画専用バスを解放可能か否かを判断し、 解放可能であるとき、前記動画専用バス使用要求を発行
    したドライバプログラムに使用許可を通知することを特
    徴とするビデオソース切り替え方法。
  11. 【請求項１１】 動画データを入力するためのビデオポ
    ートを有し、このビデオポートに入力された動画データ
    を表示可能な表示コントローラと、ＰＣカードが装着可
    能なカードソケットと、このカードソケットと前記表示
    コントローラのビデオポートとの間に接続され、前記表
    示コントローラのビデオポートに動画データを転送する
    ための動画専用バスとを備えたコンピュータシステムに
    おいて、 互いに異なる動画ソースを扱う１以上のビデオデバイス
    であって、各々が前記動画専用バスに接続された出力ポ
    ートを有し、その出力ポートから前記動画専用バス上に
    動画データを出力する１以上のビデオデバイスと、 これらビデオデバイスと前記ＰＣカードの中から前記動
    画専用バスを用いて前記表示コントローラに動画データ
    を転送するデバイスを択一的に選択して、前記動画専用
    バスを使用するデバイスを切り替える手段とを具備する
    ことを特徴とするコンピュータシステム。
  12. 【請求項１２】 デジタル圧縮符号化された動画データ
    をデコードして前記動画専用バス上に出力する動画デコ
    ーダ、外部から動画データをシリアルインターフェース
    を介して入力し、その入力した動画データを前記動画専
    用バス上に出力するシリアルインターフェースコントロ
    ーラと、外部映像機器から動画データを取り込み、その
    動画データを前記動画専用バス上に出力するビデオキャ
    プチャの中の少なくとも１つが前記ビデオデバイスとし
    て設けられていることを特徴とする請求項１１記載のコ
    ンピュータシステム。
  13. 【請求項１３】 動画データを入力するためのビデオポ
    ートを有し、このビデオポートに入力された動画データ
    を表示可能な表示コントローラを備えたコンピュータシ
    ステムにおいて、 互いに異なる動画ソースを扱う複数のビデオデバイスで
    あって、各々が動画データを出力するための出力ポート
    を有する複数のビデオデバイスと、 前記複数のビデオデバイスそれぞれの出力ポートを択一
    的に選択し、その選択した出力ポートを前記表示コント
    ローラのビデオポートに入力する選択手段とを具備する
    ことを特徴とするコンピュータシステム。
  14. 【請求項１４】 前記選択手段は、 前記各ビデオデバイス内に設けられ、対応するビデオデ
    バイスの出力ポートから動画データを出力するための出
    力バッファと、 前記各ビデオデバイス内に設けられ、前記コンピュータ
    システムのＣＰＵからの指示に応じて、対応するビデオ
    デバイスの出力バッファの動画データ出力動作を許可又
    は禁止する手段とから構成されていることを特徴とする
    請求項１３記載のコンピュータシステム。
JP26989596A 1996-10-11 1996-10-11 コンピュータシステム Expired - Fee Related JP3926873B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP26989596A JP3926873B2 (ja) 1996-10-11 1996-10-11 コンピュータシステム
EP97942221A EP0867812A1 (en) 1996-10-11 1997-10-02 Method of switching video source transferred by using zv port, and computer system using the method
PCT/JP1997/003516 WO1998016887A1 (en) 1996-10-11 1997-10-02 Method of switching video source transferred by using zv port, and computer system using the method
US09/091,183 US6297794B1 (en) 1996-10-11 1997-10-02 Method of switching video sources and computer system employing this method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26989596A JP3926873B2 (ja) 1996-10-11 1996-10-11 コンピュータシステム

Publications (2)

Publication Number Publication Date
JPH10116064A true JPH10116064A (ja) 1998-05-06
JP3926873B2 JP3926873B2 (ja) 2007-06-06

Family

ID=17478721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26989596A Expired - Fee Related JP3926873B2 (ja) 1996-10-11 1996-10-11 コンピュータシステム

Country Status (4)

Country Link
US (1) US6297794B1 (ja)
EP (1) EP0867812A1 (ja)
JP (1) JP3926873B2 (ja)
WO (1) WO1998016887A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975323B1 (en) 1997-04-30 2005-12-13 Nec Corporation Video data transfer system
JP2009510568A (ja) * 2005-09-30 2009-03-12 モサイド・テクノロジーズ・インコーポレーテッド デイジーチェーンカスケードデバイス
US8014452B2 (en) 2002-11-26 2011-09-06 International Business Machines Corporation Format conversion circuit
JP2013542649A (ja) * 2010-09-20 2013-11-21 クゥアルコム・インコーポレイテッド 仮想ビデオ・キャプチャ・デバイス
US9230654B2 (en) 2005-09-30 2016-01-05 Conversant Intellectual Property Management Inc. Method and system for accessing a flash memory device

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6598110B1 (en) * 1998-11-25 2003-07-22 Texas Instruments Inc Method and apparatus for data conversion in a computer bus
US6925513B1 (en) * 1999-05-04 2005-08-02 Apple Computer, Inc. USB device notification
US6275240B1 (en) 1999-05-27 2001-08-14 Intel Corporation Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed
CN1174606C (zh) * 1999-07-15 2004-11-03 汤姆森特许公司 多协议接收器中的解调部件
US6924806B1 (en) 1999-08-06 2005-08-02 Microsoft Corporation Video card with interchangeable connector module
US6885381B1 (en) 2000-08-04 2005-04-26 Microsoft Corporation System and method for producing a video signal
US6919897B1 (en) 1999-08-06 2005-07-19 Microsoft Corporation System and method for pre-processing a video signal
WO2001011458A1 (en) * 1999-08-06 2001-02-15 Intergraph Corporation Workstation for processing and producing a video signal
US6847358B1 (en) 1999-08-06 2005-01-25 Microsoft Corporation Workstation for processing and producing a video signal
US7047305B1 (en) * 1999-12-09 2006-05-16 Vidiator Enterprises Inc. Personal broadcasting system for audio and video data using a wide area network
JP3349490B2 (ja) * 2000-02-14 2002-11-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像表示方法、画像表示システム、ホスト装置、画像表示装置、およびディスプレイ用インターフェイス
JP2002202881A (ja) * 2000-10-26 2002-07-19 Matsushita Electric Ind Co Ltd 画像表示装置
US6753873B2 (en) * 2001-01-31 2004-06-22 General Electric Company Shared memory control between detector framing node and processor
EP1430706A4 (en) * 2001-06-11 2011-05-18 Broadcom Corp SYSTEM AND METHOD FOR MULTI-CHANNEL VIDEO AND AUDIO CODING ON A SINGLE CHIP
US7019764B2 (en) * 2001-09-20 2006-03-28 Genesis Microchip Corporation Method and apparatus for auto-generation of horizontal synchronization of an analog signal to digital display
US7034815B2 (en) * 2001-09-20 2006-04-25 Genesis Microchip Inc. Method and apparatus for synchronizing an analog video signal to an LCD monitor
KR100412107B1 (ko) 2001-10-09 2003-12-24 삼성전자주식회사 디지털 방송신호 재생시스템 및 그 재생방법
JP3793161B2 (ja) * 2003-02-28 2006-07-05 株式会社東芝 情報処理装置
US9900478B2 (en) 2003-09-04 2018-02-20 Flir Systems, Inc. Device attachment with infrared imaging sensor
US7380148B2 (en) * 2004-02-19 2008-05-27 Dell Products L.P. System and method for information handling system multimedia mode boot optimization
TWI345215B (en) * 2006-08-22 2011-07-11 Asustek Comp Inc Portable computer
US8127309B1 (en) * 2006-11-10 2012-02-28 Marvell International Ltd. Secure digital input/output interface system
US20090278871A1 (en) * 2008-05-09 2009-11-12 International Business Machines Corporation Controlling Display Resolution Of A Computer Display
US9948872B2 (en) 2009-03-02 2018-04-17 Flir Systems, Inc. Monitor and control systems and methods for occupant safety and energy efficiency of structures
US9843742B2 (en) 2009-03-02 2017-12-12 Flir Systems, Inc. Thermal image frame capture using de-aligned sensor array
US9986175B2 (en) 2009-03-02 2018-05-29 Flir Systems, Inc. Device attachment with infrared imaging sensor
US9756264B2 (en) 2009-03-02 2017-09-05 Flir Systems, Inc. Anomalous pixel detection
US10757308B2 (en) 2009-03-02 2020-08-25 Flir Systems, Inc. Techniques for device attachment with dual band imaging sensor
US9843743B2 (en) 2009-06-03 2017-12-12 Flir Systems, Inc. Infant monitoring systems and methods using thermal imaging
US9716843B2 (en) 2009-06-03 2017-07-25 Flir Systems, Inc. Measurement device for electrical installations and related methods
US9948878B2 (en) 2010-04-23 2018-04-17 Flir Systems, Inc. Abnormal clock rate detection in imaging sensor arrays
US9706138B2 (en) 2010-04-23 2017-07-11 Flir Systems, Inc. Hybrid infrared sensor array having heterogeneous infrared sensors
US9058653B1 (en) 2011-06-10 2015-06-16 Flir Systems, Inc. Alignment of visible light sources based on thermal images
US10169666B2 (en) 2011-06-10 2019-01-01 Flir Systems, Inc. Image-assisted remote control vehicle systems and methods
US10389953B2 (en) 2011-06-10 2019-08-20 Flir Systems, Inc. Infrared imaging device having a shutter
US9961277B2 (en) 2011-06-10 2018-05-01 Flir Systems, Inc. Infrared focal plane array heat spreaders
US10051210B2 (en) 2011-06-10 2018-08-14 Flir Systems, Inc. Infrared detector array with selectable pixel binning systems and methods
US9509924B2 (en) * 2011-06-10 2016-11-29 Flir Systems, Inc. Wearable apparatus with integrated infrared imaging module
US9900526B2 (en) 2011-06-10 2018-02-20 Flir Systems, Inc. Techniques to compensate for calibration drifts in infrared imaging devices
US9143703B2 (en) * 2011-06-10 2015-09-22 Flir Systems, Inc. Infrared camera calibration techniques
US10841508B2 (en) 2011-06-10 2020-11-17 Flir Systems, Inc. Electrical cabinet infrared monitor systems and methods
US9706137B2 (en) 2011-06-10 2017-07-11 Flir Systems, Inc. Electrical cabinet infrared monitor
US9235023B2 (en) 2011-06-10 2016-01-12 Flir Systems, Inc. Variable lens sleeve spacer
US8335875B1 (en) * 2011-06-24 2012-12-18 Intel Corporation System and method for performing isochronous data buffering
US10996542B2 (en) 2012-12-31 2021-05-04 Flir Systems, Inc. Infrared imaging system shutter assembly with integrated thermister
US9973692B2 (en) 2013-10-03 2018-05-15 Flir Systems, Inc. Situational awareness by compressed display of panoramic views
US11297264B2 (en) 2014-01-05 2022-04-05 Teledyne Fur, Llc Device attachment with dual band imaging sensor

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58125124A (ja) * 1982-01-21 1983-07-26 Mitsubishi Electric Corp パラレルバス制御装置
JPS59719A (ja) * 1982-06-28 1984-01-05 Fujitsu Ltd デイジ−チエ−ン
JPS59167730A (ja) * 1983-03-14 1984-09-21 Nec Corp バス結合装置
JPS63223853A (ja) * 1987-03-12 1988-09-19 Matsushita Electric Ind Co Ltd バス調停回路
JPH01293418A (ja) * 1988-05-23 1989-11-27 Hitachi Ltd 半導体集積回路
US5321750A (en) * 1989-02-07 1994-06-14 Market Data Corporation Restricted information distribution system apparatus and methods
CA2055554C (en) * 1990-12-11 1998-04-14 John Monroe Dinwiddie, Jr. Multimedia system
EP0494056A3 (en) 1990-12-31 1994-08-10 Ibm Dynamically partitionable and allocable bus structure
JPH04284577A (ja) 1991-03-14 1992-10-09 Fujitsu Ltd Ｖｒａｍ制御方式
JPH05210481A (ja) 1991-09-18 1993-08-20 Ncr Internatl Inc 直接アクセス式ビデオバス
JPH0683695A (ja) 1992-05-14 1994-03-25 Sanyo Electric Co Ltd 画像処理回路
JPH06250827A (ja) * 1993-02-23 1994-09-09 Nippon Steel Corp コンピュータシステム
US5524110A (en) 1993-11-24 1996-06-04 Intel Corporation Conferencing over multiple transports
US5506954A (en) 1993-11-24 1996-04-09 Intel Corporation PC-based conferencing system
KR960003651B1 (ko) 1993-12-24 1996-03-21 재단법인 한국전자통신연구소 고속 로컬버스용 통합 멀티미디어 보드회로
JPH07284077A (ja) 1994-04-06 1995-10-27 Matsushita Electric Ind Co Ltd 電子会議端末
JP3029375B2 (ja) 1994-06-06 2000-04-04 株式会社東芝 コンピュータ及びコンピュータに用いられるカード
JP3272896B2 (ja) 1995-02-27 2002-04-08 株式会社東芝 ポータブルコンピュータおよびそれに用いられるカード
JP2935955B2 (ja) 1994-06-10 1999-08-16 株式会社日立製作所 画像表示装置
US5568192A (en) 1995-08-30 1996-10-22 Intel Corporation Method and apparatus for processing digital video camera signals

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975323B1 (en) 1997-04-30 2005-12-13 Nec Corporation Video data transfer system
US8014452B2 (en) 2002-11-26 2011-09-06 International Business Machines Corporation Format conversion circuit
JP2009510568A (ja) * 2005-09-30 2009-03-12 モサイド・テクノロジーズ・インコーポレーテッド デイジーチェーンカスケードデバイス
JP2009301586A (ja) * 2005-09-30 2009-12-24 Mosaid Technologies Inc デイジーチェーンカスケードデバイス
JP2012238341A (ja) * 2005-09-30 2012-12-06 Mosaid Technologies Inc デイジーチェーンカスケードデバイス
US9230654B2 (en) 2005-09-30 2016-01-05 Conversant Intellectual Property Management Inc. Method and system for accessing a flash memory device
US9240227B2 (en) 2005-09-30 2016-01-19 Conversant Intellectual Property Management Inc. Daisy chain cascading devices
JP2013542649A (ja) * 2010-09-20 2013-11-21 クゥアルコム・インコーポレイテッド 仮想ビデオ・キャプチャ・デバイス

Also Published As

Publication number Publication date
JP3926873B2 (ja) 2007-06-06
EP0867812A1 (en) 1998-09-30
US6297794B1 (en) 2001-10-02
WO1998016887A1 (en) 1998-04-23

Similar Documents

Publication Publication Date Title
JP3926873B2 (ja) コンピュータシステム
US6798418B1 (en) Graphics subsystem including a RAMDAC IC with digital video storage interface for connection to a graphics bus
US6052744A (en) System and method for transferring concurrent multi-media streams over a loosely coupled I/O bus
US20090013056A1 (en) Architecture And Method For Remote Platform Control Management
JP2004348246A (ja) データ転送制御装置、電子機器及びデータ転送制御方法
EP0988756B1 (en) Apparatus and method for controlling transfer of data between processing elements
JP2004070571A (ja) データ転送制御システム、電子機器、プログラム及びデータ転送制御方法
EP1318457B1 (en) Bus bridge with a burst transfer mode bus and a single transfer mode bus
JPH09237166A (ja) コンピュータシステムおよびこのシステムで使用されるカードデバイスコントローラ並びに動画像エンコーダカード
US7047330B2 (en) System for digital stream transmission and method thereof
JP2006259898A (ja) Ｉ／ｏコントローラ、信号処理システム、およびデータ転送方法
JPH11175205A (ja) コンピュータシステムおよびそのパワーダウン制御方法
JPH10143651A (ja) 複数ｚｏｏｍポートのインタフェースを有するポータブル・コンピュータ
US6240469B1 (en) System for transferring motion picture data between peripheral device interfaces by second peripheral interface issuing data transaction based on information set by processor to designate first peripheral interface
JP2005107779A (ja) マルチシステム、データ格納部アクセス装置およびデータ格納部アクセス方法
US20060179180A1 (en) Signal processing apparatus, signal processing system and signal processing method
JP2001067309A (ja) データ処理装置およびそのバス制御方法
JP2002027477A (ja) Ｍｐｅｇ画像処理装置およびそのデータ転送方法
US6681277B1 (en) Data processing apparatus and data transfer control method
US6721832B2 (en) Data processing system and bus control method for stream data transfer
JP2003186582A (ja) メモリカードコントローラ及びメモリカードコントロール方法
JP3607384B2 (ja) コンピュータシステムおよびこのシステムで使用されるｐｃカードコントローラ並びにｐｃカード
JP2000341306A (ja) データ処理装置およびそのバス制御方法
JPH11134078A (ja) コンピュータシステムおよびこれに搭載される復号化装置のパワーダウン制御方法
JP2942738B2 (ja) データ復号ｉｃ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070301

LAPS Cancellation because of no payment of annual fees