JPH0683695A - 画像処理回路 - Google Patents

Abstract

(57)【要約】 【目的】 画像メモリ回路が画像専用バスとの高速デー
タ転送を行なっている過程で、該画像メモリ回路に対し
て優先度の高いメモリアクセス要求があった場合には、
該要求に応える調停機能を具えた画像処理回路を提供す
る。 【構成】 画像メモリ回路３は、画像メモリ11と、該画
像メモリ11内の画像データを高速に転送するためのアド
レスを発生して画像メモリ11へ供給するアドレス発生部
13と、前記高速データ転送中に発生するメモリアクセス
要求との競合を調停するメモリアービタ14とを具えてい
る。メモリアービタ14は、各メモリアクセス要求の優先
度を判定し、優先度の高いメモリアクセス要求に応じて
高速データ転送を中断すると共に、該メモリアクセス要
求に対する応答動作の終了後に高速データ転送を再開す
るためのメモリ制御信号を作成し、画像メモリ11へ供給
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ビデオカメラ等から供
給される画像データを記憶する画像メモリを具えて、該
画像データに対して、ノイズ除去、特徴抽出等の画像処
理を施す画像処理回路に関するものである。

【０００２】

【従来の技術】斯種画像処理回路には、図６に示す如く
複数の画像メモリ回路(３)が装備され、これらの画像メ
モリ回路(３)は、汎用バス(８)及び画像専用バス(９)を
介して画像処理部(４)と連結され、該画像処理部(４)に
よって、画像メモリ回路(３)内の任意の矩形領域の画像
データに対して所定の演算処理が施される。又、汎用バ
ス(８)には、マスターとなるＣＰＵ(１)が接続されてい
る。

【０００３】上記画像処理回路のＣＰＵ(１)は、画像メ
モリ回路(３)と画像処理部(４)の間のデータ転送に際し
て、処理対象となる画像メモリ回路(３)内の矩形領域を
規定する水平及び垂直方向のデータ転送数、及び開始ア
ドレスを設定すると共に、リード／ライトの種別を設定
した後、画像処理部(４)に対して演算処理の内容を指定
する。その後、画像制御部(２)へ転送開始指令を送出す
ることにより、画像専用バス(９)を用いた高速の画像転
送が実行されるのである。

【０００４】ところで、画像メモリ回路(３)内の２次元
のメモリ空間中、任意の矩形領域の画像データを高速に
転送する方式として、転送領域の先頭アドレス(ポイン
タ)とＸ方向及びＹ方向の転送サイズが設定されること
によって、内部カウンタが一定サイクルで自動的に２次
元のメモリアドレスを発生させるアドレッシング回路が
提案されている(特開平３−２９４２〔G06F12/00〕)。

【０００５】

【発明が解決しようとする課題】ところが、従来の画像
処理回路においては、画像メモリ回路(３)から画像専用
バス(９)への高速の画像データ転送中に、例えばＣＰＵ
(１)から汎用バス(８)を介して該画像メモリ回路(３)に
対してアクセス要求があった場合、ＣＰＵ(１)に対して
メモリアクセスが認められるのは、高速データ転送が終
了した後となり、ＣＰＵ(１)による処理が遅滞する問題
がある。

【０００６】又、高速に読み出されるデータを用いて画
像処理部(４)にて画像処理を行なったり、或いはパイプ
ライン的な処理を行ない、処理結果を別の画像メモリ回
路(３)に書込むような場合には、データ転送が終了する
まで一定サイクルにて処理を続けることになり、画像処
理部(４)のタイミングで一時的にデータ転送を停止する
には、画像処理部(４)に処理停止分のデータを吸収する
ための膨大なバッファや付加回路が必要となる。

【０００７】本発明の目的は、画像メモリ回路が画像専
用バスとの高速データ転送を行なっている過程で、該画
像メモリ回路に対して優先度の高いメモリアクセス要求
があった場合には、該要求に応える調停機能を具えた画
像処理回路を提供することである。

【０００８】

【課題を解決する為の手段】本発明に係る画像処理回路
において、画像メモリ回路(３)は、２次元のメモリ空間
を有する画像メモリ(11)と、前記画像メモリ(11)に格納
されている画像データを矩形領域単位で高速に転送する
ためのアドレスを発生して画像メモリ(11)へ供給するア
ドレス発生手段と、前記高速データ転送中に発生する１
或いは複数のメモリアクセス要求の競合を調停するメモ
リアービタ(14)とを具えている。

【０００９】尚、高速データ転送中に発生するメモリア
クセス要求には、例えばＣＰＵ(１)によるアクセス要
求、画像処理部(４)からのデータ転送中止要求、メモリ
のリフレッシュ要求等が含まれる。

【００１０】

【作用】画像メモリ回路(３)が画像専用バス(９)との間
で高速データ転送を行なっている過程で、該画像メモリ
回路(３)に対して優先度の高い１或いは複数のメモリア
クセス要求があったとき、メモリアービタ(14)は、各メ
モリアクセス要求の優先度を判定して、前記高速データ
転送よりも優先度の高いメモリアクセス要求に応じて高
速データ転送を中断する。その後、優先度の高いメモリ
アクセス要求に対する応答動作が終了すると同時に、画
像専用バス(９)との高速データ転送が再開される。

【００１１】

【発明の効果】本発明に係る画像処理回路によれば、画
像メモリ回路が画像専用バスとの高速データ転送を行な
っている過程で、該画像メモリ回路に対して優先度の高
いメモリアクセス要求があった場合には、該要求に応え
る調停機能が発揮されるから、回路全体としてのパフォ
ーマンスが向上することになる。

【００１２】

【実施例】以下、本発明を図６の画像処理回路に実施し
た一例につき、図面に沿って詳述する。

【００１３】図６において、ＣＰＵ(１)は汎用バス(８)
を介して回路全体の制御を行なうものであり、画像制御
部(２)は、画像データの転送に際して、転送クロック
(ＣＬＯＣＫ)、転送開始信号等を発生するものである。

【００１４】汎用バス(８)及び画像専用バス(９)には、
画像入出力部(５)を介して、モニター(６)及びビデオカ
メラ(７)が接続されている。該画像入出力部(５)はＡ／
Ｄ変換器、Ｄ／Ａ変換器及びフレームメモリを具え、ビ
デオカメラ(７)からの画像情報をフレームメモリに書き
込み、或いはフレームメモリの内容をモニター(６)に表
示することが可能である。又、画像処理部(４)にて処理
された画像も前記フレームメモリに入力することが可能
となっている。

【００１５】上記回路において、ＣＰＵ(１)からのメモ
リアクセス等、各ブロック間でのデータ転送は基本的に
は汎用バス(８)を用いて行なわれるが、画像メモリ間の
高速のデータ転送や、画像処理部(４)による画像処理の
際には、画像専用バス(９)が用いられる。

【００１６】図１は、画像メモリ回路(３)の概略構成を
示しており、ダイナミックＲＡＭ(ＤＲＡＭ)からなる画
像メモリ(11)と、該画像メモリ(11)に対してメモリ制御
信号及びメモリアドレスを供給するアドレス発生回路(1
2)とを具えている。

【００１７】画像メモリ(11)に対するアクセスは、ロウ
アドレスとコラムアドレスの２次元アドレスによって行
なわれるが、矩形領域の画像データを高速で転送する際
には、ＤＲＡＭのアクセスモードとして用意されている
高速ページモードによるアクセスが実行される。該高速
ページモードにおいては、１つのロウアドレスに対して
コラムアドレスを一定サイクルで更新すると共に、コラ
ムアドレスに対するストローブ信号‘＊ＣＡＳ’を制御
するだけで、同一ラインのデータが高速にアクセスされ
ることになる。

【００１８】図１の如く、画像メモリ(11)へ供給すべき
メモリアドレス‘ＭＡＤＤ’、ロウアドレスストローブ
信号‘＊ＲＡＳ’、コラムアドレスストローブ信号‘＊
ＣＡＳ’等のメモリ制御信号は、アドレス発生部(13)に
よって出力される。

【００１９】矩形領域の画像データ‘ＤＡＴＡ’の転送
においては、転送モードレジスタ(16)に対して、転送せ
んとする矩形領域のポインタアドレス、即ち先頭画素の
ロウアドレス及びコラムアドレスを設定すると共に、該
矩形領域のサイズとしてＸ方向転送数(コラムアドレス
のカウント数)及びＹ方向転送数(ロウアドレスのカウン
ト数)を設定する。これによって、アドレス発生部(13)
は、矩形領域の２次元アドレスを自動的に発生し、同時
に高速ページモードのタイミングにて各種メモリ制御信
号を画像メモリ(11)へ出力する。

【００２０】又、ＤＲＡＭのリフレッシュタイミングを
制御するリフレッシュ制御部(15)がメモリアービタ(14)
へ一定のサイクルでリフレッシュ要求を送出する。

【００２１】メモリアービタ(14)は、リフレッシュ制御
部(15)からのリフレッシュ要求、矩形領域についての高
速データ転送要求、ＣＰＵアクセス、画像処理部による
データ転送の待機要求(＊ＷＡＩＴ)等、種々のアクセス
要求に対し、優先度に従った調停を行なうものである。

【００２２】図２及び図３は上記画像メモリ回路(３)を
構成するアドレス発生回路(12)の更に具体的な構成を示
し、図４及び図５は回路動作を表わしている。ここで、
図４は、転送モードレジスタ(16)の設定による矩形画像
転送中にＣＰＵアクセス要求が発生した場合、図５は、
矩形画像転送中に画像処理部からの転送停止指令‘＊Ｗ
ＡＩＴ’とリフレッシュ要求‘＊ＲＥＦ＿ＲＱ’が入っ
た場合の調停処理を示すタイムチャートである。

【００２３】前記画像処理部(４)から転送起動パルスが
図２の如くアドレス発生回路(12)へ送られてくると、メ
モリアービタ(14)に対して画像転送要求信号‘*ＴＲＮ
＿ＲＱ’が入力される。該転送要求は、優先度が最も低
く設定されているため、他のメモリアクセス要求がなけ
れば、アドレス発生部(13)を構成するタイミング制御回
路(18)へ画像転送許可信号‘ＴＲＮ＿ＧＲ’が出力され
る。

【００２４】タイミング制御回路(18)は、選択信号‘Ｓ
ＥＬ’を第１のマルチプレクサ(21)へ供給して、アドレ
スカウンター(19)から出力される内部アドレスを選択す
ると共に、ロウとコラムの切換え信号‘Ｒ／＊Ｃ’を第
２のマルチプレクサ(22)へ供給して、ＤＲＡＭのメモリ
アドレスパスにロウ及びコラムの２次元アドレスを多重
する。

【００２５】メモリアービタ(14)によって画像転送が許
可され、メモリが転送サイクルにて動作している期間
は、タイミング制御回路(18)の使用中信号‘＊Ｍ＿ＢＵ
ＳＹ’がイネーブルとなり、メモリアービタ(14)に対し
てメモリが使用中であることを報知する。

【００２６】優先度の高いメモリ要求が矩形画像転送中
に入らなかった場合は、転送モードレジスタ(16)に設定
された矩形領域のデータ転送が終了とすると同時に、終
了信号‘＊ＴＲＮ＿ＥＮＤ’が出力され、転送要求が解
除される。

【００２７】図４の如く、矩形画像転送中にＣＰＵアク
セスが発生した場合には、アドレスデコーダ(17)からメ
モリアービタ(14)に対してＣＰＵアクセス要求‘＊ＣＰ
Ｕ＿ＲＱ’が出力される。ＣＰＵアクセス要求は矩形画
像転送要求よりも優先度が高いため、メモリアービタ(1
4)は、ＣＰＵアクセス要求‘＊ＣＰＵ＿ＲＱ’の入力に
応じて、転送許可信号‘＊ＴＲＮ＿ＧＲ’を解除し、タ
イミング制御回路(18)にメモリの解放を要求する。

【００２８】タイミング制御回路(18)では、転送サイク
ルを正常なタイミングで終了すると、使用中信号‘＊Ｍ
＿ＢＵＳＹ’をディスエーブルとし、メモリアービタ(1
4)に対してメモリが解放されたことを報知する。これを
受けてメモリアービタ(14)は、ＣＰＵアクセス許可信号
‘＊ＣＰＵ＿ＧＲ’をタイミング制御回路(18)へ出力
し、第１マルチプレクサ(21)を汎用バスより入力される
ＣＰＵアドレスパスに切換える。

【００２９】又、タイミング制御回路(18)からアドレス
カウンター(19)へ出力されるアドレスカウント用のカウ
ントイネーブル信号‘＊ＣＮＴ＿ＥＮＡ’も転送サイク
ルの停止と共にディスエーブルとし、これによって、転
送が停止した時点でのロウ及びコラムのメモリアドレス
は、該アドレスカウンター(19)に保持された状態とな
る。

【００３０】アドレスデコーダ(17)へ入力されるストロ
ーブ信号が中断すると、該アドレスデコーダ(17)はＣＰ
Ｕアクセス要求を解除し、これによってメモリアービタ
(14)は許可信号‘＊ＣＰＵ＿ＧＲ’を解除する。そし
て、ＣＰＵサイクルが正常に終了し、メモリが解放され
て使用中信号‘＊Ｍ＿ＢＵＳＹ’がディスエーブルとな
るのを待って、再度転送許可を出力する。

【００３１】これによって転送サイクルが許可される
と、転送を中断した時点でのロウ及びコラムアドレスは
アドレスカウンター(19)に保持されているため、後続の
アドレスから矩形画像転送が再開されることになる。

【００３２】通常の矩形画像転送中は、図４中に示す画
像データＤ１１〜Ｄ３１、Ｄ１２〜Ｄ４２のように、前
記画像制御部(２)から出力される画像転送用クロック
‘ＣＬＯＣＫ’に同期して、一定の周期で連続的にアク
セスが行なわれるが、途中でＣＰＵアクセスによって転
送が停止された場合には、その期間はデータが途絶える
ことになる。

【００３３】そこで、画像制御部(２)及び画像処理部
(４)とのインターフェース信号として、タイミング制御
回路(18)は確定信号‘＊ＶＡＬＩＤ’を作成し、画像メ
モリ(11)へ出力する。該確定信号は、図４及び図５に示
すように画像データが有効な期間だけアクティブとなる
ように作成される。これによって、ＣＰＵアクセスによ
る転送の中断や、画像処理部(４)からの待機信号‘＊Ｗ
ＡＩＴ’による強制的な転送の停止の時など、データの
中断や転送停止を認識するのである。

【００３４】図５は、矩形画像転送中に画像処理部から
の転送停止が入った場合のアービタ及びアドレス発生部
での処理を示している。前記画像処理部(４)には、矩形
画像転送により連続的に転送されるデータをパイプライ
ン的に処理する専用ハードウェアと、汎用的な処理を高
速に行なうためのＤＳＰ(デジタルシグナルプロセッサ
ー)が搭載されており、ＤＳＰから画像専用バス(９)を
経て転送されてくる画像データの読込み等、転送サイク
ルよりも時間のかかる処理においては、待機信号‘＊Ｗ
ＡＩＴ’及び確定信号‘＊ＶＡＬＩＤ’によるデータ転
送の停止、再転送という制御が必要となる。

【００３５】そこで、メモリアービタ(14)は、画像処理
部からの待機信号‘＊ＷＡＩＴ’によって転送停止要求
を受けると、転送許可信号‘＊ＴＲＮ＿ＧＲ’を解除
し、タイミング制御回路(18)へ転送停止を報知する。こ
れを受けてタイミング制御回路(18)は、現在実行中の転
送サイクルを正常に終了させて、確定信号‘＊ＶＡＬＩ
Ｄ’をディスエーブルとする。これによって、画像処理
部(４)は、データ転送が停止したタイミングを認識す
る。

【００３６】データ転送停止期間中にリフレッシュ要求
が発生した場合には、メモリアービタ(14)は該リフレッ
シュ要求を受けつけ、タイミング制御回路(18)に対し、
メモリのリフレッシュを行なうように許可信号‘＊ＲＥ
Ｆ＿ＧＲ’をイネーブルとする。

【００３７】図５の例では、リフレッシュモードとして
所謂ＣＡＳビフォアＲＡＳモードを採用している。リフ
レッシュが終了すると、許可信号‘＊ＲＥＦ＿ＧＲ’を
解除し、待機信号‘＊ＷＡＩＴ’がディスエーブルとな
るまでの期間、矩形画像転送は停止状態を保持する。

【００３８】待機信号‘＊ＷＡＩＴ’が解除され、メモ
リアービタ(14)によって画像処理部(４)へのデータの再
転送が許可されると、アドレスカウンター(19)に保持さ
れているアドレスに引き続き、転送アドレスが順次発行
されて、データが画像専用バス(９)に出力される。これ
と同時に確定信号‘＊ＶＡＬＩＤ’はイネーブルとし、
画像処理部(４)に対してデータの転送が再開されたこと
を報知するのである。

【００３９】上記画像処理回路によれば、ポインタ及び
転送サイズ設定による矩形領域の画像データの高速転送
を可能とすると共に、該矩形領域の全データの転送の終
了を待つことなく、ＣＰＵ(１)は、汎用バス(８)を介し
て任意の画像メモリ回路(３)をリアルタイムにアクセス
することが可能である。

【００４０】又、上記画像処理回路によれば、画像処理
部(４)から発せられる待機信号‘＊ＷＡＩＴ’による一
時的なデータ転送の停止や、メモリリフレッシュにも柔
軟に対応出来、回路全体としてのパフォーマンスの向上
が図られる。

【００４１】上記実施例の説明は、本発明を説明するた
めのものであって、特許請求の範囲に記載の発明を限定
し、或は範囲を減縮する様に解すべきではない。又、本
発明の各部構成は上記実施例に限らず、特許請求の範囲
に記載の技術的範囲内で種々の変形が可能であることは
勿論である。

【図面の簡単な説明】

【図１】本発明に係る画像処理回路の要部を示すブロッ
ク図である。

【図２】アドレス発生回路のブロック図である。

【図３】アドレス発生回路を構成するアドレス発生部の
ブロック図である。

【図４】矩形画像転送サイクル中にＣＰＵアクセスが発
生した場合のタイムチャートである。

【図５】矩形画像転送サイクル中に転送待機要求及びフ
ルレッシュ要求が発生した場合のタイムチャートであ
る。

【図６】画像処理回路の全体構成を示すブロック図であ
る。

【符号の説明】

(１) ＣＰＵ (３) 画像メモリ回路 (４) 画像処理部 (８) 汎用バス (９) 画像専用バス (11) 画像メモリ (12) アドレス発生回路 (14) メモリアービタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 画像メモリ回路(３)と、該画像メモリ回
   路(３)内の画像データに対して所定の演算処理を実行す
   る画像処理部(４)とが画像専用バス(９)を介して互いに
   連結されると共に、画像メモリ回路(３)には、汎用バス
   (８)を介してメモリアクセスが可能なマスターが接続さ
   れている画像処理回路において、画像メモリ回路(３)
   は、２次元のメモリ空間を有する画像メモリ(11)と、前
   記画像メモリ(11)に格納されている画像データを矩形領
   域単位で高速に転送するためのアドレスを発生して画像
   メモリ(11)へ供給するアドレス発生手段と、前記高速デ
   ータ転送中に発生する１或いは複数のメモリアクセス要
   求との競合を調停するメモリアービタ(14)とを具え、メ
   モリアービタ(14)は、各メモリアクセス要求の優先度を
   判定して、前記高速データ転送よりも優先度の高いメモ
   リアクセス要求に応じて高速データ転送を中断すると共
   に、該メモリアクセス要求に対する応答動作の終了後に
   高速データ転送を再開するためのメモリ制御信号を作成
   し、画像メモリ(11)へ供給することを特徴とする画像処
   理回路。