JP2834073B2 - グラフィックシステム - Google Patents
グラフィックシステムInfo
- Publication number
- JP2834073B2 JP2834073B2 JP8134822A JP13482296A JP2834073B2 JP 2834073 B2 JP2834073 B2 JP 2834073B2 JP 8134822 A JP8134822 A JP 8134822A JP 13482296 A JP13482296 A JP 13482296A JP 2834073 B2 JP2834073 B2 JP 2834073B2
- Authority
- JP
- Japan
- Prior art keywords
- drawing command
- memory
- unit
- video memory
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、グラフィックシ
ステムに関し、特にビデオメモリの有効利用と高速描画
に好適なグラフィックシステムに関する。
ステムに関し、特にビデオメモリの有効利用と高速描画
に好適なグラフィックシステムに関する。
【０００２】
【従来の技術】グラフィックシステムは、描画コマンド
から表示出力データの生成を高速に行う専用ＬＳＩであ
る。該ＬＳＩは、ホストコンピュータから描画コマンド
を受けて、表示出力データを生成してビデオメモリに格
納し、ディスプレイに出力表示する。特開平５−３２４
８４１号公報によるグラフィックシステムの構成を示す
図２を参照すると、ホストコンピュータ１１から転送さ
れる描画コマンドを画像制御部１２が内蔵する専用ＲＡ
Ｍ１６に一旦格納し、ＣＰＵ１５が描画コマンドをＲＡ
Ｍ１６から読出してグラフィックプロセッサ１７に渡し
て、表示用データを生成させている。該公報によれば、
ＣＰＵ１５が描画コマンドをホストコンピュータ１１か
ら受けて、格納する専用メモリのＲＡＭ１６を別に設け
る必要が生じている。また、ＣＰＵ１５はホストコンピ
ュータ１１から描画コマンドの転送を受けてＲＡＭ１６
に格納する処理と、グラフィックデータプロセッサ１７
がＲＡＭ１６から描画コマンド読出しが同じデータバス
で競合するため、表示出力データ生成の高速化を阻害し
ている。
から表示出力データの生成を高速に行う専用ＬＳＩであ
る。該ＬＳＩは、ホストコンピュータから描画コマンド
を受けて、表示出力データを生成してビデオメモリに格
納し、ディスプレイに出力表示する。特開平５−３２４
８４１号公報によるグラフィックシステムの構成を示す
図２を参照すると、ホストコンピュータ１１から転送さ
れる描画コマンドを画像制御部１２が内蔵する専用ＲＡ
Ｍ１６に一旦格納し、ＣＰＵ１５が描画コマンドをＲＡ
Ｍ１６から読出してグラフィックプロセッサ１７に渡し
て、表示用データを生成させている。該公報によれば、
ＣＰＵ１５が描画コマンドをホストコンピュータ１１か
ら受けて、格納する専用メモリのＲＡＭ１６を別に設け
る必要が生じている。また、ＣＰＵ１５はホストコンピ
ュータ１１から描画コマンドの転送を受けてＲＡＭ１６
に格納する処理と、グラフィックデータプロセッサ１７
がＲＡＭ１６から描画コマンド読出しが同じデータバス
で競合するため、表示出力データ生成の高速化を阻害し
ている。
【０００３】
【発明が解決しようとする課題】描画コマンド格納用の
専用メモリの代りにビデオメモリの空き領域に描画コマ
ンドを格納して、ビデオメモリの有効利用と、描画コマ
ンド転送による待ち時間ならびに該転送によるバス競合
を軽減する。
専用メモリの代りにビデオメモリの空き領域に描画コマ
ンドを格納して、ビデオメモリの有効利用と、描画コマ
ンド転送による待ち時間ならびに該転送によるバス競合
を軽減する。
【０００４】
【課題を解決するための手段】この発明の目的は、描画
コマンドをビデオメモリに格納して、転送による待ち時
間ならびにバス競合を軽減して、グラフィックシステム
の簡易化と高速化にある。
コマンドをビデオメモリに格納して、転送による待ち時
間ならびにバス競合を軽減して、グラフィックシステム
の簡易化と高速化にある。
【０００５】そのため、この発明の表示出力データと画
像コマンドを格納するビデオメモリと、前記ビデオメモ
リに対する読み書きを制御するメモリ制御部と、前記ビ
デオメモリへのアクセスを調停するメモリ調停部と、前
記描画コマンドの格納アドレスを記憶する描画コマンド
格納制御手段と、前記描画コマンドの読み出しを要求す
る描画コマンド要求手段と、描画コマンドによって、表
示出力データおよびアドレスを算出するアクセラレータ
部と、前記アクセラレータ部の動作を監視して、前記メ
モリ制御部から渡された描画コマンドを前記アクセラレ
ータ部に送付する描画制御手段と、ホストバスに対して
データ入出力するバスインタフェ−ス部と、を備えたこ
とを特徴とする。
像コマンドを格納するビデオメモリと、前記ビデオメモ
リに対する読み書きを制御するメモリ制御部と、前記ビ
デオメモリへのアクセスを調停するメモリ調停部と、前
記描画コマンドの格納アドレスを記憶する描画コマンド
格納制御手段と、前記描画コマンドの読み出しを要求す
る描画コマンド要求手段と、描画コマンドによって、表
示出力データおよびアドレスを算出するアクセラレータ
部と、前記アクセラレータ部の動作を監視して、前記メ
モリ制御部から渡された描画コマンドを前記アクセラレ
ータ部に送付する描画制御手段と、ホストバスに対して
データ入出力するバスインタフェ−ス部と、を備えたこ
とを特徴とする。
【０００６】描画コマンドをビデオメモリに格納してい
るので、描画コマンド用のメモリを専用に設ける必要が
ない。また描画コマンドはビデオメモリから取り込まれ
るため、描画コマンドの取り込期間中もホストコンピュ
ータは、グラフィックシステムにアクセスできる。
るので、描画コマンド用のメモリを専用に設ける必要が
ない。また描画コマンドはビデオメモリから取り込まれ
るため、描画コマンドの取り込期間中もホストコンピュ
ータは、グラフィックシステムにアクセスできる。
【０００７】
【発明の実施の形態】次に、この発明について図面を参
照して説明する。
照して説明する。
【０００８】この発明の一実施例の構成を示す図１を参
照すると、グラフィックシステム１は、描画コマンドを
格納するビデオメモリ２と、ホストバスとのデータ入出
力するバスインターフェイス部１０と、画像データを格
納するビデオメモリ２の書き込み読み出しを調停するメ
モリ調停部３と、ビデオメモリ２の書き込み読み出しを
行うメモリ制御部４と、描画コマンドの書き込みと読み
とりを制御する描画制御部５と、描画コマンドを格納す
るためのビデオメモリ２内のアドレスを設定する描画コ
マンド格納制御部６と、描画コマンドによってビデオメ
モリ２のアドレスと表示出力用データを算出するアクセ
スレータ部７と、描画コマンドをビデオメモリ２から読
み出し要求を発生させる描画コマンド要求部８と、ビデ
オメモリ２から読み出された表示出力用データをディス
プレイに出力させる表示制御部９と、を備える。
照すると、グラフィックシステム１は、描画コマンドを
格納するビデオメモリ２と、ホストバスとのデータ入出
力するバスインターフェイス部１０と、画像データを格
納するビデオメモリ２の書き込み読み出しを調停するメ
モリ調停部３と、ビデオメモリ２の書き込み読み出しを
行うメモリ制御部４と、描画コマンドの書き込みと読み
とりを制御する描画制御部５と、描画コマンドを格納す
るためのビデオメモリ２内のアドレスを設定する描画コ
マンド格納制御部６と、描画コマンドによってビデオメ
モリ２のアドレスと表示出力用データを算出するアクセ
スレータ部７と、描画コマンドをビデオメモリ２から読
み出し要求を発生させる描画コマンド要求部８と、ビデ
オメモリ２から読み出された表示出力用データをディス
プレイに出力させる表示制御部９と、を備える。
【０００９】次に、この実施例の動作について図１を参
照して説明する。
照して説明する。
【００１０】描画コマンドを格納するビデオメモリ２の
ベースアドレスを、バスインタフェ−ス部１０を経由し
て描画コマンド格納制御部６に設定する。描画コマンド
は、このベースアドレスを基準にビデオメモリ２に書き
込まれて保持される。ビデオメモリ２に書かれる描画コ
マンドは、ホストバスからバスインタフェ−ス部１０を
通り、メモリ制御部４によってビデオメモリ２に書き込
まれる。この時、描画制御部５は描画コマンドの回数を
記録する。描画コマンドがビデオメモリ２に格納された
後、描画コマンド要求部８はメモリ調停部３にビデオメ
モリ２から描画コマンドの読み出し要求する。メモリ調
停部３はメモリ制御部４にビデオメモリ２から描画コマ
ンドの読み出しを行わせる。この描画コマンドを読み出
すアドレスは描画コマンド格納制御部４により計算され
る。読み出された描画コマンドは描画制御部５に移され
る。描画制御部５はアクセラレータ部７の動作を監視
し、描画コマンドを転送することが可能な場合、該描画
コマンドをアクセラレータ部７に転送する。アクセラレ
ータ部７は該描画コマンドによりビデオメモリ２のアド
レスとデータを算出し、該アドレスと該データをメモリ
調停部３に転送する。メモリ調停部３は、ビデオメモリ
２の読み出しと書き込み要求を調停し、メモリ制御部４
に該アドレスと該データを転送する。メモリ制御部４
は、転送された該アドレスに該データを書き込む。アク
セラレータ部７はメモリ調停部３に該アドレスと該デー
タ転送を終わったとき、描画制御部５は次の描画コマン
ドの有無を確認して、描画コマンド要求部８に描画コマ
ンドの要求を再び行わせる。バスインタフェ−ス部２
は、メモリ制御部４に描画コマンドを出力した後、動作
する必要がない。
ベースアドレスを、バスインタフェ−ス部１０を経由し
て描画コマンド格納制御部６に設定する。描画コマンド
は、このベースアドレスを基準にビデオメモリ２に書き
込まれて保持される。ビデオメモリ２に書かれる描画コ
マンドは、ホストバスからバスインタフェ−ス部１０を
通り、メモリ制御部４によってビデオメモリ２に書き込
まれる。この時、描画制御部５は描画コマンドの回数を
記録する。描画コマンドがビデオメモリ２に格納された
後、描画コマンド要求部８はメモリ調停部３にビデオメ
モリ２から描画コマンドの読み出し要求する。メモリ調
停部３はメモリ制御部４にビデオメモリ２から描画コマ
ンドの読み出しを行わせる。この描画コマンドを読み出
すアドレスは描画コマンド格納制御部４により計算され
る。読み出された描画コマンドは描画制御部５に移され
る。描画制御部５はアクセラレータ部７の動作を監視
し、描画コマンドを転送することが可能な場合、該描画
コマンドをアクセラレータ部７に転送する。アクセラレ
ータ部７は該描画コマンドによりビデオメモリ２のアド
レスとデータを算出し、該アドレスと該データをメモリ
調停部３に転送する。メモリ調停部３は、ビデオメモリ
２の読み出しと書き込み要求を調停し、メモリ制御部４
に該アドレスと該データを転送する。メモリ制御部４
は、転送された該アドレスに該データを書き込む。アク
セラレータ部７はメモリ調停部３に該アドレスと該デー
タ転送を終わったとき、描画制御部５は次の描画コマン
ドの有無を確認して、描画コマンド要求部８に描画コマ
ンドの要求を再び行わせる。バスインタフェ−ス部２
は、メモリ制御部４に描画コマンドを出力した後、動作
する必要がない。
【００１１】
【発明の効果】以上説明したようにこの発明の第１の効
果は描画コマンド用の専用メモリが不要になり、ビデオ
メモリを有効利用してグラフィックシステムを簡易化で
きる。
果は描画コマンド用の専用メモリが不要になり、ビデオ
メモリを有効利用してグラフィックシステムを簡易化で
きる。
【００１２】更に、この発明の第２の効果は描画コマン
ドの取り込みを、ホストバスを経由しないことによっ
て、描画コマンドをグラフィックシステムが読み込み期
間中でもホストコンピュータがグラフィックシステムに
アクセスできるので、描画処理性能を向上する。
ドの取り込みを、ホストバスを経由しないことによっ
て、描画コマンドをグラフィックシステムが読み込み期
間中でもホストコンピュータがグラフィックシステムに
アクセスできるので、描画処理性能を向上する。
【図１】この発明の一実施例のグラフィックシステムの
構成を示す図である。
構成を示す図である。
【図２】従来技術の画像制御部の構成を示す図である。
１ グラフィックシステム ２ ビデオメモリ ３ メモリ調停部 ４ メモリ制御部 ５ 描画制御部 ６ 描画コマンド格納制御部 ７ アクセラレータ部 ８ 描画コマンド要求部 ９ 表示制御部 １０ バスインタフェース部
Claims (1)
- 【請求項１】 表示出力データと画像コマンドを格納す
るビデオメモリと、 前記ビデオメモリに対する読み書きを制御するメモリ制
御部と、 前記ビデオメモリへのアクセスを調停するメモリ調停部
と、 前記描画コマンドの格納アドレスを記憶する描画コマン
ド格納制御手段と、 前記描画コマンドの読み出し要求する描画コマンド要求
手段と、 前記描画コマンドによって、表示出力データおよびアド
レスを算出するアクセラレータ部と、 前記アクセラレータ部の動作を監視して、前記メモリ制
御部から渡される描画コマンドを前記アクセラレータ部
に送付する描画制御手段と、 ホストバスに対してデータ入出力するバスインタフェ−
ス部と、 を備えたことを特徴とするグラフィックシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8134822A JP2834073B2 (ja) | 1996-05-29 | 1996-05-29 | グラフィックシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8134822A JP2834073B2 (ja) | 1996-05-29 | 1996-05-29 | グラフィックシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09319349A JPH09319349A (ja) | 1997-12-12 |
| JP2834073B2 true JP2834073B2 (ja) | 1998-12-09 |
Family
ID=15137293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8134822A Expired - Lifetime JP2834073B2 (ja) | 1996-05-29 | 1996-05-29 | グラフィックシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2834073B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4526145B2 (ja) | 1999-12-28 | 2010-08-18 | 富士通セミコンダクター株式会社 | Ｍｐｅｇビデオ復号器およびｍｐｅｇビデオ復号方法 |
-
1996
- 1996-05-29 JP JP8134822A patent/JP2834073B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09319349A (ja) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3038781B2 (ja) | メモリアクセス制御回路 | |
| KR100450980B1 (ko) | 데이타프로세서및그래픽프로세서 | |
| US5265236A (en) | Method and apparatus for increasing the speed of memory access in a virtual memory system having fast page mode | |
| JP3289661B2 (ja) | キャッシュメモリシステム | |
| JP2003504757A (ja) | 外部メモリアクセス用バッファリングシステムバス | |
| US5845327A (en) | Cache coherency where multiple processors may access the same data over independent access paths | |
| JPH07141202A (ja) | コンテキストを管理するシステム及び方法 | |
| TW508501B (en) | Memory controller hub | |
| JP2016509280A (ja) | グラフィックスプロセッシングユニットベースのメモリ転送動作を行うためのマルチモードメモリアクセス技法 | |
| US6088046A (en) | Host DMA through subsystem XY processing | |
| JPH1196072A (ja) | メモリアクセス制御回路 | |
| JP2834073B2 (ja) | グラフィックシステム | |
| US6373493B1 (en) | Hardware graphics accelerator having access to multiple types of memory including cached memory | |
| KR960007833B1 (ko) | 고속 페이지 모드 선택을 위한 방법 및 장치 | |
| JP3683657B2 (ja) | グラフィックス表示装置およびグラフィックスプロセッサ | |
| JP4137903B2 (ja) | グラフィックス表示装置およびグラフィックスプロセッサ | |
| JP3204297B2 (ja) | Ｄｍａ転送制御装置 | |
| JPH08180012A (ja) | コンピュータシステム | |
| JP2000227895A (ja) | 画像データ転送装置および画像データ転送方法 | |
| JPH0683695A (ja) | 画像処理回路 | |
| JPH0844661A (ja) | 情報処理装置 | |
| JP3454113B2 (ja) | グラフィックス表示装置 | |
| JP2642087B2 (ja) | 主記憶装置間データ転送処理機構 | |
| JP2001243170A (ja) | データ転送装置 | |
| JPH0612368A (ja) | 高精細画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980825 |