JPS59719A - デイジ−チエ−ン - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明は、コンピュータシステム内で複数の回路からＤ
ＭＡ　（Ｄｉｒｅｃｔ　Ｍｅｍｎｒｙ　Ａｃｃｅｓｓ　
）要求等が出された際に、その優先度を決定するために
、各回路間を接続する形で設けられるディジーチェーン
に関する。

（２）技術の背景 第１１はディジーチェーンの基本的構成を示す図、第２
図は各回路に搭載される内部要求処理回路を示す回路図
である。

通常、コンピュータシステムを構成する各回路ＩＡ、　
１Ｂ、１１）等は、第１図に示すように、１）ＭＡ等の
要求の優先度が高い順に（第１図の場合、図中左方の回
路１人から順次右方にいくに従って優先度が低くなる。

）、配列され、それ等は許可信号線２によシ直列に接続
されでいる。各回路１Ａ、ＩＢ、ＩＩ）等には、第２図
に示すように、よシ優先度の高い回路に接続された許可
信号線２の接続された、入力端子３を有する内部要求処
理回路５が搭載されており、入力端子３にはＡＮＤ回路
６．７が接続している。

ＡＮＤ回路６にはＮＯＴ回路９が接続しており、更にＡ
ＮＤ回路６はより優先度の低い回路の入力端子に接続さ
れた許可信号線２に出力端子１０を介して接続している
。ディジーチェーン１１は、以上のように許可信号線２
と各回路１Ａ。

１Ｂ・・・・・・等に搭載された内部要求処理回路５に
よって構成されるが、ディジーチェーン１１は以下のよ
うに動作する。

（ａ）　　自分の回路からＤＭＡ等の内部要求信号Ｓ１
が出力されていない、即ち信号Ｓ１が１ｌＯ１１の場合
には、入力端子３から入力された信号Ｓ２はＡＮＤ回路
６を介してそのまま出力端子１０へ出力される。

（ｋｌ）　　自分の回路が内部要求信号Ｓ１をｌ１１″
として、１）ＭＡ等を要求しておシ、入力端子３から入
力される信号Ｓ２が−１−即ち一許可”の場合には、Ａ
ＮＤ回路６を介して出力端子１０から出力される信号Ｓ
２をｌ□Ｔ＋、即ち、′不許可１の状態にすると共に、
ＡＮＤ回路回路弁して要求許可信号Ｓ３を１ｌＩ１１と
して受は取り、ＤＭＡ等を開始する。

（ｃ）　　自分の回路が内部要求信号Ｓ１をｌ′１”と
しても、入力端子３からの信号Ｓ１がｌ＋０１１１即ち
、′不許可６状態であれば、信号Ｓ３は１１１１となら
ず、信号Ｓ１が１１１となるまで待つ。

今、第１図に示す、回路ＩＢ、１Ｄが同時にＤＭＡ等を
要求しくそれ以外の回路１人等は何ら要求をしていない
とする。）、各回路ＩＢ。

１Ｄの内部要求処理回路５の要求信号Ｓ１をｌ１Ｉ１１
とした場合を説明する。回路１Ｂの入力端子３の信号Ｓ
２はｌ′１”となっているので、直ちに許可信号Ｓ３が
１１となシ、ＤＭＡ等が開始されるが、回路１Ｂからは
信号Ｓ２がＩｆ□ＩＩとなって回路１Ｄへ出力されるの
で、回路１Ｄは許可信号Ｓ３がｌ１１″とならず、回路
１Ｄは信号Ｓ２がｉｌｌに復帰するまで待つ。回路１Ｂ
がＩ）　Ｍ　Ａ等を終え信号８１をＯＩに戻し、要求を
取下けると、回路１Ｄへ出力される信号Ｓ２が１１１１
′に復帰し、これによシ回路１Ｄは信号Ｓ３が１１１″
となシ、直ちにＤＭＡ等を開始する。

このように、ディジーチェーン１１け、（ｉＭＳ２の発
生源に近い方をよシ優先度が高いとした動作が可能であ
る。

の）従来技術と問題点 第７図は従来のディジーチェーンを示す図、第８図は従
来のディジーチェーンに用いられた特殊コネクタを示す
断面図、第９図は従来のディジーチェーンの別の例を示
す図である。

列されたコネクタ１３を介して実装されたプリント基板
１５Ａ、１５Ｂ、１５Ｄ上に構成されておシ、許可信号
線２は各コネクタ１３上の端子１３ａ、１３ｂに接続さ
れ、更に各端子１３ａ、１３ｂは各基板１５Ａ、１５Ｂ
、１５Ｄ上に形成された第２図に示す処理回路５の入力
端子３及び出力端子１０に接続している。しかし、通常
、回路１Ａ、ＩＢ、ＩＤ＃を搭載する基板１５Ａ、１５
Ｂ、１５１）等は、回路に使用される部品の大きさに応
じて、その幅（第７図の左右方向の寸法）が変化し、場
合によっては、各基板１５Ａ、１５Ｂ、１５Ｄ等を、各
コネクタ１３に連続した形で実装することが出来ずに、
１個又は複数測置いた形で実装することが多々ある。す
ると、そのままでは基板の実装されないコネクタ１３の
端子１３１！Ｌ、１３ｂ間が電気的に遮断され、各回路
ＩＡ、１Ｂ、ＩＤ間を接続する許可信号線２が当該コネ
クタ部分で断線し、ディジーチェーン１１が構成できな
くなる不都合がある。

そこで、従来は、第８図に示すように、許可信号線２が
接続されるコネクタ１３の端子１３ａ、１３ｂの接触片
１３ｃ、ｉ３ｄ部分が、基板が挿入されない状態で常に
接触し、端子１３ａ１１３ｔ）間が導通するようにした
特殊なコネクタを用い、許可信号線２が断線することを
防止していたか、この方法は、特殊なコネクタをそのた
めに用意しなければならない不都合があった。

また、第９図に示すように、コネクタ１３側、従ってマ
ザーボード１２側での接続を止め、許可信号線２を各基
板１５Ａ、１５Ｂ、１５Ｂ間に直接接続する方法もあっ
たが、この方法は、基板１５Ａ、１５Ｂ、１５Ｄ等のマ
ザーボード１２からの脱着に際して、信号線２を別に脱
着する作業が必要となり、保守、点検作業等が煩雑化す
る欠点があった。

（４）発明の目的 本発明は、前述の欠点を解消すべく、特殊なコネクタを
用いることなく、かつプリント基板の脱着に際して、許
可信号線を脱着する必要のないディジーチェーンを提供
することを目的とするものである。

（５）発明の構成 即ち、本発明は、複数の許可信号線を、一本の信号線が
３個以上のコネクタを接続する形で、各コネクタについ
て３本以上設けると共に、前記プリント基板の幅に応じ
て内部要求処理回路の入・出力端子を前記許可信号線に
選択的に接、続して構成される。

（６）　　発明の実施例 以下、図面に示す実施例に基き、本発明を具体的に説明
する。

第３図は本発明によるディジーチェーンの一実施例を示
す斜視図、第４図は第３図に示す各回路に搭載される内
部要求処理回路の接続状態を示す回路図、第５図は本発
明Ω他の実施例を示す斜視図、第６図は第５図に示す各
・回路に搭載される内部要求処理回路の接続状態を示す
回路図である。

ディジーチェーン１１が設けられるマザーボード１２に
は、第３図に示すように、コネクタ１３が等間隔で設け
られており、コネクタ１３には回路ＩＡ、ＩＢ、ＩＤ等
を搭載したプリント基板１５Ａ、１５Ｂ、１５Ｄが、回
路ＩＡ。

１Ｂ・・・・・・等の優先度が高い順に図中左方から右
方に向けて配列されている。基板１５Ａ、１５Ｂ。

１５Ｄ等の幅Ｗは、基板１５Ｂ、１５Ｄについては、コ
ネクタ１３の設定ピッチＰに等しく形成されているが、
基板１５Ａは背の高い大型の部品１６を実装しているた
めに、その幅Ｗはコネクタ１３の設定ピッチＰの２倍、
即ちＷ＝２Ｐに形成されている。各回路ＩＡ、ＩＢ・・
・・・・には第２図に示す、内部要求処理回路５が搭載
されておシ、回路５０入力端子３は、第４図に示すよう
に、コネクタ１３の端子１３ｅに接続されている。一方
、コネクタ１３には、端子１３ｅの図中上方に、３個の
端子１３ｆ、１３ｇ、１３ｈが設けられており、各端子
１３ｅ１・・・・・・１３ｈには、連続した４個のコネ
クタ１３を電気的に接続する形で複数の許可信号線１７
（コネクタ１個当９４本の信号線１７）が、端子１３ｈ
がら始まって、１３ｇ、１３ｆ、１３ｅ′と順次その位
置をずらしつつ１本づつ斜めに敷設されている。端子１
３ｆ、１３ｇ、１３ｈには、処理回路５の出力端子１０
が選択的に接続されているが、その位置線、 （ａ）　　当該基板の実装スペース、即ち幅がＷ＝Ｐの
場合は、端子１３ｆ（第４図（ハ）））。

（ｋｌ）　　当該基板の幅がＷ＝２Ｐの場合は、端子１
３ｇ（第４図（ｂ））。

（ｃ）　　当該基板の幅がＷ＝３Ｐの場合は、端子１３
ｈ（第４図０）。

となっている。

本発明は、以上のような構成を有するので、マザーボー
ド１２上に、ｆｓ３図左方から優先度の高い順に、幅Ｗ
に応じて基板１５Ａ、１５Ｂ−・・・・・をコネクタ１
３を介して実装すると、許可信号線１７のうち、破線の
傍線１７ａが引かれた部分の信号線１７が有効となり、
各基板１５Ａ、１５Ｂ・・・・・・Ｋ搭載された処理回
路５と共に、ティジ−チェーン１１が直ちに形成される
。即ち、基板１５Ａの幅はＷ＝２Ｐなので、処理回路５
の出力端子１′０はコネクタ１３の端子１３ｇヘ接続さ
れ、基板１５Ｂ及び１５Ｉ）の幅はＷ＝Ｐなので出力端
子１０は端子１３ｆへ接続され、傍線１７Ｉ！Ｌと各基
板１５Ａ、１５Ｂ・・・・・・上の処理回路５によシデ
イジーチェーン１１が形成される（入力端子３は全てコ
ネクタ１３の端子１３ｅへ接続される。）。なお、回路
ｉＡ、ｉＢ・・・・・・等を搭載する基板１５Ａ、１５
Ｂ・・・・・・の幅Ｗは、設計時に判明するので、コネ
クタ１３の端子１３ｆ、１３ｇ、１３ｈの選択も配線時
に行なうことが可能である。しかし、保守、点検時等に
緊急に使用する基板等においては、第４図り）に示すよ
うに、ジャンパプラク１９等によυ端子１３ｆ、１３ｇ
、１３ｈを自由に選択し得るように構成することも可能
である。

次に、第５図に示すように、マザーボード１２上に、図
中右方から優先度が高い順に基板１５Ｄ、１５Ｂ、１５
Ａを実装した場合には、許可信号線１７の敷設方向が反
対となり、今度は出力端子１０を端子ｉ３ｈと固定し、
入力端子３を基板の幅Ｗに応じて前述と同様に選択すれ
ばよい。即ち、 す〕　当該基板の実装スペース、即ち幅がＷ＝Ｐの場合
は、端子１３ｇ（第６図（ハ）））。

（ｅ）　　当該基板の幅がＷ＝２Ｆの場合は、端子１３
ｆ（第６図（ｂ））。

（ｆ）　　当該基板の幅がＷ＝３Ｐの場合は、端子１３
ｅ（第６図（Ｃ））。

となシ、信号線１７のうち第５図傍＃１７ａが有効とカ
シ、各基板１５Ａ、１５Ｂ・・・・・・上の処理回路５
と共にディジーチェーン１１が形成される。また、第６
図り）に示すように、ジャンパプラグ１９等を用いて端
子１３ｅ、１３ｆ、１３ｇを選択することも当然可能で
ある。

なお、許可信号線１１は、内部要求処理回路５の入・出
力端子３．１０が選択的に接続され得る限シ、コネクタ
１３に対して任意の態様での敷設が可能であるが、上述
の実施例のように、許可信号線１７を、コネクタ１３に
、コネクタ１３の一般定ビッチＰ毎に、その接続位置を
所定ピッチＰＸずつずらせた形で接続すると（第３図及
び第５図参照）、基板１５Ａ、１５Ｂ・・・・・・上に
搭載されている回路ｉＡ、１Ｂ・・・・・・の優先順位
の入れ替えは、単に入れ替えるべき基板の挿抜を行なう
だけで完了し、ティジ−チェーン１１も直ちに優先順位
が入れ替わった形で形成される。

また、上述の実施例は、基板１５Ａ、　　１５Ｂ・・・
・・・の幅Ｗがコネクタ１３のピッチＰの３倍までの場
合について述べたが、幅Ｗは３倍以上ｎ倍まで自由に設
定することが可能であシ、その場合、各コネクタ１３に
つきｎ　＋　１本の許可信号線１７を、信号線１本につ
きｎ＋１個のコネク・り１３に接続して構成するとよい
。

更に、上述の実施例は、コネクタ１３上で処理回路５の
一方の端子（入力又は出力端子）を固定して構成した場
合について述べたが、入・出力端子３．１（ｌコネクタ
１３上で固定せずに用い、基板接続上の自由度を大きく
し、保守、点検用等として使用することも当然可能であ
る。

（７）　　発明の詳細 な説明したように、本発明によれば複数の許可信号線１
７を、一本の信号線１７が３個以上のコネクタ１３を接
続する形で、各コネクタ１３について３本以上設けると
共に、各プリント基板１５Ａ、１５Ｂ・・・・・・勢の
幅に応じて、内部要求処理回路５の入・出力端子３．１
０を前記信号線１Ｔに選択的に接続したので、特殊なコ
ネクタを用いることなくディジーチェーン１１を形成す
ることができる。また、基板１５Ａ、　１５Ｂ・・・・
・・等の脱着に際して、第９図に示すように、許可信号
線２を脱着する必要もないので、保守、点検作業等も容
易に行なうことが可能となる。

【図面の簡単な説明】

第１図はディジーチェーンの基本的構成を示す図、第２
図は各回路に搭載され不内部要求処理回路を示す回路図
、第３図は本発明によるディジーチェーンの一実施例を
示す斜視図、第４図は第３図に示す各回路に搭載される
内部要求処理回路の接続状態を示す回路図、第５図は本
発明の他の実施例を示す斜視図、第６図は第５図に示す
各回路に搭載される内部要求処理回路の接続状態を示す
回路図、第７図は従来のディジーチェーンを示す図、第
８図は従来のディジーチェーンに用いられた特殊コネク
タを示す断面図、第９図は従来のディジーチェーンの別
の例を示す図である。 １Ａ、ＩＢ、ＩＤ・・・・・・回路 ２．１Ｔ・・・・・・許可信号線 ３・・・・・・入力端子 ５・・・・・・内部要求処理回路 １０・・・・・・出力端子 １１・・・・・・ディジーチェーン １２・・・・・・マザーボード １３・・・・・・コネクタ １５Ａ、　　１５Ｂ、　　１５Ｄ・・・・・・プリント
基板Ｗ・・・・・・幅 ８１・・・・・・内部要求信号 Ｐ・・・・・・設定ピッチ 出願人　富士通株式会社 代理人　・〕弁理士松岡宏四＃Ｐｒ７．．＝、、”１Ｌ
　　　　　　　　　　　　　　Ｊ

Claims (2)

【特許請求の範囲】
1. （１）複数のコネクタが設けられたマザーボード及ヒ、
   前記マザーボードにそれ等コネクタを介して、コンピュ
   ータシステムを構成する回路が搭載されたプリント基板
   を、前記回路の優先度に従って実装し、更に前記コネク
   タ間に許可信号線を接続すると共に、許可信号線に、前
   記プリント基板に搭載され、前記回路の内部要求信号を
   処理する内部要求処理回路を接続し、それ等許可信号線
   と内部要求処理回路から形成されるディジーチェーンに
   おいて、複数の許□可信号線を、一本の信号線が３個以
   上のコネクタを接続する形で、各コネクタについて３本
   以上設けると共に、前記プリント基板の幅に応じて前記
   内部要求処理回路の入・出力端子を前記許可信号線に選
   択的に接続して構成したディジーチェーン。
2. （２）許可信号線を、コネクタに、コネクタの一般定ピ
   ッチ毎に、その接続位置を一定ピッチずつずらせた形で
   接続して構成した特許請求の範囲第１項記載のディジー
   チェーン。