DE10392202T5 - Testvorrichtung für einen LSI-Prüfling, Jitteranalysator und Phasendifferenzdetektor - Google Patents

Testvorrichtung für einen LSI-Prüfling, Jitteranalysator und Phasendifferenzdetektor Download PDF

Info

Publication number
DE10392202T5
DE10392202T5 DE10392202T DE10392202T DE10392202T5 DE 10392202 T5 DE10392202 T5 DE 10392202T5 DE 10392202 T DE10392202 T DE 10392202T DE 10392202 T DE10392202 T DE 10392202T DE 10392202 T5 DE10392202 T5 DE 10392202T5
Authority
DE
Germany
Prior art keywords
lsi
output
data
measured
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10392202T
Other languages
English (en)
Inventor
Shuusuke Kantake
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE10392202T5 publication Critical patent/DE10392202T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31709—Jitter measurements; Jitter generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio

Abstract

Testvorrichtung für eine LSI als ein Bauelementprüfling, die eine Ausgabesignalausgabe aus der zu vermessenden LSI als zu messende Daten mit festgelegten Erwartungswertdaten vergleicht, um zu entscheiden, ob die zu vermessende LSI fehlerhaft ist oder nicht, wobei die Vorrichtung folgendes umfasst:
einen ersten LSI-Tester, der eine erste Signalausgabe aus der zu vermessenden LSI eingibt und der das erste Signal durch eine Vielzahl von Abtastimpulsen ermittelt, die ein bestimmtes Zeitsteuerungsintervall aufweisen, um Pegeldaten in einer Zeitserie auszugeben;
einen zweiten LSI-Tester, der eine zweite Signalausgabe aus der zu vermessenden LSI eingibt und der das zweite Signal durch eine Vielzahl von Abtastimpulsen ermittelt, die ein bestimmtes Zeitsteuerungsintervall aufweisen, um Pegeldaten in einer Zeitserie auszugeben; und
eine Auswahlschaltung, die in wenigstens einem des ersten und zweiten LSI-Testers angeordnet ist und die die vom ersten und vom zweiten LSI-Tester ausgegebenen Pegeldaten der Zeitserie eingibt, um die zweite Signaleingabe in den zweiten LSI-Tester mit...

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Testvorrichtung für einen Funktionstest, bei dem Ausgabedaten, die von einem LSI (hochintegrierte Schaltung) als Bauelementprüfling ausgegeben werden, mit festgelegten Erwartungswertdaten verglichen werden, um zu beurteilen, ob die zu vermessende LSI fehlerhaft ist oder nicht, ferner einen Jitteranalysator zum Analysieren eines Jitterns von Takt- oder Ausgabedaten einer zu vermessenden LSI, der das Objekt eines Funktionstest ist, und ferner einen Phasendifferenzdetektor, der eine Phasendifferenz zwischen Takt- und Ausgabedaten einer zu vermessenden LSI erfasst.
  • Die vorliegende Erfindung betrifft insbesondere eine Testvorrichtung, bei der eine Quellensynchronschaltung, die in der Lage ist, eine Takt- und Ausgabedatenausgabe aus einer zu vermessenden LSI als Pegeldaten in einer Zeitserie zu ermitteln; bei der eine Taktsignalausgabe aus der zu vermessenden LSI demgemäß als ein Zeitsteuersignal verwendbar ist, um die Ausgabedaten der zu vermessenden LSI aufzunehmen; das in der Lage ist, die Ausgabedaten an einem Änderungspunkt eines Signals synchronisiert mit einem Jittern aufzunehmen; das in der Lage ist, ein korrektes Testergebnis zu erhalten, ohne durch das jittern beeinflusst zu werden; und das für einen Funktionstest einer hochratigen LSI geeignet ist, die eine Datenrate aufweist, die beispielsweise 1 GHz übersteigt.
  • Darüber hinaus betrifft die vorliegende Erfindung einen Jitteranalysator und einen Phasendifferenzdetektor einer zu vermessenden LSI, in welchen Pegeldaten in einer Zeitserie, die einen Takt und Ausgabedaten der zu vermessenden LSI indizieren, durch eine Quellensynchronschaltung ermittelt werden, um leicht und sicher eine Jitteranalyse der zu vermessenden LSI und eine Erfassung einer Phasendifferenz zwischen dem Takt und den Ausgabedaten durch Jittern durchzuführen.
  • Erfindungshintergrund
  • Im Allgemeinen speist eine es Testvorrichtung zur Durchführung eines Funktionstests einer LSI (im Folgenden als "LSI-Tester" bezeichnet) ein festgelegtes Testmuster in eine zu vermessende LSI ein, der das zu testende Objekt (Bauelementprüfling: DUT (device under test)) ist, vergleicht die Ausgabedaten, die von der zu vermessenden LSI ausgegeben werden, mit einem festgelegten Erwartungswertmustersignal und beurteilt die Übereinstimmung/Nichtübereinstimmung, um zu erfassen beurteilen, ob die zu vermessende LSI fehlerhaft ist oder nicht.
  • Eine herkömmliche Testvorrichtung für eine zu vermessende LSI wird im Folgenden unter Bezugnahme auf 10 beschrieben.
  • 10 ist ein Blockdiagramm, das einen herkömmlichen Aufbau der Testvorrichtung für die zu vermessende LSI zeigt.
  • Wie es in der Figur gezeigt ist, umfasst ein herkömmlicher LSI-Tester 110 folgendes: den LSI-Tester 110, der eine Pegelkomparator 11 enthält, der den Pegel von Ausgabedaten von einer zu vermessenden LSI 101 mit dem einer Vergleichsspannung vergleicht; einen Mustergenerator 112, der die Ausgabedaten von der zu vermessenden LSI 101 mit einem festgelegten Erwartungswert vergleicht; und ein Flipflop 121 zum Eingeben der Ausgabedaten der zu vermessenden LSI 101 in den Musterkomparator 112 mit einer festgelegten Zeitsteuerung.
  • Bei der herkömmlichen Testvorrichtung für die zu vermessende LSI, der auf diese Art und Weise aufgebaut ist, wird ein erstes festgelegtes Testmustersignal aus einer (nicht gezeigten) Mustererzeugungseinheit in die zu vermessende LSI 101 eingegeben und es wird ein festgelegtes Signal als Ausgabedaten aus der zu vermessenden LSI 101 ausgegeben.
  • Die Ausgangsdaten aus der zu vermessenden LSI 101 werden in den Pegelkomparator 111 des LSI-Testers 110 eingegeben. Die Ausgabedaten, die in den Pegelkomparator 111 eingegeben wurden, werden hinsichtlich des Pegels mit der Vergleichsspannung verglichen und an das Flipflop 121 ausgegeben. Im Flipflop 121 wird das Signal aus dem Pegelkomparator 111 als Eingabedaten festgehalten und die Ausgabedaten werden mit einer festgelegten Zeitsteuerung unter Verwendung eines Abtastimpulses aus einer (nicht gezeigten) Zeitsteuerungserzeugungseinheit als ein Taktsignal ausgegeben.
  • Die Ausgangsdaten, die vom Flipflop 121 ausgegeben werden, werden in den Musterkomparator 112 eingegeben und im Tester mit den festgelegten Erwartungswertdaten aus einer Mustererzeugungseinheit verglichen und es wird ein Vergleichsergebnis ausgegeben. Darüber hinaus wird durch das Vergleichsergebnis die Übereinstimmung/Nichtübereinstimmung erfasst und es wird beurteilt, ob die zu vermessende LSI 101 fehlerhaft ist oder nicht (Bestehen/Versagen).
  • Auf diese Art und Weise werden beim herkömmlichen LSI-Tester die Ausgabedaten, die von der zu vermessenden LSI ausgegeben werden, im Tester mit der Zeitsteuerung eines Abtastsignals ermittelt, das mit einer festgelegten Zeitsteuerung ausgegeben wird, und die Ausgabezeitsteuerung des Abtastsignals ist festgehalten worden. Da jedoch die Ausgabedaten der zu vermessenden LSI ein Jittern (unregelmäßige Schwankung der Zeitsteuerung) aufweisen, ist selbst der Wert der gleichen Ausgangsdaten, die an der festgelegten Zeitsteuerung des Abtastsignals ermittelt werden, nicht konstant und es tritt das Problem auf, dass kein korrektes Testergebnis erhalten wird.
  • Die Schwankung der ermittelten Daten durch das Jittern wird unter Bezugnahme auf 11 beschrieben werden. Wie in der 11(a) gezeigt ist, weisen die Ausgabedaten der zu vermessenden LSI das Jittern mit einer Breite in einem bestimmten Bereich auf und ein Änderungspunkt (ansteigende oder abfallende Flanke) des Ausgabesignals verschiebt sich um die Jitterbreite. Wenn die Ausgabedaten, die dieses Jittern aufweisen, an den festgelegten Abtastzeitpunkten aufgenommen werden, wie es in der 11(b) gezeigt ist, sind die ermittelten Daten beispielsweise "H" im Fall der "Ausgabedaten 1" (11(a)), aber die Daten sind "L" im Fall der "Ausgabedaten 2" (11(b)).
  • Deshalb schwanken bei der herkömmlichen Testvorrichtung, welche die Ausgabedaten durch den festgelegten Abtastimpuls ermittelt, die Daten, die ursprünglich die gleichen sind, schwankt durch den Einfluss des Jitterns und es tritt das Problem auf, dass ein korrekter Test oder eine korrekte Beurteilung schwierig wird. Speziell bei einer beschleunigten LSI ist der Einfluss des Jitterns beträchtlich.
  • Es gilt zu beachten, dass zum Vermessen/Analysieren des Jitterns der zu vermessenden LSI die Ausgabedaten der zu vermessenden LSI zuvor durch Jittervermessungseinheiten, wie etwa ein Oszilloskop, mehrere male vermessen worden sind und das Jitterausmaß, die Jitterverteilung und dergleichen auf der Grundlage der Messergebnisse analysiert worden sind. Bei der herkömmlichen Jitteranalyse, die eine Jittermesseinheit verwendet, besteht die Möglichkeit, dass beim Betrieb des Oszilloskops oder dergleichen ein Fehler erzeugt wird. Es ist schwierig, das Jittern mit hoher Präzision zu analysieren. Darüber hinaus ist der Vorgang des Ermittelns und des Messens einer großen Zahl von Daten kompliziert und das Problem, dass die Jitteranalyse viel Zeit und Arbeit erfordert, ist bereits dargelegt worden. Speziell bei beschleunigten LSI waren solche Schwierigkeiten bei der Jitteranalyse beträchtlich.
  • Zusätzlich war der Fortschritt bei hochratigen LSI in den letzten Jahren bemerkenswert und es ist eine LSI entwickelt worden, bei der eine höherratige Verarbeitung möglich ist, die "RapidIO" (eingetragenes Warenzeichen), "HyperTransport" (eingetragenes Warenzeichen) oder dergleichen verwendet, das als eine Eingabe-/Ausgabeschnittstelle der nächsten Generation bezeichnet wird, welche einen hochratigen Datentransfer erreicht (beispielsweise eine CPU oder dergleichen für den nächsten "PowerPC" (eingetragenes Warenzeichen), der von IBM Ltd. hergestellt wird). Darüber hinaus verwendet diese LSI einen Aufbau, bei dem die LSI selbst ein Taktsignal ausgibt. Zusätzlich gibt das LSI selbst das Taktsignal aus, auch bei einer Brücken-LSI zum Umwandeln eines Bus-Systems, das eine Übertragungsleitung in das oben beschriebene "RapidIO" hinein aufbaut, aus dem herkömmlichen PCI-Bus.
  • Als Ergebnis intensiver Forschung. hat der Erfinder der vorliegenden Erfindung erkannt, dass wenn die Ausgabedaten beim Funktionstest der LSI, die das Taktsignal selbst ausgibt, mit der Zeitsteuerung der Taktausgabe ermittelt werden können, die Schwankung der ermittelten Daten durch den Einfluss des in 11 gezeigten Jitterns beseitigt werden können. Darüber hinaus wurde erkannt, dass es durch Verwendung einer Schaltung, die in der Lage ist, die Ausgabedaten mit der Zeitsteuerung der Taktausgabe aus der zu vermessenden LSI zu ermitteln, zudem möglich ist, das Jittern der LSI zu analysieren und des Weitern kann auch die Phasendifferenz zwischen der Takt- und Ausgabedatenausgabe aus der LSI durch das Jittern erfasst werden.
    •
  • Das heißt, die vorliegende Erfindung ist vorgeschlagen worden, um die Probleme zu lösen, die der oben beschriebenen herkömmlichen Technik innewohnt, und es ist eine Aufgabe, eine Testvorrichtung für eine LSI als Bauelementprüfling bereitzustellen, bei der eine Quellensynchronschaltung zum Ausgeben einer Takt- und Ausgabedatenausgabe aus der zu vermessenden LSI als Pegeldaten in einer Zeitserie angeordnet ist, so dass eine Taktsignalausgabe aus der zu vermessenden LSI als ein Zeitsteuersignal zum Ermitteln der Ausgabedaten der zu vermessenden LSI verwendbar ist, und das in der Lage ist, die Ausgabedaten mit einem Änderungspunkt des Signals synchronisiert mit einem Jittern aufzunehmen und das in der Lage ist, ein korrektes Testergebnis zu erhalten, ohne durch das jittern beeinflusst zu werden, und das für einen Funktionstest einer hochratigen LSI geeignet ist, die beispielsweise 1 GHz übersteigt.
  • Darüber hinaus ist es eine Aufgabe der vorliegenden Erfindung, einen Jitteranalysator und einen Phasendifferenzdetektor für eine zu vermessende LSI bereitzustellen, wobei durch Verwendung einer Quellensynchronschaltung zum Ausgeben von Pegeldaten in einer Zeitserie, die den Takt und die Ausgabedaten der zu vermessenden LSI indizieren, leicht und sicher eine Jitteranalyse der zu vermessenden LSI und eine Erfassung einer Phasendifferenz zwischen dem Takt und den Ausgabedaten durch das Jittern durchgeführt werden, ohne irgendeinen komplizierten Vorgang oder Fehler zu verursachen.
  • Offenbarung der Erfindung
  • [Testvorrichtung für eine zu vermessende LSI]
  • Um die oben beschrieben Aufgabe zu lösen, ist erfindungsgemäß zunächst eine Testvorrichtung für eine zu vermessende LSI eine Testvorrichtung, die eine Ausgabesignalausgabe aus der zu vermessenden LSI als zu messende Daten mit festgelegten Erwartungswertdaten vergleicht, um zu entscheiden, ob die zu vermessende LSI fehlerhaft ist oder nicht, die folgendes umfasst: einen ersten LSI-Tester, der eine erste Signalausgabe aus der zu vermessenden LSI eingibt und der das erste Signal durch eine Vielzahl von Abtastimpulsen ermittelt, die ein bestimmtes Zeitsteuerungsintervall aufweisen, um Pegeldaten in einer Zeitserie auszugeben; einen zweiten LSI-Tester, der eine zweite Signalausgabe aus der zu vermessenden LSI eingibt und der das zweite Signal durch eine Vielzahl von Abtastimpulsen ermittelt, die ein bestimmtes Zeitsteuerungsintervall aufweisen, um Pegeldaten in einer Zeitserie auszugeben; und eine Auswahlschaltung, die in wenigstens einem des ersten und zweiten LSI-Testers angeordnet ist und die die vom ersten und vom zweiten LSI-Tester ausgegebenen Pegeldaten der Zeitserie eingibt, um die zweite Signaleingabe in den zweiten LSI-Tester mit einer Zeitsteuerung der ersten Signaleingabe in den ersten LSI-Tester auszuwählen, und die das zweite Signal als die zu messenden Daten der zu vermessenden LSI ausgibt.
  • Gemäß der auf diese Art und Weise aufgebauten Testvorrichtung für die zu vermessende LSI der vorliegenden Erfindung, da erfindungsgemäß die Quellensynchronschaltung angeordnet ist, kann die von der zu vermessenden LSI 1 ausgegebenen Takt- und Ausgabedatenausgabe als die Pegeldaten der Zeitserie ermittelt werden.
  • Die Pegeldaten der Zeitserie indizieren eine Flankenzeitsteuerung, die ein Änderungspunkt des Signals des Takts (oder der Ausgabedaten) der zu vermessenden LSI ist. Wenn die Pegeldaten, die die Flankenzeitsteuerung des Takts indizieren, ermittelt werden können, sind die Pegeldaten als ein Zeitsteuersignal verwendbar, um die Ausgabedaten der zu vermessenden LSI 1 zu ermitteln.
  • Auch wenn die Änderungspunkte des Signals (ansteigende oder abfallende Flanken) des Takts und der Ausgabedaten der zu vermessenden LSI durch das Jittern schwanken, ist es demgemäß möglich, die Ausgabedaten an der Flankenzeitsteuerung des Takts aufzunehmen, der geschwankt hat. Deshalb können bei der erfindungsgemäßen Testvorrichtung die Ausgabedaten der zu vermessenden LSI mit der Zeitsteuerung ermittelt werden, die entsprechend dem Jittern schwankt, und es kann immer ein korrektes Testergebnis erhalten werden, ohne durch das Jittern beeinflusst zu werden.
  • Es gilt zu beachten, dass die Zeitabläufe der Eingaben der Abtastimpulse, die in die Quellensynchronschaltung eingegeben werden, takt- und ausgabedatenseitig variiert werden können. Demgemäß kann die Zeitsteuerung so eingestellt werden, dass sie in Bezug auf die Phasendifferenz zwischen der Takt- und der Ausgabedatenausgabe von der zu vermessenden LSI adäquat ist.
  • Bei der Takt- und Ausgabedatenausgabe von der zu vermessenden LSI passen die Phasen nicht immer zusammen und die Einstellzeit ist beispielsweise manchmal minus oder plus. Deshalb kann, wenn die Zeitsteuerung des in die Quellensynchronschaltung eingegebenen Abtastsignals an der Takt- und der Ausgabedatenseite in diesem Fall variiert, das Abtastsignal so eingestellt werden, dass es mit der Zeitsteuerung ausgegeben werden kann, die für die eine Phasendifferenz aufweisenden Takt- und Ausgabedaten adäquat ist.
  • Darüber hinaus umfasst bei der vorliegenden Erfindung der erste LSI-Tester einen ersten Zeitinterpolator, der folgendes beinhaltet: eine sequentielle Schaltung, die eine Taktausgabe von der zu vermessenden LSI eingibt; eine Verzögerungsschaltung, die nach und nach ein Abtastsignal, das um ein bestimmtes Zeitsteuerungsintervall verzögert ist, in die sequentielle Schaltung eingibt, um die Pegeldaten der Zeitserie aus der sequentiellen Schaltung auszugeben; und einen Kodierer, der die von der sequentiellen Schaltung ausgegebenen Pegeldaten der Zeitserie eingibt und der die Pegeldaten in Zeitsteuerdaten kodiert, die eine Flankenzeitsteuerung des Takts der zu vermessenden LSI indizieren, um die Daten auszugeben. Der zweite LSI-Tester umfasst einen zweiten Zeitinterpolator, der folgendes beinhaltet: eine sequentielle Schaltung, die die Taktausgabe von der zu vermessenden LSI eingibt; und eine Verzögerungsschaltung, die nach und nach das Abtastsignal, das um ein bestimmtes Zeitsteuerungsintervall verzögert ist, in die sequentielle Schaltung eingibt und die es der sequentiellen Schaltung ermöglicht, die Pegeldaten der Zeitserie auszugeben. Die Auswahlschaltung umfasst einen Selektor, die eine der Daten aus den Pegeldaten der Zeitserie aussucht, die aus dem zweiten Zeitinterpolator eingegeben wurden, unter Verwendung der Pegeldaten der Zeitserie, die durch den ersten Zeitinterpolator kodiert wurden, als ein Auswahlsignal, um zu messende Daten der zu vermessenden LSI auszugeben.
  • Gemäß der auf diese Art und Weise aufgebauten Testvorrichtung für die zu vermessende LSI der vorliegenden Erfindung kann unter Verwendung bestehender Mittel, wie etwa einer Ordnungs- oder Verzögerungsschaltung, eines Kodierers und eines Selektors, leicht der erste und der zweiten LSI-Tester und die Auswahlschaltung aufgebaut werden, die die Quellensynchronschaltung darstellen. Demgemäß kann der die erfindungsgemäße Quellensynchronschaltung umfassende LSI-Tester durch einen einfachen Aufbau verwirklicht werden, ohne den LSI-Tester zu verkomplizieren oder ihn zu vergrößern oder die Kosten zu steigern.
  • Gemäß der auf diese Art und Weise aufgebauten Quellensynchronschaltung kann die Anzahl sequentiellen Schaltungen und ein Verzögerungsausmaß der Verzögerungsschaltung verändert werden und eine Bitbreite (die Anzahl von sequentiellen Schaltungen) oder die Auflösung (Verzögerungsausmaß der Verzögerungsschaltung) der im ersten und zweiten Zeitinterpolator ermittelten Pegeldaten der Zeitserie kann auf einen gewünschten Wert eingestellt werden. Demgemäß sind bezüglich einer Datenrate, Jitterbreite oder dergleichen verschiedene Einstellungen möglich und es ist möglich, einen LSI-Tester zu verwirklichen, der in der Lage ist, mit jeder LSI zurechtzukommen, und der eine große Vielseitigkeit und Zweckmäßigkeit aufweist.
  • Des Weiteren beinhaltet der zweite Zeitinterpolator bei der vorliegenden Erfindung einen Kodierer, der die von der sequentiellen Schaltung ausgegebenen Pegeldaten der Zeitserie eingibt und der die Pegeldaten in Zeitsteuerdaten kodiert, die eine Flankenzeitsteuerung der Ausgabedaten der zu vermessenden LSI indizieren, um die Daten auszugeben.
  • Da der zweite Zeitinterpolator den Kodierer umfasst, können gemäß der auf diese Art und Weise aufgebauten Testvorrichtung für die zu vermessende LSI der vorliegenden Erfindung der erste und der zweite LSI-Tester im gleichen Aufbau gestaltet sein. Wenn eine Vielzahl von LSI-Testern vorgesehen ist, werden demgemäß alle LSI-Tester im gleichen Aufbau gestaltet. Demgemäß können der Takt oder die Ausgabedaten der zu vermessenden LSI einem wahlfreien Kanal eines jeden LSI-Testers zugewiesen werden und ein Zuweisungsvorgang des Kanals kann leicht und effizient ausgeführt werden. Wenn der LSI-Tester, der den gleichen Aufbau wie aufweist, auf diese Art und Weise vorgesehen ist, können der Takt oder die Ausgabedaten der zu vermessenden LSI jedem der Vielzahl von LSI-Testern zugewiesen werden. Wenn eine Vielzahl von Takten oder Ausgabedaten von der zu vermessenden LSI ausgegeben werden, können an wahlfreien Zeitsteuerungen des Takts wahlfreie Ausgabedaten ermittelt werden und es kann eine äußerst zweckmäßige und vielseitige Testvorrichtung verwirklicht werden, die in der Lage ist, mit jedem LSI zurechtzukommen.
  • Des Weiteren beinhaltet die vorliegende Erfindung einen Aufbau, umfassend einen Bus, der mit dem ersten und dem zweiten LSI-Tester verbunden ist und der die Datenausgabe aus dem ersten und dem zweiten LSI-Tester auf eine festgelegte Auswahlschaltung verteilt.
  • Gemäß der Testvorrichtung für die zu vermessende LSI der vorliegenden Erfindung, die auf diese Art und Weise aufgebaut ist, wird ein gewünschter Takt, da der Bus zum Eingeben der Pegeldaten der Zeitserie aus dem ersten und dem zweiten LSI-Tester zum Zuweisen der Daten zur Auswahlschaltung angeordnet ist, den gewünschten Ausgabedaten zugeordnet und in die Auswahlschaltung eingegeben und die zu messenden Daten können ermittelt werden. Demgemäß können, auch wenn eine Vielzahl von ersten und zweiten LSI-Testern und Auswahlschaltungen bezüglich der zu vermessenden LSI angeordnet sind, die Takte und Ausgabedaten wahlfrei kombiniert werden, um die zu messenden Daten aufzunehmen, und ein LSI-Tester, der eine höhere Vielseitigkeit und Zweckmäßigkeit aufweist, kann verwirklicht werden.
  • [Jitteranalysator für eine zu vermessende LSI]
  • Als nächstes ist ein erfindungsgemäßer Jitteranalysator für eine zu vermessende LSI ein Jitteranalysator, der eine Verteilung des Jitterns eines von der zu vermessenden LSI ausgegebenen Ausgabesignals ermittet/analysiert und folgendes umfasst: einen ersten LSI-Tester, der die erste Ausgabesignalausgabe aus der zu vermessenden LSI eingibt und der das Ausgabesignal durch eine Vielzahl von Abtastimpulsen ermittelt, die bestimmte Zeitsteuerungsintervalle aufweisen, um Pegeldaten in einer Zeitserie auszugeben; und Mittel zur Analyse der Jitterverteilung zum Eingeben der vom ersten LSI-Tester ausgegebenen Pegeldaten der Zeitserie, um eine Zeitsteuerung des Ausgabesignals zu ermitteln, das in den ersten LSI-Tester eingegeben wird, und zum Ausgeben der Verteilung des Jitterns des Ausgabesignals.
  • Da eine erfindungsgemäße Quellensynchronschaltung vorgesehen ist, können gemäß dem auf dies Art und Weise aufgebauten erfindungsgemäßen Jitteranalysator für eine zu vermessende LSI die Pegeldaten der Zeitserie ermittelt. werden, die den Änderungspunkt des Signals (Flankenzeitsteuerung) der Takt- oder Ausgabedatenausgabe aus der zu vermessenden LSI indizieren. Wenn eine Vielzahl von Pegeldaten, die den Änderungspunkt des Signals des Takts oder der Ausgabedaten indizieren, ermittelt/gesammelt werden, ist es deshalb möglich, eine Verteilung der Änderungspunkte des Signals aller Daten zu analysieren, die durch das Jittern schwanken.
  • Demgemäß kann beim erfindungsgemäßen Jitteranalysator leicht eine hochpräzise Jitteranalyse durchgeführt werden, ohne das Problem eines Fehlers durch den Betrieb eines Oszilloskops oder Schwierigkeiten beim Messvorgang, anders als bei der Verwendung einer herkömmlichen Jittermesseinheit.
  • Darüber hinaus umfasst der erste LSI-Tester bei der vorliegenden Erfindung einen Zeitinterpolator, der folgendes beinhaltet: eine sequentielle Schaltung, die eine Ausgabesignalausgabe von der zu vermessenden LSI eingibt; eine Verzögerungsschaltung, die nach und nach Abtastsignale, die um bestimmte Zeitsteuerungsintervalle verzögert sind, in die sequentielle Schaltung eingibt und die es der sequentiellen Schaltung ermöglicht, die Pegeldaten der Zeitserie auszugeben; und einen Kodierer, der die von der sequentiellen Schaltung ausgegebenen Pegeldaten der Zeitserie eingibt und der die Pegeldaten in Zeitsteuerdaten kodiert, die die Flankenzeitsteuerung des Ausgabesignals der zu vermessenden LSI indizieren, um die Daten auszugeben.
  • Gemäß dem auf diese Art und Weise aufgebauten erfindungsgemäßen Jitteranalysator für eine zu vermessende LSI kann unter Verwendung bestehender Mittel, wie etwa einer Ordnungs- oder Verzögerungsschaltung und eines Kodierers leicht der erste LSI-Tester, der die Quellensynchronschaltung darstellt, aufgebaut werden.
  • Demgemäß kann der die erfindungsgemäße Quellensynchronschaltung verwendende Jitteranalysator durch einen einfachen Aufbau verwirklicht werden, ohne den Jitteranalysator zu verkomplizieren oder ihn zu vergrößern oder die Kosten zu steigern.
  • Gemäß der auf diese Art und Weise aufgebauten Quellensynchronschaltung kann die Anzahl sequentiellen Schaltungen und ein Verzögerungsausmaß der Verzögerungsschaltung verändert werden und eine Bitbreite (die Anzahl von sequentiellen Schaltungen) oder die Auflösung (Verzögerungsausmaß der Verzögerungsschaltung) der im Zeitinterpolator ermittelten Pegeldaten der Zeitserie kann auf einen gewünschten Wert eingestellt werden. Demgemäß sind bezüglich einer Datenrate, Jitterbreite oder dergleichen verschiedene Einstellungen möglich und es ist möglich, einen Jitteranalysator zu verwirklichen, der in der Lage ist, mit jeder LSI zurechtzukommen, und der eine große Vielseitigkeit und Zweckmäßigkeit aufweist.
  • Zusätzlich kann erfindungsgemäß der LSI-Tester für den Takt im gleichen Aufbau gestaltet sein wie der des LSI-Testers für die Ausgabedaten. Demgemäß kann das Jittern hinsichtlich des wahlfreien Takts und der Ausgabedaten der zu vermessenden LSI unter Verwendung des erfindungsgemäßen Jitteranalysators analysiert werden und es kann ein Jitteranalysator verwirklicht werden, der eine beträchtliche Vielseitigkeit aufweist.
  • Darüber hinaus umfasst das Mittel zur Analyse der Jitterverteilung bei der vorliegenden Erfindung eine Speicherschaltung, die die Zeitsteuerdaten speichert, die vom Kodierer ausgegeben werden, und der Jitteranalysator die Verteilung der Flankenzeitsteuerung von Ausgabesignalen, die in den ersten LSI-Tester eingegeben werden, aus einer Vielzahl von in der Speicherschaltung gespeicherten Daten ermittelt.
  • Gemäß dem auf diese Art und Weise aufgebauten erfindungsgemäßen Jitteranalysator für eine zu vermessende LSI kann eine Vielzahl von vom Kodierer ausgegebenen Zeitsteuerdaten in der Speicherschaltung gespeichert/gesammelt werden, die den Änderungspunkt des Signals des Takts oder der Ausgabedaten indizieren, die Zeitsteuerdaten können unter Verwendung wahlfreier Verfahren analysiert werden, wie etwa ein Verfahren, bei dem eine Vielzahl von in der Speicherschaltung gespeicherten Zeitablaufdaten einer Softwareverarbeitung durch die CPU unterworfen werden, um ein Jitterhistogramm zu erhalten, das eine Verteilung des Takts oder der Ausgabedaten enthält. Zusätzlich wird die Speicherschaltung einfach dem LSI-Tester hinzugefügt, dann kann der erfindungsgemäße Jitteranalysator aufgebaut werden, und deshalb kann der erfindungsgemäße Jitteranalysator durch den einfachen Aufbau verwirklicht werden, ohne den Jitteranalysator zu vergrößern oder zu verkomplizieren oder die Kosten zu steigern.
  • Darüber hinaus umfasst das Mittel zur Analyse der Jitterverteilung bei der vorliegenden Erfindung folgendes: einen Decoder, der die Zeitsteuerdaten eingibt, die vom Kodierer ausgegeben werden, und der die Zeitsteuerdaten in die Pegeldaten der Zeitserie dekodiert, um die Pegeldaten auszugeben; und eine Vielzahl von Zählern, die die Ausgabesignale des Decoders für jeden Ausgabeanschluss zählen, und er so aufgebaut ist, dass er die Verteilung von Flankenzeitsteuerungen der Ausgabesignale ermittelt, die in den ersten LSI-Tester eingegeben werden, aus einer Vielzahl von aus dem Zähler ausgegebenen Daten.
  • Gemäß dem auf dies Art und Weise aufgebauten erfindungsgemäßen Jitteranalysator werden die Zeitsteuerdaten, die den Änderungspunkt des Signals des Takts oder der Ausgabedaten indizieren, der zu vermessenden LSI, die vom Kodierer ausgegeben werden, durch den Decoder kombiniert und die Ausgabe des Decoders kann für jeden Ausgabeanschluss durch den Zähler gezählt werden. Darüber hinaus, wenn eine Vielzahl von Takten und Ausgabedaten der zu vermessenden LSI ermittelt wird, können die Änderungspunkte des Signals der Daten gezählt werden, um die Verteilung zu erhalten.
  • Demgemäß wird beispielsweise die Datenausgabe aus dem Zähler gelesen und derart graphisch dargestellt, dass ein Jitterhistogramm erhalten werden kann, das die Verteilung des Takts oder der Ausgabedaten indiziert, und eine höherratige Jitteranalyse ist im Vergleich mit einem Fall möglich, bei dem die Daten einmalig in der Speicherschaltung gespeichert werden und anschließend analysiert werden. Es gilt zu beachten, dass die Zahl der Zähler, die die Ausgabe des Decoders zählen, einem messbaren Bereich (Auflösung) der Pegeldaten der Zeitserie durch den Interpolator entspricht und vorzugsweise auf die gleiche Zahl wie die der sequentiellen Schaltungen gesetzt wird.
  • [Phasendifferenzdetektor für eine zu vermessende LSI]
  • Darüber hinaus ist ein erfindungsgemäßer Phasendifferenzdetektor für eine zu vermessende LSI ein Phasendifferenzdetektor, der eine Phasendifferenz zwischen einer ersten und einer zweiten Signalausgabe aus der zu vermessenden LSI erfasst und der folgendes umfasst: einen ersten LSI-Tester, der eine erste Signalausgabe aus der zu vermessenden LSI eingibt und der das erste Signal durch eine Vielzahl von Abtastimpulsen, die ein bestimmtes Zeitsteuerungsintervall aufweisen, als Daten ermittelt, um Pegeldaten in einer Zeitserie auszugeben; einen zweiten LSI-Tester, der eine zweite Signalausgabe aus der zu vermessenden LSI eingibt und der das zweite Signal durch eine Vielzahl von Abtastimpulsen, die ein bestimmtes Zeitsteuerungsintervall aufweisen, als Daten ermittelt, um Pegeldaten in einer Zeitserie auszugeben; eine Phasendifferenzerfassungsschaltung, die in wenigstens einem des ersten und zweiten LSI-Testers angeordnet ist und die die vom ersten und vom zweiten LSI-Tester ausgegebenen Pegeldaten der Zeitserie eingibt, um eine Differenz zwischen einer Zeitsteuerung des ersten Signals, das in den ersten LSI-Tester eingegeben wird, und des zweiten Signals, das in den zweiten LSI-Tester eingegeben wird, zu errechnen, und die die Phasendifferenz ausgibt.
  • Da eine erfindungsgemäße Quellensynchronschaltung vorgesehen ist, können gemäß dem auf dies Art und Weise aufgebauten erfindungsgemäßen Phasendifferenzdetektor für eine zu vermessende LSI die Pegeldaten der Zeitserie ermittelt werden, die den Änderungspunkt des Signals (Flankenzeitsteuerung) der Takt- oder Ausgabedatenausgabe aus der zu vermessenden LSI indizieren. Wenn die Pegeldaten, die die Flankenzeitsteuerungen des Takts und der Ausgabedaten indizieren, einer Subtraktion unterzogen werden, ist es darüber hinaus möglich, die Phasendifferenz zwischen dem Takt und den Ausgabedaten zu erfassen. Demgemäß kann bei der vorliegenden Erfindung die Phasendifferenz zwischen dem Takt und den Ausgabedaten der zu vermessenden LSI leicht und sicher ermittelt/analysiert werden, ohne irgendeine herkömmliche Jittermessungseinheit zu verwenden.
  • Darüber hinaus umfasst der erste LSI-Tester bei der vorliegenden Erfindung konkret einen ersten Zeitinterpolator, der folgendes beinhaltet: eine sequentielle Schaltung, die eine Taktausgabe von der zu vermessenden LSI eingibt; eine Verzögerungsschaltung, die nach und nach ein Abtastsignal, das um ein bestimmtes Zeitsteuerungsintervall verzögert ist, in die sequentielle Schaltung eingibt, um die Pegeldaten der Zeitserie aus der sequentiellen Schaltung auszugeben; und einen Kodierer, der die von der sequentiellen Schaltung ausgegebenen Pegeldaten der Zeitserie eingibt und der die Pegeldaten in Zeitsteuerdaten kodiert, die eine Flankenzeitsteuerung des Takts der zu vermessenden LSI indizieren, um die Daten auszugeben. Der zweite LSI-Tester umfasst einen zweiten Zeitinterpolator, der folgendes beinhaltet: eine sequentielle Schaltung, die die Taktausgabe von der zu vermessenden LSI eingibt; eine Verzögerungsschaltung, die nach und nach das Abtastsignal, das um ein bestimmtes Zeitsteuerungsintervall verzögert ist, in die sequentielle Schaltung eingibt und die es der sequentiellen Schaltung ermöglicht, die Pegeldaten der Zeitserie auszugeben; und einen Kodierer, der die von der sequentiellen Schaltung ausgegebenen Pegeldaten der Zeitserie eingibt und der die Pegeldaten in Zeitsteuerdaten kodiert, die eine Flankenzeitsteuerung der Ausgabedaten der zu vermessenden LSI indizieren, um die Daten auszugeben. Die Phasendifferenzerfassungsschaltung umfasst folgendes: eine Berechnungsschaltung, die die Pegeldaten der Zeitserie, die vom ersten Zeitinterpolator kodiert werden, und die Pegeldaten der Zeitserie, die vom zweiten Zeitinterpolator kodiert werden, subtrahiert; und einen Decoder, der ein Berechnungsergebnis der Berechnungsschaltung dekodiert, und wobei der Phasendifferenzdetektor die vom Decoder dekodierten Daten als eine Phasendifferenz zwischen den Takt- und den Ausgabedaten der zu vermessenden LSI ausgibt.
  • Gemäß der auf diese Ort und Weise aufgebauten Phasendifferenzerfassungsschaltung für die zu vermessende LSI der vorliegenden Erfindung kann unter Verwendung bestehender Mittel, wie etwa einer Ordnungs- oder Verzögerungsschaltung, eines Kodierers, einer Subtraktionsschaltung und eines Decoders, leicht der erste und der zweiten LSI-Tester und die Auswahlschaltung aufgebaut werden, die die Quellensynchronschaltung darstellen. Demgemäß kann der die erfindungsgemäße Quellensynchronschaltung umfassende Phasendifferenzdetektor durch einen einfachen Aufbau verwirklicht werden, ohne den LSI-Tester zu verkomplizieren oder ihn zu vergrößern oder die Kosten zu steigern.
  • Gemäß der auf diese Art und Weise aufgebauten Quellensynchronschaltung kann die Anzahl sequentiellen Schaltungen und ein Verzögerungsausmaß der Verzögerungsschaltung verändert werden und eine Bitbreite (die Anzahl von sequentiellen Schaltungen) oder die Auflösung (Verzögerungsausmaß der Verzögerungsschaltung) der im ersten und zweiten Zeitinterpolator ermittelten Pegeldaten der Zeitserie kann auf einen gewünschten Wert eingestellt werden.
  • Demgemäß sind bezüglich einer Datenrate, Jitterbreite oder dergleichen verschiedene Einstellungen möglich und es ist möglich, eine Phasendifferenzdetektor zu verwirklichen, der in der Lage ist, mit jeder LSI zurechtzukommen, und der eine große Vielseitigkeit und Zweckmäßigkeit aufweist.
  • Da der erste und der zweite LSI-Tester gemäß der vorliegenden Erfindung im gleichen Aufbau gestaltet sein können, kann die Quellensynchronschaltung, die den gleichen Aufbau aufweist, zusätzlich hinsichtlich aller Kanäle des Phasendifferenzdetektors angeordnet sein. Demgemäß können der Takt oder die Ausgabedaten der zu vermessenden LSI wahlweise einer Vielzahl von LSI-Testern zugeordnet werden und der Zuweisungsvorgang der Kanäle kann leicht und effizient durchgeführt werden. Da der Takt oder die Ausgabedaten der zu vermessenden LSI auf diese Art und Weise den wahlfreien Kanälen zugeordnet werden können, ist es möglich, eine äußerst vielseitige und zweckmäßige Testvorrichtung zu verwirklichen, die in der Lage ist, die Phasendifferenz zwischen dem Takt und den Ausgabedaten durch eine wahlfreie Kombination zu ermitteln und die in der Lage ist, mit jedem LSI fertig zu werden, in einem Fall, bei dem eine Vielzahl von Takten oder Ausgabedaten von der zu vermessenden LSI ausgegeben werden.
  • Darüber hinaus umfasst die Phasendifferenzerfassungsschaltung bei der vorliegenden Erfindung eine Vielzahl von Zählern, die Ausgabesignale des Decoders für jeden Ausgabeanschluss zählen, und der Phasendifferenzdetektor eine Verteilung der Phasendifferenz zwischen der Takteingabe in den ersten LSI-Tester und der Ausgabedateneingabe aus dem zweiten LSI-Tester aus einer Vielzahl von vom Zähler ausgegebenen Daten ermittelt.
  • Gemäß dem erfindungsgemäßen Phasendifferenzdetektor für die zu vermessende LSI, der auf diese Art und Weise aufgebaut ist, kann die Ausgabe des Decoders, die die Phasendifferenz zwischen dem Takt und den Ausgabedaten der zu vermessenden LSI indiziert, für jeden Ausgabeanschluss gezählt werden. Wenn eine Vielzahl von Takten und Ausgabedaten der zu vermessenden LSI ermittelt werden, kann darüber hinaus die Verteilung der Phasendifferenz zwischen dem Takt und den Ausgabedaten erhalten werden. Beispielsweise wird die Datenausgabe vom Zähler gelesen und derart graphisch dargestellt, dass demgemäß ein Jitterhistogramm erhalten werden kann, das die Verteilung der Phasendifferenzen zwischen dem Takt und den Ausgabedaten indiziert. Es gilt zu beachten, dass die Zahl der Zähler vorzugsweise gleich der Zahl der von der Subtraktionsschaltung errechneten Phasendifferenzen ist. Darüber hinaus beinhaltet die vorliegende Erfindung einen Aufbau, der einen Bus umfasst, der mit dem ersten und dem zweiten LSI-Tester verbunden ist und der die Datenausgabe aus dem ersten und dem zweiten LSI-Tester auf eine festgelegte Phasendifferenzerfassungsschaltung verteilt.
  • Gemäß dem Phasendifferenzdetektor für die zu vermessende LSI der vorliegenden Erfindung, der auf diese Art und Weise aufgebaut ist, wird ein gewünschter Takt, da der Bus zum Eingeben der Pegeldaten der Zeitserie aus dem ersten und dem zweiten LSI-Tester zum Zuweisen der Daten zur Phasendifferenzerfassungsschaltung angeordnet ist, den gewünschten Ausgabedaten zugeordnet und in die Phasendifferenzerfassungsschaltung eingegeben und die Phasendifferenzdaten können ermittelt werden.
  • Demgemäß können, auch wenn eine Vielzahl von ersten und zweiten LSI-Testern und Phasendifferenzerfassungsschaltungen bezüglich der zu vermessenden LSI angeordnet sind, die Takte und Ausgabedaten wahlfrei kombiniert werden, um die Phasendifferenzdaten aufzunehmen, und ein Phasendifferenzdetektor, der eine höhere Vielseitigkeit und Zweckmäßigkeit aufweist, kann verwirklicht werden.
    •
  • Kurze Beschreibung der Zeichnung
  • 1 ist ein Blockdiagramm, das den Aufbau eines ersten Ausführungsbeispiels einer erfindungsgemäßen Testvorrichtung für eine zu vermessende LSI zeigt;
  • 2 ist ein Signaldiagramm, das den Vorgang zum Ermitteln von Ausgabedaten mit einer Flankenzeitsteuerung eines Taktes der zu vermessenden LSI bei einem ersten Ausführungsbeispiel der erfindungsgemäßen Testvorrichtung für die zu vermessende LSI zeigt;
  • 3 ist ein Blockdiagramm, das den Aufbau eines zweiten Ausführungsbeispiels einer erfindungsgemäßen Testvorrichtung für eine zu vermessende LSI zeigt;
  • 4 ist ein Blockdiagramm, das den Aufbau eines ersten Ausführungsbeispiels eines erfindungsgemäßen Jitteranalysators für die zu vermessende LSI zeigt;
  • 5 ist eine anschauliche Ansicht eines Falls, bei dem eine Jitterverteilung von Takt- oder Ausgabedaten der zu vermessenden LSI beim ersten Ausführungsbeispiel des erfindungsgemäßen Jitteranalysators für die zu vermessende LSI ermittelt/analysiert werden;
  • 6 ist ein Blockdiagramm, das den Aufbau eines zweiten Ausführungsbeispiels eines erfindungsgemäßen Jitteranalysators für die zu vermessende LSI zeigt;
  • 7 ist ein Blockdiagramm, das den Aufbau eines ersten Ausführungsbeispiels eines erfindungsgemäßen Phasendifferenzdetektors für die zu vermessende LSI zeigt;
  • 8 ist ein Signaldiagramm, das den Vorgang zur Ermittlung einer Phasendifferenz zwischen den Takt- und den Ausgabedaten der zu vermessenden LSI bei einem ersten Ausführungsbeispiel des erfindungsgemäßen Phasendifferenzdetektors für die zu vermessende LSI zeigt;
  • 9 ist ein Blockdiagramm, das den Aufbau eines zweiten Ausführungsbeispiels eines erfindungsgemäßen Phasendifferenzdetektors für die zu vermessende LSI zeigt;
  • 10 ist ein Blockdiagramm, das den Aufbau einer herkömmlichen Testvorrichtung für eine zu vermessende LSI zeigt; und
  • 11 ist ein Signaldiagramm, das die Ausgabedaten der zu vermessenden LSI bei der herkömmlichen Testvorrichtung für die zu vermessende LSI zeigt, (a) zeigt ein Jittern der Ausgabedaten und (b) zeigt einen Zustand, bei dem durch ein Jittern ein Fehler beim Ermitteln von Daten erzeugt wird.
  • Bester Modus zur Ausführung der Erfindung
  • Bevorzugte Ausführungsbeispiele einer Testvorrichtung, eines Jitteranalysators und eines Phasendifferenzdetektors für eine zu vermessende LSI gemäß der vorliegenden Erfindung werden im Folgenden unter Bezugnahme auf die Zeichnung beschrieben.
  • [Testvorrichtung für eine zu vermessende LSI]
  • Zuerst wird ein Ausführungsbeispiel der erfindungsgemäßen Testvorrichtung für die zu vermessende LSI unter Bezugnahme auf die 1 bis 3 beschrieben.
  • [Erstes Ausführungsbeispiel]
  • Ein erstes Ausführungsbeispiel der erfindungsgemäßen Testvorrichtung für die zu vermessende LSI wird im Folgenden unter Bezugnahme auf die 1 und 2 beschrieben.
  • 1 ist ein Blockdiagramm, das einen Aufbau des ersten Ausführungsbeispiels der erfindungsgemäßen Testvorrichtung für die zu vermessende LSI zeigt. Wie es in 1 gezeigt ist, umfasst die erfindungsgemäße Testvorrichtung für die zu vermessende LSI einen LSI-Tester 10, der einen Funktionstest einer zu vermessenden LSI 1 ausführt. Der LSI-Tester 10 ermittelt Ausgabedaten, die von der zu vermessenden LSI 1 als zu messende Daten ausgegeben werden und vergleicht diese Daten mit festgelegten Erwartungswertdaten, um zu beurteilen, ob die zu vermessende LSI fehlerhaft ist oder nicht.
  • Die zu vermessende LSI gibt ein Signal aus einer (nicht gezeigten) Mustererzeugungseinheit oder dergleichen zur Erzeugung von festgelegten Ausgabedaten ein und gibt zudem ein Taktsignal aus. Die LSI, die den Takt selbst ausgibt, ist beispielsweise eine LSI, die das "RapidIO" (eingetragenes Warenzeichen), "HyperTransport" (eingetragenes Warenzeichen) oder dergleichen verwendet, eine Brücken-LSI zum Konvertieren eines Bussystems zu "RapidIO" von einem PCI-Bus oder dergleichen.
  • Wenn darüber hinaus bei der vorliegenden Erfindung die Taktausgabe von der zu vermessenden LSI 1 in eine Vielzahl von LSI-Testern 10 eingegeben wird, werden die Ausgabedaten der zu vermessenden LSI 1 zu den Taktzeitabläufen des zu vermessenden LSI 1 ermittelt und als zu messende Daten ausgegeben. Um genau zu sein, der LSI-Tester 10 stellt eine Quellensynchronschaltung dar, in der die Takt- und die Ausgabedaten der zu vermessenden LSI 1 durch eine Vielzahl von Abtastimpulsen ermittelt werden, die bestimmte Zeitsteuerungsintervalle aufweisen, und als die Pegeldaten der Zeitserie ausgegeben werden und die Ausgabedaten unter Verwendung der Pegeldaten der Zeitserie an der Flankenzeitsteuerung des Takts der zu vermessenden LSI 1 ausgewählt/ermittelt werden.
  • Zuerst wird beim LSI-Tester 10, der die Quellsynchronschaltung darstellt, der LSI-Tester 10, der den gleichen Aufbau aufweist, jeder Takt- und Ausgabedatenausgabe von der zu vermessenden LSI zugewiesen.
  • Beim ersten Ausführungsbeispiel ist ein LSI-Tester 10 (erster LSI-Tester der vorliegenden Erfindung), wie es in 1 gezeigt ist, an der Taktseite der zu vermessenden LSI 1 angeordnet und ein bis n LSI-Tester 10 (zweiter LSI-Tester der vorliegenden Erfindung) sind an der Ausgabedatenseite der zu vermessenden LSI 1 angeordnet. Darüber hinaus sind die LSI-Tester 10 miteinander über einen Zeitinterpolatorbus 40 verbunden und Signale werden durch Steuerung des Zeitinterpolatorbusses 40 zwischen festgelegten Kanälen (LSI-Tester 10) eingegeben ausgegeben, wie später beschrieben werden wird.
  • Wie es in 1 gezeigt ist, enthält jeder LSI-Tester 10 den gleichen Aufbau und umfasst konkret einen Pegelkomparator 11, einen Musterkomparator 12, einen Zeitinterpolator 20 und einen Selektor 30.
  • Der Pegelkomparator 11 gibt ein Ausgabesignal (Takt- oder Ausgabedaten) von der zu vermessenden LSI 1 ein und vergleicht den Pegel mit dem einer festgelegten Vergleichsspannung, um ein Signal an den Zeitinterpolator 20 auszugeben.
  • Der Musterkomparator 12 vergleicht die Ausgabedaten der zu vermessenden LSI 1, die vom Selektor 30 über den Zeitinterpolator 20, der später beschrieben wird, ausgewählt wurden, mit einem festgelegten Erwartungswert, um ein Vergleichsergebnis auszugeben.
  • Der Zeitinterpolator 20 ermittelt die Takt- oder Ausgabedatenausgabe von der zu vermessenden LSI 1 durch eine Vielzahl von Abtastimpulsen, die bestimmte Zeitsteuerungsintervalle aufweisen, um Ausgabepegeldaten der Zeitserie auszugeben. Um genauer zu sein, der Zeitinterpolator 20 umfasst Flipflops 21a bis 21n, die eine Vielzahl von sequentiellen Schaltungen darstellen, eine Verzögerungsschaltung 22 und einen Kodierer 23.
  • Die Vielzahl von Flipflops 21a bis 21n umfasst eine Gruppe von Flipflop vom D-Typ, die bei der vorliegenden Erfindung parallel miteinander verbunden sind, und das Ausgabesignal (Takt- oder Ausgabedaten), das von der zu vermessenden LSI über den Pegelkomparator 11 ausgegeben wird, wird als Eingabedaten eingegeben. Darüber hinaus wird die Abtasteingabe über die Verzögerungsschaltung 22 als ein Taktsignal verwendet und die Dateneingabe wird mit einer festgelegten Zeitsteuerung ausgegeben.
  • Die Verzögerungsschaltung 22 gibt nach und nach die um ein bestimmtes Zeitintervall verzögerten Abtastsignale in Taktanschlüsse einer Vielzahl von Flipflops 21a bis 21n ein und es werden die Pegeldaten der Zeitserie von den Flipflops 21a bis 21n ausgegeben.
  • Hier kann die Anzahl einer Vielzahl von Flipflops 21a bis 21n und ein Verzögerungsausmaß der Verzögerungsschaltung 22 wahlfrei eingestellt und verändert werden und eine Bitbreite (die Anzahl von sequentiellen Schaltungen) oder die Auflösung (Verzögerungsausmaß der Verzögerungsschaltung) der Pegeldaten der im Zeitinterpolator 20 ermittelten Zeitserie kann auf einen gewünschten Wert eingestellt werden. Demgemäß können die ermittelten Pegeldaten der Zeitserie unterschiedlich gemäß einer Datenrate, Jitterbreite oder dergleichen der ein Testobjekt darstellenden, zu vermessenden LSI 1 eingestellt werden, und es ist möglich, mit jeder LSI zurechtzukommen.
  • Darüber hinaus können die Zeitabläufe der Eingaben der Abtastimpulse, die in die Flipflops 21a bis 21n über die Verzögerungsschaltung 22 eingegeben werden, takt- und ausgabedatenseitig variiert werden. Wenn unterschiedliche Zeitsteuerungserzeugungseinheiten und dergleichen für die entsprechenden LSI-Tester 10 angeordnet sind, werden beim vorliegenden Ausführungsbeispiel die Abtastsignale unabhängig voneinander an der Takt- und der Ausgabedatenseite eingegeben ("Abtastimpuls 1" an der in 1 gezeigten Taktseite und "Abtastimpuls an der Ausgabedatenseite). Demgemäß kann die Zeitsteuerung so eingestellt werden, dass sie in Bezug auf die Phasendifferenz zwischen der Takt- und der Ausgabedatenausgabe von der zu vermessenden LSI 1 adäquat ist. Bei der Takt- und Ausgabedatenausgabe von der zu vermessenden LSI 1 passen die Phasen nicht immer zusammen und die Einstellzeit ist beispielsweise manchmal minus oder plus. Deshalb wird in diesem Fall die Zeitsteuerung des Abtastsignals an der Takt- und der Ausgabedatenseite variiert und das Abtastsignal kann so eingestellt werden, dass es mit der Zeitsteuerung ausgegeben werden kann, die für die eine Phasendifferenz aufweisenden Takt- und Ausgabedaten adäquat ist.
  • Der Kodierer 23 gibt die Pegeldaten der von der Vielzahl von Flipflops 21a bis 21n ausgegebenen Zeitserie ein und kodiert die Pegeldaten und gibt sie aus. Um genauer zu sein, der Kodierer 23 gibt nach und nach die Daten von den Flipflops 21a bis 21n in einem bestimmten Intervall ein und kodiert die Daten in eine Zeitsteuerung, wenn die Daten aus allen Flipflops 21a bis 21n eingegeben werden, um das Ergebnis auszugeben. Demgemäß werden die Pegeldaten der Zeitserie, die von den Flipflops 21a bis 21n ausgegeben wurden, kodiert und ausgegeben.
  • Darüber hinaus gibt beim vorliegenden Ausführungsbeispiel der Kodierer 23 des taktseitigen LSI-Testers 10 die Pegeldaten der Zeitserie ein, die von einer Vielzahl von Flipflops 21a bis 21n ausgegeben werden, um die Pegeldaten in Zeitsteuerungsdaten zu kodieren, die eine Flankenzeitsteuerung des Takts der zu vermessenden LSI 1 anzeigen, und gibt die Daten aus.
  • Obwohl es nicht in 1 gezeigt ist, gilt es zu beachten, dass eine Interleave-Schaltung an der Ausgabenseite des Kodierers 23 eingefügt ist, eine FIFO-Schaltung in den Flipflops 21a bis 21n und dem Selektor 30 eingefügt ist und demgemäß die Datenübertragung zum Selektor 30 beschleunigt werden kann.
  • Darüber hinaus werden beim LSI-Tester 10 an der Ausgabedatenseite, wie später beschrieben wird, die von den Flipflops 21a bis 21n ausgegebenen Pegeldaten der Zeitserie direkt in den Selektor 30 eingegeben. Das heißt, beim vorliegenden Ausführungsbeispiel wird der Kodierer 23 an der Ausgabedatenseite nicht verwendet. Deshalb ist es hinsichtlich des LSI-Testers 10 an der Ausgabedatenseite möglich, den Kodierer 23 beim vorliegenden Ausführungsbeispiel wegzulassen.
  • Der Selektor 30 ist eine Auswahlschaltung, die die Pegeldaten der von der Vielzahl von Flipflops 21a bis 21n ausgegeben Zeitserie eingibt, um die Ausgabedaten der zugehörigen zu vermessenden LSI 1 mit der Flankenzeitsteuerung des Takts der zu vermessenden LSI 1 auszuwählen, und welche die zu messenden Daten der zu vermessenden LSI 1 ausgibt.
  • Um genauer zu sein, der Selektor 30 umfasst einen Multiplexer und dergleichen, die Vielzahl von Flipflops 21a bis 21n sind an einer Dateneingabeseite verbunden und der Zeitinterpolatorbus 40 ist mit einem Auswahlsignalanschluss verbunden.
  • Darüber hinaus werden beim vorliegenden Ausführungsbeispiel die Pegeldaten der von der Vielzahl von Flipflops 21a bis 21n an der Ausgabedatenseite ausgegeben Zeitserie in den Selektor 30 an der Ausgabedatenseite eingegeben und die Pegeldaten der durch den Kodierer 23 kodierten Zeitserie des taktseitigen Zeitinterpolators 20 werden als ein Auswahlsignal des Selektors 30 an der Ausgabedatenseite durch Steuerung des Zeitinterpolatorbusses 40 eingegeben.
  • Da die Pegeldaten der von der Vielzahl von Flipflops 21a bis 21n des Zeitinterpolators 20 an der Ausgabedatenseite ausgegeben Zeitserie als Eingabedaten in den Selektor 30 an der Ausgabedatenseite eingegeben werden, wird demgemäß unter Verwendung des Signals vom Kodierer 23 an der Taktseite eine der Daten aus den Pegeldaten an der Ausgabedatenseite ausgewählt. Darüber hinaus werden die Ausgabedaten der zu vermessenden LSI 1, die vom Selektor 30 ausgewählt wurden, an den Musterkomparator 12 ausgegeben und im Musterkomparator 12 mit einem festgelegten Erwartungswert verglichen und das Testergebnis wird ausgegeben.
  • Es gilt zu beachten, dass hinsichtlich des Selektors 30, der im LSI-Tester 10 an der Taktseite angeordnet ist, das Auswahlsignal nicht durch die Steuerung des später beschriebenen Zeitinterpolatorbusses 40 eingegeben wird. Das heißt, der Selektor 30 (und der Musterkomparator 12) an der Taktseite wird bei diesem Ausführungsbeispiel nicht verwendet. Deshalb kann hinsichtlich des LSI-Testers 10 an der Taktseite der Selektor 30 (und der Musterkomparator 12) weggelassen werden. Mit anderen Worten, der Selektor 30 kann in wenigstens einem der LSI-Tester 10 an der Takt- und Ausgabedatenseite angeordnet sein, solange die Ausgabesignale aus dem Zeitinterpolatoren 20 an der Takt- und Ausgabedatenseite eingegeben werden.
  • Der Zeitinterpolatorbus 40 ist eine Übertragungsleitung, die mit dem taktseitigen LSI-Tester 10 und dem ausgabedatenseitigen LSI-Tester 10 verbunden ist, und wird derart gesteuert, dass die Datenausgabe von jedem LSI-Tester 10 auf einen festgelegten Selektor 30 verteilt wird.
  • Wie es in 1 gezeigt ist, ist der Zeitinterpolatorbus 40 mit einem Ausgabeanschluss des Kodierers 23 eines jeden Kanals (LSI-Tester 10) und einem Auswahlanschluss des Selektors 30 über einen Schalter verbunden, der zwei Punkte EINGANG/AUSGANG aufweist, und EIN/AUS der Schalter wird derart gesteuert, dass in jeden Kanal entweder die Takt- oder die Ausgabedaten eingegeben werden. Bei einem in 1 gezeigten Beispiel wird der AUSGANG des taktseitigen LSI-Testers 10 in Bezug auf den Kodierer 23 auf AN geschaltet und der EINGANG des ausgabedatenseitigen LSI-Testers 10 in Bezug auf den Selektor 30 steht auf AN ("⦁" am in 1 gezeigten Zeitinterpolatorbus 40 zeigt AN und "o" zeigt AUS). Demgemäß werden die Pegeldaten als das Auswahlsignal in den Selektor 30 des zugehörigen Kanals (den ausgabgddatenseitigen LSI-Tester 10 in 1) aus dem taktseitigen LSI-Tester 10 eingegeben.
  • Es gilt zu beachten, dass in einem Fall, bei dem nicht entweder von der Taktseite oder von der Ausgabedatenseite irgendwelche Daten in den entsprechenden Kanal eingegeben werden, beide Schalter AUS sind.
  • Hier sind Informationen, die die Takt- oder Ausgabedaten indizieren, deren Signal in irgendeinen Kanal eingegeben werden, für gewöhnlich im Vorhinein gegeben. Deshalb kann in Bezug auf die Information der Schalter, der auf AN/AUS geschaltet werden soll, eingestellt werden, bevor die Testvorrichtung verwendet wird. Diese AN/AUS-Steuerinformation kann in ein (nicht gezeigtes) Register zur Steuerung oder dergleichen geschrieben werden.
  • Wenn der Zeitinterpolatorbus 40 bereitsteht, können die Pegeldaten der Zeitserie, die von den LSI-Testern 10 an der Takt- und Ausgabedatenseite ausgegeben werden, in den Zeitinterpolatorbus 40 eingegeben und auf den festgelegten Selektor 30 verteilt. Demgemäß kann den gewünschten Ausgangsdaten ein gewünschter Takt zugewiesen werden, um die zu messenden Daten zu ermitteln.
  • Auch wenn eine Vielzahl von LSI-Testern 10, von denen jeder den Selektor 30 enthält, gemäß dem Aufbau der zu vermessenden LSI 1, der Datenrate, der Jitterbreite oder dergleichen angeordnet sind, können deshalb die entsprechenden Takte und Ausgabedaten wahlweise kombiniert werden, um die zu messenden Daten aufzunehmen.
  • Wenn beispielsweise eine Vielzahl von Takten und Ausgabedaten aus der zu vermessenden LSI 1 gesendet werden, können die Daten dem wahlfreien LSI-Tester 10 zugewiesen werden, wie "Takt 1 und Ausgabedaten 1" und "Takt 2 und Ausgabedaten 2". Darüber hinaus können in diesem Fall die zu messenden Daten unabhängig mit einer Zeitsteuerung "Takt 1" hinsichtlich der "Ausgabedaten 1" und mit einer Zeitsteuerung "Takt 2" hinsichtlich der "Ausgabedaten 2" ermittelt werden. Es gilt zu beachten, dass wenn eine Vielzahl von LSI-Testern 10 angeordnet sind, auch eine Vielzahl von Zeitinterpolatorbussen 40 zum Verteilen der Daten an jeden LSI-Tester 10 für die entsprechenden LSI-Tester 10 angeordnet sind.
  • Als nächstes wird der Betrieb der Testvorrichtung für die zu vermessende LSI gemäß dem vorliegenden Ausführungsbeispiel beschrieben werden, die so aufgebaut ist, wie es oben beschrieben wurde.
  • Wenn ein festgelegtes Testmustersignal aus einer (nicht gezeigten) Mustererzeugungseinheit, die in der Testvorrichtung angeordnet ist, in die zu vermessende LSI 1 eingegeben wird, werden zuerst die festgelegten Ausgabedaten und der Takt entsprechend einem Mustersignal von der zu vermessenden LSI 1 ausgegeben. Die Takt- und Ausgabedatenausgabe, die von der zu vermessenden LSI 1 ausgegeben wird, wird in separate Kanäle (LSI-Tester 10) eingegeben. Der Takt und die Ausgabedaten, die in jeden LSI-Tester 10 eingegeben werden, werden in den Pegelkomparator 11 eingegeben, hinsichtlich des Pegels mit einer Vergleichsspannung verglichen und danach in jeden Zeitinterpolator 20 eingegeben.
  • Das Signal (Takt oder Ausgabedaten), das in den Zeitinterpolator 20 eingegeben wurde, wird zuerst in die Vielzahl von Flipflops 21a bis 21n eingegeben, die parallel verbunden sind.
  • Darüber hinaus wird das Abtastsignal in einen Taktanschluss eines jeden Flipflops 21a bis 21n eingegeben, in welchen der Takt und die Ausgabedaten durch die Verzögerungsschaltung 22 mit dem bestimmten Zeitsteuerungsintervall eingegeben werden. Demgemäß werden der Takt und die Ausgabedaten als die Pegeldaten der Zeitserie aus jedem der Flipflops 21a bis 21n ermittelt und ausgegeben.
  • Darüber hinaus werden die Pegeldaten der von den Flipflops 21a bis 21n ausgegeben Zeitserie beim taktseitigen LSI-Tester 10 in den Kodierer 23 eingegeben und kodiert. Die Pegeldaten, die vom Kodierer 23 kodiert wurden, sind Zeitsteuerungsdaten, die die Flankenzeitabläufe (ansteigende und fallende Flanken) des Takts angeben.
  • Die Zeitsteuerungsdaten werden in den Zeitinterpolatorbus 40 eingegeben, in die festgelegten ausgabedatenseitigen LSI-Tester 10 über den Zeitinterpolatorbus 40 verteilt und als das Auswahlsignal in den Selektor 30 des zugehörigen ausgabedatenseitigen LSI-Testers 10 eingegeben.
  • Andererseits werden beim ausgabedatenseitigen LSI-Tester 10 die Pegeldaten der von den Flipflops 21a bis 21n ausgegeben Zeitserie als solche in den Selektor 30 eingegeben. Demgemäß wird beim Selektor 30 an der Ausgabedatenseite unter Verwendung der Zeitsteuerungsdaten, die aus dem taktseitigen LSI-Tester 10 als das Auswahlsignal eingegeben wurde, eine der Daten aus den Pegeldaten der Zeitserie, die die Ausgabedaten indizieren, ausgewählt und die Daten werden als die zu messenden Daten ausgegeben.
  • Darüber hinaus werden die Ausgabedaten, die vom Selektor 30 an der Ausgabedatenseite ausgegeben wurden, in den Musterkomparator 12 eingegeben und mit festgelegten Erwartungswertdaten verglichen, die von der Mustererzeugungseinheit im Tester ausgegeben wurden, um ein Vergleichsergebnis auszugeben. Die Übereinstimmung/Nichtübereinstimmung der Ausgabedaten in Bezug auf den Erwartungswert wird vom Vergleichsergebnis erfasst und es wird beurteilt, ob die zu vermessende LSI 1 fehlerhaft ist (Bestehen/Versagen). Das heißt, wenn die Ausgabe aus dem Selektor 30 mit dem Erwartungswert übereinstimmt, wird auf das Bestehen geurteilt. Im Fall der Nichtübereinstimmung wird auf das Versagen geurteilt.
  • Im Folgenden wird unter Bezug auf 2 ein konkretes Beispiel beschrieben werden.
  • 2 ist ein Signaldiagramm, das einen Vorgang zum Ermitteln von Ausgabedaten an einer Flankenzeitsteuerung eines Takts der zu vermessenden LSI 1 in der Testvorrichtung des vorliegenden Ausführungsbeispiels zeigt.
  • Beim in der Figur gezeigten Beispiel umfasst jeder LSI-Tester 10 vier Flipflops 21a bis 21d und die Takt- und Ausgabedatenausgabe von der zu vermessenden LSI 1 werden als die Pegeldaten ermittelt, die die Bitnummer "4" indizieren. Deshalb umfasst der Selektor 30, der die Ausgabedaten auswählt, einen 4-1-Typ-MUX und dergleichen.
  • Zuerst ist beim in 2(a) gezeigten Signal eine Flankenzeitsteuerung, an der sich die Taktausgabe aus dem zu vermessenden LSI 1 von "L" auf "H" ändert, eine Position der Bitnummer "1", wohingegen bei den Ausgabedaten die Zeitsteuerung des Punkts der Änderung des Signals, an dem sich die Ausgabedaten von "L" auf "H" ändern, eine Position der Bitnummer "0" ist (fett gedruckter Linienabschnitt der Figur). In diesem Fall werden zuerst in Bezug auf den Takt beispielsweise die Pegeldaten "0111" ("H" von der Position der Bitnummer "1" weg) durch die Flipflops 21a bis 21n des taktseitigen LSI-Testers 10 ermittelt. Diese Daten werden durch den Kodierer 23 in Zeitsteuerdaten (beispielsweise "01") kodiert, die die Bitnummer "1" indizieren.
  • Andererseits werden bei den Ausgabedaten beispielsweise die Pegeldaten "1111" ("H" von der Position der Bitnummer "0" weg) durch die Flipflops 21a bis 21d des ausgabedatenseitigen LSI-Testers 10 ermittelt und die Daten werden in jeden Eingabeanschluss des Selektors 30 eingegeben. Darüber hinaus werden im Selektor 30 an der Ausgabedatenseite die Daten des Eingabedatenanschlusses entsprechend der Bitnummer "1" durch das Auswahlsignal ausgewählt, das von der Taktseite eingegeben wurde, und im Ergebnis ist die Datenausgabe vom Selektor 30 "H".
  • Ein Fluss der oben beschriebenen Daten ist in Tabelle 1 gezeigt.
  • [Tabelle 1]
    Figure 00300001
  • Andererseits zeigt das in 2(b) gezeigte Signal einen Fall, bei dem sowohl der Takt als auch die Ausgabedaten vom Signal von 2(a) durch das Jittern um die Phase (für 2 Bits) versetzt sind. In diesem Fall ist die Flankenzeitsteuerung, bei der sich der Takt von "L" auf "H" ändert, eine Position der Bitnummer "3", wohingegen die Zeitsteuerung des Punkts der Änderung des Signals, an dem sich die Ausgabedaten von "L" auf "H" ändern, eine Position der Bitnummer "2" (fett gedruckter Linienabschnitt der Figur). Deshalb werden beim Takt beispielsweise die Pegeldaten "0001" ("H" von der Position der Bitnummer "3" weg) durch die Flipflops 21a bis 21d des taktseitigen LSI-Testers 10 ermittelt. Darüber hinaus werden die Daten durch den Kodierer 23 in Zeitsteuerungsdaten (beispielsweise "11") kodiert.
  • Andererseits werden bei den Ausgabedaten beispielsweise die Pegeldaten "0011" ("H" von der Position der Bitnummer "2" weg) durch die Flipflops 21a bis 21d des ausgabedatenseitigen LSI-Testers 10 ermittelt und die Daten werden in jeden Eingabeanschluss des Selektors 30 eingegeben. Im Selektor 30 an der Ausgabedatenseite werden durch das Auswahlsignal, das von der Taktseite eingegeben wurde, die Daten des Eingabeanschlusses entsprechend der Bitnummer "3" ausgewählt und im Ergebnis ist die Datenausgabe vom Selektor 30 gleicherweise wie bei 2(a) "H". Ein Fluss der oben beschriebenen Daten ist in Tabelle 2 gezeigt.
  • [Tabelle 2]
    Figure 00310001
  • Deshalb schwankt bei beiden 2(a) und 2(b) der Punkt der Änderung des Signals durch das Jittern, aber in beiden Fällen wird "H" als die zu messenden Daten ermittelt. Wenn dies bei der herkömmlichen Testvorrichtung mit dem fixierten Abtastimpuls ermittelt wird, wird bei 2(a) "H" ermittelt, bei 2(b) wird "L" ermittelt und die zu messenden Daten sind nicht konstant (siehe 11). Auch wenn sich die Änderungspunkte des Signals (Flankenzeitsteuerung) des Takts und der Ausgabedaten der zu vermessenden LSI 1 bei diesem Ausführungsbeispiel durch das Jittern auf diese Art und Weise schwanken, kann in einem Fall, bei dem sich der Takt und die Ausgabedaten in der gleichen Phase verschieben, das Ergebnis konstant ermittelt werden.
  • Wie es oben beschrieben wurde, sind gemäß der Testvorrichtung der zu vermessenden LSI gemäß dem vorliegenden Ausführungsbeispiel eine Vielzahl von LSI-Testern 10 angeordnet, die die erfindungsgemäße Quellensynchronschaltung darstellen, und demgemäß kann die von der zu vermessenden LSI 1 ausgegebenen Takt- und Ausgabedatenausgabe als die Pegeldaten der Zeitserie ermittelt werden. Die Pegeldaten der Zeitserie indizieren die Flankenzeitsteuerung, die der Änderungspunkt des Signals des Takts oder der Ausgabedaten der zu vermessenden LSI 1 ist, und die Pegeldaten, die die Flankenzeitsteuerung des Takts indizieren, können als das Zeitsteuersignal verwendet werden, um die Ausgabedaten der zu vermessenden LSI 1 zu ermitteln. Auch wenn die Änderungspunkte des Signals (ansteigende oder abfallende Flanken) des Takts und der Ausgabedaten der zu vermessenden LSI 1 durch das Jittern schwanken, ist es demgemäß möglich, die Ausgabedaten an der Flankenzeitsteuerung des Takts aufzunehmen, der geschwankt hat.
  • Deshalb können bei der Testvorrichtung gemäß dem vorliegenden Ausführungsbeispiel die Ausgabedaten der zu vermessenden LSI 1 mit der Zeitsteuerung ermittelt werden, die entsprechend dem Jittern schwankt, und es kann konstant ein korrektes Testergebnis erhalten werden, ohne durch das Jittern beeinflusst zu werden.
  • Darüber hinaus kann beim vorliegenden Ausführungsbeispiel unter Verwendung bestehender Mittel, wie etwa einer Ordnungs- oder Verzögerungsschaltung, eines Kodierers und eines Selektors, leicht eine Vielzahl von LSI-Testern 10 eingesetzt werden, die die Quellensynchronschaltung aufbauen. Demgemäß kann der LSI- Tester 10 durch einen einfachen Aufbau verwirklicht werden, ohne den LSI-Tester 10 zu verkomplizieren oder ihn zu vergrößern oder die Kosten zu steigern.
  • Des Weiteren umfasst beim vorliegenden Ausführungsbeispiel der LSI-Tester 10 an der Takt- und der Ausgabedatenseite den Kodierer 23 im Zeitinterpolator 20, jeder Zeitinterpolator 20 umfasst den Selektor 30 (und den Musterkomparator 12) und es sind eine Vielzahl von LSI-Testern 10 im gleichen Aufbau gestaltet. Demgemäß können der Takt oder die Ausgabedaten der zu vermessenden LSI 1 den wahlfreien Kanälen der LSI-Tester 10 zugewiesen werden und der Zuweisungsvorgang der Kanäle kann leicht und effizient ausgeführt werden.
  • Da der Takt oder die Ausgabedaten der zu vermessenden LSI 1 auf diese Art und Weise den wahlfreien Kanälen zugewiesen werden können, ist es darüber hinaus möglich, wahlfreie Ausgabedaten an der wahlfreien Zeitsteuerung des Takts in dem Fall zu ermitteln, bei dem eine Vielzahl von Takten oder Ausgabedaten von der zu vermessenden LSI 1 ausgegeben werden. Demgemäß kann beim vorliegenden Ausführungsbeispiel eine äußerst zweckmäßige und vielseitige Testvorrichtung verwirklicht werden, die in der Lage ist, mit jedem LSI zurechtzukommen.
  • [Zweites Ausführungsbeispiel]
  • Als nächstes wird unter Bezugnahme auf 3 ein zweites Ausführungsbeispiel der erfindungsgemäßen Testvorrichtung für die zu vermessende LSI beschrieben werden.
  • 3 ist ein Blockdiagramm, das den Aufbau des zweiten Ausführungsbeispiels der erfindungsgemäßen Testvorrichtung für eine zu vermessende LSI zeigt. Die in der Figur gezeigte erfindungsgemäße Testvorrichtung für die zu vermessende LSI ist ein modifiziertes Ausführungsbeispiel des ersten Ausführungsbeispiels, das in 1 gezeigt ist, und anstelle der Flipflops 21a bis 21n sind Latches 24a bis 24n als eine Vielzahl von sequentiellen Schaltungen in jedem LSI-Tester 10 angeordnet. Die anderen Bauteile sind denen des ersten Ausführungsbeispiels gleichartig und deshalb werden in der Figur die gleichartigen Bauteile mit den gleichen Bezugsnummern bezeichnet wie die des ersten Ausführungsbeispiels und die detaillierte Beschreibung wird weggelassen.
  • Auch wenn im Zeitinterpolator 20 an der Takt- und der Ausgabedatenseite die Latches 24a bis 24n als die sequentiellen Schaltungen angeordnet sind, kann ein Effekt erzeugt werden, der dem des oben beschriebenen ersten Ausführungsbeispiel gleichartig ist. Das heißt, auch gemäß dem vorliegenden Ausführungsbeispiel kann der LSI-Tester 10, der die erfindungsgemäße Quellensynchronschaltung umfasst, durch einen einfachen Aufbau ohne Verkomplizieren oder Vergrößern des Zeitinterpolators 20 oder Steigern der Kosten verwirklicht werden. Es gilt zu beachten, dass die sequentielle Schaltung, die im Zeitinterpolator 20 angeordnet ist, zusätzlich zu den Flipflops 21a bis 21n beim ersten Ausführungsbeispiel oder den Latches 24a bis 24n beim vorliegenden Ausführungsbeispiel irgendeinen Schaltungsaufbau aufweisen kann, solange der Takt und die Ausgabedaten von der zu vermessenden LSI 1 mit dem bestimmten Zeitsteuerungsintervall ermittelt und als die Pegeldaten der Zeitserie ausgegeben werden können.
  • [Jitteranalysator der zu vermessenden LSI]
  • Als nächstes wird unter Bezugnahme auf die 4 bis 6 ein Ausführungsbeispiel für eine erfindungsgemäße zu vermessende LSI beschrieben werden.
  • [Erstes Ausführungsbeispiel]
  • Ein erstes Ausführungsbeispiel des erfindungsgemäßen Jitteranalysators für die zu vermessende LSI wird im Folgenden unter Bezugnahme auf die 4 und 5 beschrieben.
  • 4 ist ein Blockdiagramm, das den Aufbau des ersten Ausführungsbeispiels des erfindungsgemäßen Jitteranalysators für die zu vermessende LSI zeigt. Wie es in 4 gezeigt ist, beinhaltet der Jitteranalysator für die zu vermessende LSI gemäß dem vorliegenden Ausführungsbeispiel einen Aufbau, der im Wesentlichen gleichartig zu dem des in 1 gezeigten LSI-Testers 10 in der Testvorrichtung für die zu vermessende LSI ist. Zusätzlich umfasst der Jitteranalysator des vorliegenden Ausführungsbeispiels anstelle des Selektors 30 und des Musterkomparators 12 des LSI-Testers 10 in 1 eine Speicherschaltung (Speicher) 50 und eine CPU 60.
  • Darüber hinaus kann, anders als bei der Testvorrichtung von 1, beim vorliegenden Ausführungsbeispiel das Jittern des Takts oder der Ausgabedaten der zu vermessenden LSI 1 individuell ermittelt/analysiert werden und es ist nicht notwendig, den Takt und die Ausgabedaten zu kombinieren. Deshalb können entweder der Takt oder die Ausgabedaten aus der zu vermessenden LSI 1 in den LSI-Tester 10 eingegeben werden und es ist kein Zeitinterpolatorbus 40 (siehe 1) zur Verbindung einer Vielzahl von LSI-Testern 10 (siehe 1) vorgesehen.
  • Der andere Aufbau ist gleichartig zu dem des in 1 gezeigten LSI-Testers 10.
  • Wie es in 4 gezeigt ist, ist der LSI-Tester 10 (erster LSI-Tester der vorliegenden Erfindung) im Jitteranalysator des vorliegenden Ausführungsbeispiels eine Quellensynchronschaltung, die ein Mittel zur Analyse der Jitterverteilung beinhaltet, zum Eingeben der Pegeldaten der Zeitserie, welche vom Interpolator 20 ausgegeben wurden, um die Flankenzeitsteuerung der Takt- oder Ausgabedatenausgabe aus der zu vermessenden LSI 1 zu ermitteln, und zum Ausgeben der Verteilung des Jitterns des Takts oder der Ausgabedaten. Um genauer zu sein, ist als das Mittel zu Analyse der Jitterverteilung die Speicherschaltung 50 angeordnet, um die Zeitsteuerdaten zu speichern, die vom Kodierer 23 des LSI-Testers 10 ausgegeben werden. Darüber hinaus werden vom LSI-Tester 10 eine Vielzahl von Takten und Ausgabedaten ausgegeben, um eine Vielzahl von Pegeldaten in der Speicherschaltung 50 zu speichern, und aus den gespeicherten Daten wird eine Verteilung der Flankenzeitsteuerungen des Takts oder der Ausgabedaten der zu vermessenden LSI ermittelt.
  • Unter Bezugnahme auf 5 wird der Betrieb des erfindungsgemäßen Jitteranalysators für die zu vermessende LSI beschrieben. 5 ist eine anschauliche Ansicht eines Falls, bei dem eine Jitterverteilung der Takt- oder Ausgabedaten der zu vermessenden LSI beim ersten Ausführungsbeispiel des erfindungsgemäßen Jitteranalysators für die zu vermessende LSI ermittelt/analysiert werden.
  • Zuerst werden die Zeitsteuerdaten, die den Änderungspunkt des Signals des Takts (oder der Ausgabedaten) der zu vermessenden LSI 1 indizieren, über die Flipflops 21a bis 21n und den Kodierer 23 des LSI-Testers 10 auf die gleiche Art und Weise ermittelt, wie bei der in 1 gezeigten Testvorrichtung.
  • Die ermittelten Zeitsteuerdaten werden in der Speicherschaltung 50 gespeichert/gesammelt. Diese Zeitsteuerdaten werden als die Pegeldaten von beispielsweise fünf Bits ermittelt und indizieren die Flankenzeitsteuerung des Takts (oder der Ausgabedaten), wie "01101", "00111", "01000", ..., wie es in 5 gezeigt ist.
  • Deshalb werden die Daten aus der Speicherschaltung 50 gelesen und einer Softwareverarbeitung durch die CPU unterworfen und demgemäß kann ein korrektes Jitterhistogramm erhalten werden, das die Verteilung des Takts oder der Ausgabedaten angibt, beispielsweise in einem Graphen von 5.
  • Auf diese Art und Weise wird gemäß dem erfindungsgemäßen Jitteranalysator für die zu vermessende LSI der LSI-Tester 10 angeordnet, der die erfindungsgemäße Quellensynchronschaltung darstellt, und demgemäß können die Pegeldaten der Zeitserie ermittelt werden, die den Änderungspunkt des Signals (Flankenzeitsteuerung) der Takt- oder Ausgabedatenausgabe aus der zu vermessenden LSI 1 indizieren.
  • Wenn eine Vielzahl von Pegeldaten, die den Änderungspunkt des Signals des Takts oder der Ausgabedaten indizieren, ermittelt/gesammelt werden, ist es deshalb möglich, eine Verteilung der Änderungspunkte des Signals aller Daten zu analysieren, die durch das Jittern schwanken. Demgemäß kann beim Jitteranalysator gemäß dem vorliegenden Ausführungsbeispiel leicht eine hochpräzise Jitteranalyse durchgeführt werden, ohne das Problem eines Fehlers durch den Betrieb eines Oszilloskops oder Schwierigkeiten beim Messvorgang, anders als bei der Verwendung eines herkömmlichen Jittermesssystems.
  • Da der LSI-Tester 10 die Speicherschaltung 50 umfasst, kann speziell beim Jitteranalysator des vorliegenden Ausführungsbeispiels eine Vielzahl von vom Kodierer 23 ausgegebenen Zeitsteuerdaten in der Speicherschaltung 50 gespeichert/gesammelt werden, die den Änderungspunkt des Signals des Takts oder der Ausgabedaten indizieren. Demgemäß können die Zeitsteuerdaten unter Verwendung wahlfreier Verfahren analysiert werden, wie etwa ein Verfahren, bei dem eine Vielzahl von in der Speicherschaltung 50 gespeicherten Zeitablaufdaten einer Softwareverarbeitung durch die CPU 60 unterworfen werden, um ein Jitterhistogramm zu erhalten, das eine Verteilung des Takts oder der Ausgabedaten enthält.
  • Darüber hinaus kann der Jitteranalysator, der einfach die Speicherschaltung 50 im LSI-Tester 10 enthält, in einem einfachen Aufbau gebildet werden, ohne kompliziert, vergrößert oder in den Kosten gesteigert zu sein.
  • Da der Jitteranalysator für den Takt den gleichen Aufbau aufweist, wie der des Jitteranalysators für die Ausgabedaten, kann das Jittern demgemäß beim vorliegenden Ausführungsbeispiel unter Verwendung des Jitteranalysators gemäß dem vorliegenden Ausführungsbeispiel in Hinblick auf den wahlfreien Takt und die Ausgabedaten der zu vermessenden LSI analysiert werden und es kann ein bemerkenswert vielseitiger Jitteranalysator bereitgestellt werden.
  • [Zweites Ausführungsbeispiel]
  • Als nächstes wird unter Bezugnahme auf 6 ein zweites Ausführungsbeispiel des erfindungsgemäßen Jitteranalysators für die zu vermessende LSI beschrieben werden.
  • 6 ist ein Blockdiagramm, das den Aufbau des zweiten Ausführungsbeispiels des erfindungsgemäßen Jitteranalysators für die zu vermessende LSI zeigt. Wie es in 6 gezeigt ist, umfasst der Jitteranalysators für die zu vermessende LSI gemäß dem vorliegenden Ausführungsbeispiel anstelle der in 4 gezeigten Speicherschaltung 50 (und der CPU 60) einen Decoder 70 und eine Vielzahl von Zählern 80a bis 80n als Mittel zur Analyse der Jitterverteilung.
  • Der andere Aufbau ist gleichartig zu dem des LSI-Testers 10 von 4 (oder 1).
  • Wie es in 6 gezeigt ist, gibt der Decoder 70 die kodierten Zeitsteuerdaten ein, die vom Kodierer 23 ausgegeben wurden, und dekodiert die Daten in die Pegeldaten der Zeitserie, um die Daten auszugeben. Darüber hinaus zählt die Vielzahl von Zählern 80a bis 80n die Ausgabesignale des Decoders 70 für jeden Ausgabeanschluss.
  • Eine Verteilung der Flankenzeitsteuerungen des Takts oder der Ausgabedaten der zu vermessenden LSI 1 kann aus der Vielzahl von Daten ermittelt werden, die von den Zählern 80a bis 80n ausgegeben werden.
  • Um genau zu sein, wird eine Verteilung der Flankenzeitsteuerungen des Takts oder der Ausgabedaten wie Folgt ermittelt. Wenn beispielsweise die Taktausgabe (oder die Ausgabedatenausgabe) aus der zu vermessenden LSI 1 als Pegeldaten von 4 Bits in der gleichen Art und Weise ermittelt und analysiert werden, wie beim in 2 gezeigten Signal, schwankt die Flankenzeitsteuerung, um die Taktausgabe (oder die Ausgabedatenausgabe) aus der zu vermessenden LSI 1 von "L" auf "H" zu ändern, zwischen den Positionen der Bitnummern "0" und "3".
  • Wenn das Signal durch den LSI-Tester 10 des vorliegenden Ausführungsbeispiels verarbeitet wird, ermitteln die Flipflops 21a bis 21n und die Kodierer 23 und 70 die Daten wie folgt.
  • [Tabelle 3]
    Figure 00390001
  • Wie es in Tabelle 3 gezeigt ist, indiziert in der Datenausgabe aus dem Decoder 70 nur der Ausgabeanschluss "H", der den Änderungspunkt des Signals des Takts (oder der Ausgabedaten) von der zu vermessenden LSI 1 indiziert, und die anderen Ausgabeanschlüsse indizieren "L". Deshalb kann, wenn die Ausgabesignale des Decoders 70 für jeden Ausgabeanschluss des Decoders 70 durch die Vielzahl von Zählern 80a bis 80n gezählt werden, die Verteilung der Flankenzeitsteuerungen des Takts oder der Ausgabedaten der zu vermessenden LSI 1 ermittelt werden.
  • Wie es oben beschrieben wurde, werden gemäß dem Jitteranalysator der zu vermessenden LSI gemäß dem vorliegenden Ausführungsbeispiel Zeitsteuerdaten kombiniert, die den Änderungspunkt des Takts oder der Ausgabedaten der zu vermessenden LSI 1, die vom Kodierer 23 ausgegeben werden, die Ausgaben des Decoders 70 werden für jeden Ausgabeanschluss durch die Zähler 80a bis 80n gezählt und demgemäß können die Änderungspunkte des Signals der entsprechenden Takte oder der Ausgabedaten der zu vermessenden LSI 1 gezählt werden, um die Verteilung zu erhalten. Demgemäß können beispielsweise Daten, die von den Zählern 80a bis 80n ausgegeben werden, derart gelesen und graphisch dargestellt werden, um das Jitterhistogramm zu erhalten, das die Verteilung von Takten oder Ausgabedaten indiziert und es ist im Vergleich mit einem Fall, bei dem die Analyse nach dem einmaligen Speichern der Daten in der Speicherschaltung durchgeführt wird, eine höherratige Jitteranalyse möglich.
  • Es gilt zu beachten, dass die Zahl der Zähler 80a bis 80n, um die Ausgaben des Decoders 70 zu zählen, mit einem messbaren Bereich (Auflösung) der Pegeldaten der Zeitserie durch den Zeitinterpolator 20 entspricht und wird bevorzugt gleich der Zahl der sequentielle Schaltungen gesetzt, die die Flipflops 21a bis 21n und dergleichen umfassen.
  • [Phasendifferenzdetektor der zu vermessenden LSI]
  • Darüber hinaus wird unter Bezugnahme auf die 7 bis 9 ein Ausführungsbeispiel eines erfindungsgemäßen Phasendifferenzdetektors für die zu vermessende LSI beschrieben werden.
  • [Erstes Ausführungsbeispiel]
  • Ein erstes Ausführungsbeispiel des erfindungsgemäßen Phasendifferenzdetektors für die zu vermessende LSI wird im Folgenden unter Bezugnahme auf die 7 und 8 beschrieben werden.
  • 7 ist ein Blockdiagramm, das den Aufbau des ersten Ausführungsbeispiels des erfindungsgemäßen Phasendifferenzdetektors für die zu vermessende LSI zeigt. Wie es in 7 gezeigt ist, weist der Phasendifferenzdetektor für die zu vermessende LSI gemäß dem vorliegenden Ausführungsbeispiel einen Aufbau auf, der gleichartig zu dem des in 1 gezeigten LSI-Testers 10 in der Testvorrichtung für die zu vermessenden LSI ist. Zusätzlich umfasst der Phasendifferenzdetektor des umfassenden Ausführungsbeispiels anstelle des Selektors 30 und des Musterkomparators 12 des in 1 gezeigten LSI-Testers 10 eine Subtraktionsschaltung 90 und einen Decoder 70.
  • Der andere Aufbau ist gleichartig mit dem des in 1 gezeigten LSI-Testers.
  • Wie es in 7 gezeigt ist, stellt der LSI-Tester 10, der im Phasendifferenzdetektor des vorliegenden Ausführungsbeispiels angeordnet ist, eine Quellensynchronschaltung dar, die eine Phasendifferenzerfassungsschaltung enthält, die die Pegeldaten der Zeitserie eingibt, die vom Zeitinterpolator 20 ausgegeben werden, um die Flankenzeitsteuerungen des Takt- und Ausgabedatenausgabe aus dem zu vermessenden LSI 1 zu ermitteln, und die eine Differenz des Änderungspunkts des Signals (Flankenzeitsteuerung) zwischen dem Takt und der Datenausgabe errechnet, um eine Phasendifferenz auszugeben. Um genauer zu sein, der LSI-Tester 10 umfasst die Subtraktionsschaltung 90 und den Decoder 70.
  • Die Subtraktionsschaltung 90 subtrahiert die kodierten Pegeldaten (Zeitsteuerdaten), die von jedem Kodierer 23 des LSI-Testers 10 an der Takt- und der Ausgabedatenseite ausgegeben werden.
  • Darüber hinaus kodiert der Decoder 70 ein Subtraktionsergebnis der Subtraktionsschaltung 90, um das Ergebnis zu einem Wert zu konvertieren, der eine Gewichtung des Verzögerungsausmaßes durch die Verzögerungsschaltung 22 des Zeitinterpolators 20 aufweist, wie es später beschrieben wird, und gibt die Phasendifferenz aus.
  • Es gilt zu beachten, dass die Subtraktionsschaltung 90 irgendeine Berechnungseinheit sein kann, die in der Lage ist, die kodierten Pegeldaten (Zeitsteuerdaten) aus den entsprechenden Kodierern 23 an der Takt- und Ausgabedatenseite zu errechnen, und zusätzlich zur Subtraktionsschaltung kann beispielsweise eine Addierschaltung verwendet werden.
  • Wenn unter Verwendung einer Vielzahl von LSI-Testern 10 wahlfrei Takt und Ausgabedaten aus der zu vermessenden LSI 1 auf die gleiche Art und Weise ermittelt werden, wie bei der in 1 gezeigten Testvorrichtung, kann die Phasendifferenz zwischen dem gewünschten Takt und den Ausgabedaten über die Subtraktionsschaltung 90 und den Decoder 70 erfasst werden.
  • Um genauer zu sein, die LSI-Tester 10 an der Takt- und Ausgabedatenseite (erster und zweiter LSI-Tester der vorliegenden Erfindung) sind auf die gleiche Art und Weise miteinander über den Zeitinterpolatorbus 40 verbunden, wie bei der in 1 gezeigten Testvorrichtung. Demgemäß werden die Pegeldaten der Zeitserie, die durch den Kodierer 23 des Zeitinterpolators 20 an der Takt- und Ausgabedatenseite kodiert werden, durch die Steuerung des Zeitinterpolatorbusses 40 in die Subtraktionsschaltung 90 an der Ausgabedaten- oder der Taktseite eingegeben.
  • Es gilt zu beachten, dass die Subtraktionsschaltung 90 (und der Decoder 70), die im LSI-Tester 10 sowohl auf der Ausgabedaten- als auch auf der Taktseite angeordnet sind, auf die gleiche an und Weise verwendet werden können, wie beim Selektor 30 bei der in 1 gezeigten Testvorrichtung, und die Subtraktionsschaltung 90 (und der Decoder 70), die in den anderen LSI-Testern 10 angeordnet sind, brauchen nicht verwendet zu werden. Deshalb können die Subtraktionsschaltung 90 und der Decoder 70 Im Hinblick auf den LSI-Tester 10 auf der Takt- oder der Ausgabedatenseite weggelassen werden. Mit anderen Worten, die Subtraktionsschaltung 90 und der Decoder 70, die eine Phasendifferenzerfassungsschaltung darstellen, können wenigstens in einem der LSI-Tester 10 an der Takt- und der Ausgabedatenseite angeordnet sein, solange die Ausgabesignale aus den Zeitinterpolatoren 20 auf der Takt- und der Ausgabedatenseite eingegeben werden.
  • Ein konkreter Betriebsvorgang des Phasendifferenzdetektors für die zu vermessende LSI gemäß dem vorliegenden Ausführungsbeispiel wird im Folgenden unter Bezugnahme auf 8 beschrieben werden.
  • 8 ist ein Signaldiagramm, das den Vorgang zur Ermittlung einer Phasendifferenz zwischen den Takt- und den Ausgabedaten der zu vermessenden LSI beim ersten Ausführungsbeispiel des erfindungsgemäßen Phasendifferenzdetektors für die zu vermessende LSI zeigt.
  • Ein in der Figur gezeigtes Beispiel zeigt einen Fall bei dem die Takt- und Ausgabedatenausgabe aus der zu vermessenden LSI 1 als Pegeldaten der Bitzahl "4" durch jeden LSI-Tester 10 und ein Gewicht von 1 Bit ermittelt wird, das heißt, ein Verzögerungsausmaß durch die Verzögerungsschaltung 22 beträgt "50 ps". Zuerst werden die Zeitsteuerdaten, die die Änderungspunkte des Signals des Takts und der Ausgabedaten der zu vermessenden LSI 1 über die Flipflops 21a bis 21n und den Kodierer 23 des LSI-Testers 10 auf die gleiche Art und Weise wie bei der in 1 gezeigten Testvorrichtung ermittelt. Die ermittelten Zeitsteuerdaten werden der Subtraktion in der Subtraktionsschaltung 90 unterzogen und das Subtraktionsergebnis wird konvertiert und in den Decoder 70 eingegeben.
  • In 8(a) ist die Flankenzeitsteuerung, an der sich die Taktausgabe aus dem zu vermessenden LSI 1 von "L" auf "H" ändert, eine Position der Bitnummer "1", wohingegen die Zeitsteuerung des Punkts der Änderung des Signals, an dem sich die Ausgabedaten von "L" auf "H" ändern, eine Position der Bitnummer "0" ist (fett gedruckter Linienabschnitt der Figur). Deshalb werden die Zeitsteuerdaten (beispielsweise "01"), die die Bitnummer "1" indizieren, vom Kodierer 23 an der Taktseite ausgegeben und die Zeitsteuerdaten (beispielsweise "00"), die die Bitnummer "0" indizieren, werden vom Kodierer 23 an der Ausgabedatenseite ausgegeben.
  • Wenn die Zeitsteuerdaten in der Subtraktionsschaltung der Subtraktion unterzogen werden, ergibt sich darüber hinaus das folgende: "0" – "1" = "–1", und die Phasendifferenz zwischen dem Takt und de Ausgabedaten wird als "–1" Bit berechnet. Da das Gewicht von einem Bit "50 ps" beträgt, wird beim vorliegenden Beispiel die Ausgabe der Subtraktionsschaltung 90 mit dem Gewicht von 1 Bit multipliziert und wie folgt durch den Decoder 70 konvertiert: "–1" × "50" = "–50".
  • Im Ergebnis wird eine Phasendifferenz "–50 ps" zwischen dem Takt und den Ausgabedaten ermittelt.
  • Andererseits ist in 2(a) die Flankenzeitsteuerung, an der sich die Taktausgabe aus dem zu vermessenden LSI 1 von "L" auf "H" ändert gleicherweise die Position der Bitnummer "1", wohingegen die Zeitsteuerung des Punkts der Änderung des Signals, an dem sich die Ausgabedaten von "L" auf "H" ändern, auf eine Position der Bitnummer "3" verändert (fett gedruckter Linienabschnitt der Figur). Deshalb werden die Zeitsteuerdaten (beispielsweise "01"), die die Bitnummer "1" indizieren, vom Kodierer 23 an der Taktseite ausgegeben und die Zeitsteuerdaten (beispielsweise "11"), die die Bitnummer "3" indizieren, werden vom Kodierer 23 an der Ausgabedatenseite ausgegeben.
  • Wenn die Zeitsteuerdaten in der Subtraktionsschaltung der Subtraktion unterzogen werden, ergibt sich darüber hinaus das folgende: "3" – "1" = "2",und die Phasendifferenz zwischen dem Takt und de Ausgabedaten wird als "2" Bit berechnet.
  • Darüber hinaus wird die Ausgabe der Subtraktionsschaltung 90 mit dem Gewicht von 1 Bit ("50 ps") multipliziert und wie folgt durch den Decoder 70 konvertiert: "2" × "50" = "100".
  • Im Ergebnis wird eine Phasendifferenz "100 ps" zwischen dem Takt und den Ausgabedaten ermittelt.
  • Wie es oben beschrieben wurde, können gemäß dem Phasendifferenzdetektor für die zu vermessende LSI gemäß dem vorliegenden Ausführungsbeispiel, da der LSI-Tester 10 vorgesehen ist, der die erfindungsgemäße Quellensynchronschaltung darstellt, die Pegeldaten der Zeitserie ermittelt werden, die die Änderungspunkte des von der zu vermessenden LSI 1 ausgegebenen Signals (Flankenzeitsteuerung) des Takts und der Ausgabedaten indiziert.
  • Wenn die Pegeldaten, die die Flankenzeitsteuerungen des Takts und der Ausgabedaten indizieren, unter Verwendung der Subtraktionsschaltung 90 und des Decoders 70 der Subtraktion unterzogen werden, ist es darüber hinaus möglich, die Phasendifferenz zwischen dem Takt und den Ausgabedaten zu erfassen. Demgemäß kann beim vorliegenden Ausführungsbeispiel die Phasendifferenz zwischen dem Takt und den Ausgabedaten der zu vermessenden LSI leicht und sicher ermittelt und analysiert werden, ohne irgendeine herkömmliche Jittermessungseinheit zu verwenden.
  • Da gemäß dem vorliegenden Ausführungsbeispiel die LSI-Tester 10 an der Takt- und der Ausgabedatenseite mit gleichem Aufbau gebildet sind, können der Takt und die Ausgabedaten der zu vermessenden LSI 1 den wahlfreien Kanälen der Vielzahl von LSI-Testern 10 zugewiesen werden, die im Phasendifferenzdetektor auf die gleiche Art und Weise wie bei der in 1 gezeigten Testvorrichtung angeordnet sind, und der Zuweisungsvorgang der Kanäle kann leicht und effizient ausgeführt werden.
  • Da der Takt oder die Ausgabedaten der zu vermessenden LSI 1 auf diese Art und Weise den wahlfreien Kanälen zugewiesen werden können, kann in dem Fall, bei dem eine Vielzahl von Takten oder Ausgabedaten von der zu vermessenden LSI 1 ausgegeben werden, eine Phasendifferenz zwischen dem Takt und den Ausgabedaten durch eine wahlfreie Kombination ermittelt werden, und es kann eine äußerst vielseitige und zweckmäßige Testvorrichtung verwirklicht werden, die in der Lage ist, mit jedem LSI zurechtzukommen.
  • [Zweites Ausführungsbeispiel]
  • Als nächstes wird unter Bezugnahme auf 9 ein zweites Ausführungsbeispiel des erfindungsgemäßen Phasendifferenzdetektors für die zu vermessende LSI beschrieben werden.
  • 9 ist ein Blockdiagramm, das den Aufbau des zweiten Ausführungsbeispiels des erfindungsgemäßen Phasendifferenzdetektors für die zu vermessende LSI zeigt. Wie es in 9 gezeigt ist, umfasst der Phasendifferenzdetektor für die zu vermessende LSI gemäß dem vorliegenden Ausführungsbeispiel des Weiteren eine Vielzahl von Zählern 80a bis 80n, um die Ausgabesignale des Decoders 70 für jeden Ausgabeanschluss im in 7 gezeigten Phasendifferenzdetektor zu zählen, und ist so aufgebaut, dass er eine Verteilung der Phasendifferenzen zwischen dem Takt und den Ausgabedaten der zu vermessenden LSI 1 aus einer Vielzahl von Daten ermittelt, die von den Zählern 80a bis 80n ausgegeben werden.
  • Wenn die Phasendifferenz zwischen der Takt- und der Ausgabedatenausgabe aus der zu vermessenden LSI ermittelt wird, wird das Ausgabeergebnis der Subtraktionsschaltung 90 durch den Decoder 70 dekodiert, demgemäß wird nur der Ausgabeanschluss, der die Phasendifferenz zwischen dem Takt und den Ausgabedaten der zu vermessenden LSI 1 indiziert, auf "H" gesetzt, die anderen Ausgabeanschlüsse werden auf "L" gesetzt und die Phasendifferenz zwischen dem Takt und den Ausgabedaten der zu vermessenden LSI 1 können ausgegeben werden. Darüber hinaus werden die Ausgabesignale des Decoders 70 für jeden Ausgabeanschluss des Decoders 70 durch eine Vielzahl von Zählern 80a bis 80n gezählt und demgemäß kann eine Verteilung der Phasendifferenz zwischen dem Takt und den Ausgabedaten der zu vermessenden LSI 1 ermittelt werden.
  • Die in 8 gezeigten Daten werden im Folgenden als ein Beispiel genau beschrieben werden.
  • Wenn die Takt- und die Ausgabedatenausgabe aus der zu vermessenden LSI 1 als die Pegeldaten der Bitzahl "4" durch vier Flipflops 21a bis 21d im Zeitinterpolator 20 eines jeden LSI-Testers 10 ermittelt werden, werden vier Daten (0, 1, 2, 3), die die Änderungspunkte des Signals des Takts und der Ausgabedaten sowohl an der Takt- als auch der Ausgabedatenseite ermittelt. Wenn die Pegeldaten des Takts und der Ausgabedaten in der Subtraktionsschaltung 90 einer Subtraktion unterzogen werden, können darüber hinaus sieben Werte (–3, –2, –1, 0, 1, 2, 3) als die Ausgaben der Subtraktionsschaltung 90 ermittelt werden.
  • Wenn die sieben Ausgabeergebnisse durch den Decoder 70 dekodiert werden, die eine Bitzahl "7" indizieren, werden deshalb die Daten eines jeden Ausgabeanschlusses des Decoders 70 durch sieben Zähler 80a bis 80g gezählt und demgemäß kann eine Verteilung der Phasendifferenz zwischen dem Takt und den Ausgabedaten der zu vermessenden LSI 1 ermittelt werden.
  • Ein konkreter Fluss von Daten ist in den Tabellen 4 und 5 wie folgt gezeigt.
  • Es gilt zu beachten, dass in den folgenden Tabellen die "Decoderausgabe" und die "Zählerausgabe" den Phasendifferenzen (–3, –2, –1, 0, 1, 2, 3) von oben nach unten entsprechen.
  • [Tabelle 4] Daten, die in Fig. 8(a) gezeigt sind.
    Figure 00480001
  • [Tabelle 5] Daten, die in Fig. 8(5) gezeigt sind.
    Figure 00480002
  • Wie es in den Tabellen 4 und 5 gezeigt ist, indiziert bei der Datenausgabe aus dem Decoder 70 nur der Ausgabeanschluss "H", der die Phasendifferenz zwischen dem Takt und den Ausgabedaten der zu vermessenden LSI 1 indiziert. Deshalb zeigt die "Zählerausgabe" eine Summe der fortwährend ermittelten Daten der 8(a) und 8(b) und im Ergebnis der doppelten Datenermittlung zeigt Tabelle 5 einer gezählten Phasendifferenz "1" und einer gezählten Phasendifferenz "2". Wenn die Ausgabesignale des Decoders 70 für jeden Ausgabeanschluss des Decoders 70 durch eine Vielzahl von Zählern 80a bis 80n gezählt werden, kann demgemäß eine Phasendifferenz zwischen dem Takt und den Ausgabedaten der zu vermessenden LSI 1 ermittelt werden.
  • Wie es oben beschrieben wurde, können gemäß dem Phasendifferenzdetektor der zu vermessenden LSI 1 gemäß dem vorliegenden Ausführungsbeispiel die Ausgaben des Decoders 70, die die Phasendifferenz zwischen dem Takt und den Ausgabedaten der zu vermessenden LSI 1 indizieren, für jeden Ausgabeanschluss durch die Zähler 80a bis 80n gezählt werden. Wenn eine Vielzahl von Takten und Ausgabedaten der zu vermessenden LSI 1 ermittelt werden, kann darüber hinaus die Verteilung der Phasendifferenz zwischen dem Takt und den Ausgabedaten leicht und korrekt erhalten werden.
  • Wenn beispielsweise die Datenausgabe der Zähler 80a bis 80n gelesen und graphisch dargestellt werden, kann demgemäß leicht ein Histogramm erhalten werden, das die Verteilung der Phasendifferenzen zwischen dem Takt und den Ausgabedaten indiziert.
  • Es gilt zu beachten, dass die Testvorrichtung, der Jitteranalysator und der Phasendifferenzdetektor für die zu vermessende LSI gemäß der vorliegenden Erfindung nicht auf die oben beschriebenen Ausführungsbeispiele beschränkt sind und natürlich verschiede Modifikationen/Umsetzungen im Umfang der vorliegenden Erfindung möglich sind.
  • Industrielle Anwendbarkeit
  • Wie es oben beschrieben wurde, ist gemäß einer Testvorrichtung für eine zu vermessende LSI der vorliegenden Erfindung eine Quellensynchronschaltung angeordnet, die eine Takt- und Ausgabedatenausgabe aus der zu vermessenden LSI als Pegeldaten in einer Zeitserie ausgibt, demgemäß ein von der zu vermessenden LSI ausgegebenes Taktsignal verwendbar, um Ausgabedaten der zu vermessenden LSI zu ermitteln, und es ist möglich, die Ausgabedaten an einem Änderungspunkt des Signals synchronisiert mit dem Jittern aufzunehmen.
  • Demgemäß kann eine Testvorrichtung für eine zu vermessende LSI verwirklicht werden, die in der Lage ist, ein korrekte Testergebnis zu erhalten, ohne durch das Jittern der Ausgabedaten der zu vermessenden LSI beeinflusst zu werden und das beispielsweise für einen Funktionstest einer hochratigen LSI geeignet ist, die eine Datenrate aufweist, die beispielsweise 1 GHz übersteigt.
  • Darüber hinaus kann gemäß einem Jitteranalysator und einem Phasendifferenzdetektor der vorliegenden Erfindung durch Verwendung einer Quellensynchronschaltung, die Pegeldaten in einer Zeitserie ausgibt, die den Takt und die. Ausgabedaten der zu vermessenden LSI indizieren, leicht und sicher eine Jitteranalyse der zu vermessenden LSI und eine Erfassung einer Phasendifferenz zwischen dem Takt und den Ausgabedaten durch das Jittern durchgeführt werden, ohne irgendeinen komplizierten Vorgang, Fehler oder dergleichen zu verursachen.
  • Zusammenfassung:
  • Eine LSI-Testvorrichtung kann Ausgabedaten einer zu vermessenden LSI als Bauelementprüfling durch eine Taktsignalausgabe aus der zu vermessenden LSI ermitteln und Messungsdaten synchron mit den Ausgabedaten ermitteln, die ein Jittern aufweisen. Die Testvorrichtung (10) beinhaltet einen taktseitigen Zeitinterpolator (20) zum Ermitteln der Taktausgabe aus der zu vermessenden LSI (1) durch eine Vielzahl von Abtastsignalen, die ein festgelegtes Zeitsteuersignal aufweisen, und ihr Ausgeben als kodierte Pegeldaten von Zeitserien, ferner einen datenseitigen Zeitinterpolator (20) zum Ermitteln der Ausgabedatenausgabe aus der zu vermessenden LSI (1) durch eine Vielzahl von Abtastsignalen, die ein festgelegtes Zeitsteuersignal aufweisen, und ihr Ausgeben als kodierte Pegeldaten von Zeitserien, und ferner einen Selektor (30) zum Empfangen der Pegeldaten aus beiden Zeitinterpolatoren, Auswählen von Ausgabedaten mit der Taktflankenzeitsteuerung und ihr Ausgeben als zu messende Daten.

Claims (12)

  1. Testvorrichtung für eine LSI als ein Bauelementprüfling, die eine Ausgabesignalausgabe aus der zu vermessenden LSI als zu messende Daten mit festgelegten Erwartungswertdaten vergleicht, um zu entscheiden, ob die zu vermessende LSI fehlerhaft ist oder nicht, wobei die Vorrichtung folgendes umfasst: einen ersten LSI-Tester, der eine erste Signalausgabe aus der zu vermessenden LSI eingibt und der das erste Signal durch eine Vielzahl von Abtastimpulsen ermittelt, die ein bestimmtes Zeitsteuerungsintervall aufweisen, um Pegeldaten in einer Zeitserie auszugeben; einen zweiten LSI-Tester, der eine zweite Signalausgabe aus der zu vermessenden LSI eingibt und der das zweite Signal durch eine Vielzahl von Abtastimpulsen ermittelt, die ein bestimmtes Zeitsteuerungsintervall aufweisen, um Pegeldaten in einer Zeitserie auszugeben; und eine Auswahlschaltung, die in wenigstens einem des ersten und zweiten LSI-Testers angeordnet ist und die die vom ersten und vom zweiten LSI-Tester ausgegebenen Pegeldaten der Zeitserie eingibt, um die zweite Signaleingabe in den zweiten LSI-Tester mit einer Zeitsteuerung der ersten Signaleingabe in den ersten LSI-Tester auszuwählen, und die das zweite Signal als die zu messenden Daten der zu vermessenden LSI ausgibt.
  2. Testvorrichtung für die LSI als ein Bauelementprüfling nach Anspruch 1, wobei der erste LSI-Tester einen ersten Zeitinterpolator umfasst, der folgendes beinhaltet: eine sequentielle Schaltung, die eine Taktausgabe von der zu vermessenden LSI eingibt; eine Verzögerungsschaltung, die nach und nach ein Abtastsignal, das um ein bestimmtes Zeitsteuerungsintervall verzögert ist, in die sequentielle Schaltung eingibt, um die Pegeldaten der Zeitserie aus der sequentiellen Schaltung auszugeben; und einen Kodierer, der die von der sequentiellen Schaltung ausgegebenen Pegeldaten der Zeitserie eingibt und der die Pegeldaten in Zeitsteuerdaten kodiert, die eine Flankenzeitsteuerung des Takts der zu vermessenden LSI indizieren, um die Daten auszugeben, wobei der zweite LSI-Tester einen zweiten Zeitinterpolator umfasst, der folgendes beinhaltet: eine sequentielle Schaltung, die die Taktausgabe von der zu vermessenden LSI eingibt; und eine Verzögerungsschaltung, die nach und nach das Abtastsignal, das um ein bestimmtes Zeitsteuerungsintervall verzögert ist, in die sequentielle Schaltung eingibt und die es der sequentiellen Schaltung ermöglicht, die Pegeldaten der Zeitserie auszugeben, und wobei die Auswahlschaltung einen Selektor umfasst, die eine der Daten aus den Pegeldaten der Zeitserie aussucht, die aus dem zweiten Zeitinterpolator eingegeben wurden, unter Verwendung der Pegeldaten der Zeitserie, die durch den ersten Zeitinterpolator kodiert wurden, als ein Auswahlsignal, um zu messende Daten der zu vermessenden LSI auszugeben.
  3. Testvorrichtung für die LSI als ein Bauelementprüfling nach Anspruch 2, wobei der zweite Zeitinterpolator einen Kodierer beinhaltet, der die von der sequentiellen Schaltung ausgegebenen Pegeldaten der Zeitserie eingibt und der die Pegeldaten in Zeitsteuerdaten kodiert, die eine Flankenzeitsteuerung der Ausgabedaten der zu vermessenden LSI indizieren, um die Daten auszugeben.
  4. Testvorrichtung für die LSI als ein Bauelementprüfling nach Anspruch 1, 2 oder 3, umfassend einen Bus, der mit dem ersten und dem zweiten LSI-Tester verbunden ist und der die Datenausgabe aus dem ersten und dem zweiten LSI-Tester auf eine festgelegte Auswahlschaltung verteilt.
  5. Jitteranalysator für eine LSI als ein Bauelementprüfling, der eine Verteilung des Jitterns eines von der zu vermessenden LSI ausgegebenen Ausgabesignals ermittelt/analysiert, der folgendes umfasst: einen ersten LSI-Tester, der die erste Ausgabesignalausgabe aus der zu vermessenden LSI eingibt und der das Ausgabesignal durch eine Vielzahl von Abtastimpulsen ermittelt, die bestimmte Zeitsteuerungsintervalle aufweisen, um Pegeldaten in einer Zeitserie auszugeben; und Mittel zur Analyse der Jitterverteilung zum Eingeben der vom ersten LSI-Tester ausgegebenen Pegeldaten der Zeitserie, um eine Zeitsteuerung des Ausgabesignals zu ermitteln, das in den ersten LSI-Tester eingegeben wird, und zum Ausgeben der Verteilung des Jitterns des Ausgabesignals.
  6. Jitteranalysator für die LSI als ein Bauelementprüfling nach Anspruch 5, wobei der erste LSI-Tester einen Zeitinterpolator umfasst, der folgendes beinhaltet: eine sequentielle Schaltung, die eine Ausgabesignalausgabe von der zu vermessenden LSI eingibt; eine Verzögerungsschaltung, die nach und nach Abtastsignale, die um bestimmte Zeitsteuerungsintervalle verzögert sind, in die sequentielle Schaltung eingibt und die es der sequentiellen Schaltung ermöglicht, die Pegeldaten der Zeitserie auszugeben; und einen Kodierer, der die von der sequentiellen Schaltung ausgegebenen Pegeldaten der Zeitserie eingibt und der die Pegeldaten in Zeitsteuerdaten kodiert, die die Flankenzeitsteuerung des Ausgabesignals der zu vermessenden LSI indizieren, um die Daten auszugeben.
  7. Jitteranalysator für die LSI als ein Bauelementprüfling nach Anspruch 5 oder 6, wobei das Mittel zur Analyse der Jitterverteilung eine Speicherschaltung umfasst, die die Zeitsteuerdaten speichert, die vom Kodierer ausgegeben werden, und der Jitteranalysator die Verteilung der Flankenzeitsteuerung von Ausgabesignalen, die in den ersten LSI-Tester eingegeben werden, aus einer Vielzahl von in der Speicherschaltung gespeicherten Daten ermittelt.
  8. Jitteranalysator für die LSI als ein Bauelementprüfling nach Anspruch 5 oder 6, wobei das Mittel zur Analyse der Jitterverteilung folgendes umfasst: einen Decoder, der die Zeitsteuerdaten eingibt, die vom Kodierer ausgegeben werden, und der die Zeitsteuerdaten in die Pegeldaten der Zeitserie dekodiert, um die Pegeldaten auszugeben; und eine Vielzahl von Zählern, die die Ausgabesignale des Decoders für jeden Ausgabeanschluss zählen, und wobei der Jitteranalysator die Verteilung von Flankenzeitsteuerungen der Ausgabesignale, die in den ersten LSI-Tester eingegeben werden, aus einer Vielzahl von aus dem Zähler ausgegebenen Daten ermittelt.
  9. Phasendifferenzdetektor für eine LSI als ein Bauelementprüfling, der eine Phasendifferenz zwischen einer ersten und einer zweiten Signalausgabe aus der zu vermessenden LSI erfasst, der folgendes umfasst: einen ersten LSI-Tester, der eine erste Signalausgabe aus der zu vermessenden LSI eingibt und der das erste Signal durch eine Vielzahl von Abtastimpulsen, die ein bestimmtes Zeitsteuerungsintervall aufweisen, als Daten ermittelt, um Pegeldaten in einer Zeitserie auszugeben; einen zweiten LSI-Tester, der eine zweite Signalausgabe aus der zu vermessenden LSI eingibt und der das zweite Signal durch eine Vielzahl von Abtastimpulsen, die ein bestimmtes Zeitsteuerungsintervall aufweisen, als Daten ermittelt, um Pegeldaten in einer Zeitserie auszugeben; eine Phasendifferenzerfassungsschaltung, die in wenigstens einem des ersten und zweiten LSI-Testers angeordnet ist und die die vom ersten und vom zweiten LSI-Tester ausgegebenen Pegeldaten der Zeitserie eingibt, um eine Differenz zwischen einer Zeitsteuerung des ersten Signals, das in den ersten LSI-Tester eingegeben wird, und des zweiten Signals, das in den zweiten LSI-Tester eingegeben wird, zu errechnen, und die die Phasendifferenz ausgibt.
  10. Phasendifferenzdetektor für die LSI als ein Bauelementprüfling nach Anspruch 9, wobei der erste LSI-Tester einen ersten Zeitinterpolator umfasst, der folgendes beinhaltet: eine sequentielle Schaltung, die eine Taktausgabe von der zu vermessenden LSI eingibt; eine Verzögerungsschaltung, die nach und nach ein Abtastsignal, das um ein bestimmtes Zeitsteuerungsintervall verzögert ist, in die sequentielle Schaltung eingibt, um die Pegeldaten der Zeitserie aus der sequentiellen Schaltung auszugeben; und einen Kodierer, der die von der sequentiellen Schaltung ausgegebenen Pegeldaten der Zeitserie eingibt und der die Pegeldaten in Zeitsteuerdaten kodiert, die eine Flankenzeitsteuerung des Takts der zu vermessenden LSI indizieren, um die Daten auszugeben, wobei der zweite LSI-Tester einen zweiten Zeitinterpolator umfasst, der folgendes beinhaltet: eine sequentielle Schaltung, die die Taktausgabe von der zu vermessenden LSI eingibt; eine Verzögerungsschaltung, die nach und nach das Abtastsignal, das um ein bestimmtes Zeitsteuerungsintervall verzögert ist, in die sequentielle Schaltung eingibt und die es der sequentiellen Schaltung ermöglicht, die Pegeldaten der Zeitserie auszugeben; und einen Kodierer, der die von der sequentiellen Schaltung ausgegebenen Pegeldaten der Zeitserie eingibt und der die Pegeldaten in Zeitsteuerdaten kodiert, die eine Flankenzeitsteuerung der Ausgabedaten der zu vermessenden LSI indizieren, um die Daten auszugeben, und wobei die Phasendifferenzerfassungsschaltung folgendes umfasst: eine Berechnungsschaltung, die die Pegeldaten der Zeitserie, die vom ersten Zeitinterpolator kodiert werden, und die Pegeldaten der Zeitserie, die vom zweiten Zeitinterpolator kodiert werden, subtrahiert; und einen Decoder, der ein Berechnungsergebnis der Berechnungsschaltung dekodiert, und wobei der Phasendifferenzdetektor die vom Decoder dekodierten Daten als eine Phasendifferenz zwischen den Takt- und den Ausgabedaten der zu vermessenden LSI ausgibt.
  11. Phasendifferenzdetektor für die LSI als ein Bauelementprüfling nach Anspruch 10, wobei die Phasendifferenzerfassungsschaltung eine Vielzahl von Zählern umfasst, die Ausgabesignale des Decoders für jeden Ausgabeanschluss zählen, und der Phasendifferenzdetektor eine Verteilung der Phasendifferenz zwischen der Takteingabe in den ersten LSI-Tester und der Ausgabedateneingabe aus dem zweiten LSI-Tester aus einer Vielzahl von vom Zähler ausgegebenen Daten ermittelt.
  12. Phasendifferenzdetektor für die LSI als ein Bauelementprüfling nach Anspruch 9, 10 oder 11, umfassend: einen Bus, der mit dem ersten und dem zweiten LSI-Tester verbunden ist und der die Datenausgabe aus dem ersten und dem zweiten LSI-Tester auf eine festgelegte Phasendifferenzerfassungsschaltung verteilt.
DE10392202T 2002-01-10 2003-01-09 Testvorrichtung für einen LSI-Prüfling, Jitteranalysator und Phasendifferenzdetektor Withdrawn DE10392202T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002-003866 2002-01-10
JP2002003866 2002-01-10
PCT/JP2003/000120 WO2003060533A1 (fr) 2002-01-10 2003-01-09 Dispositif pour tester la lsi a mesurer, analyseur de gigue et detecteur de dephasage

Publications (1)

Publication Number Publication Date
DE10392202T5 true DE10392202T5 (de) 2005-01-05

Family

ID=19190927

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10392202T Withdrawn DE10392202T5 (de) 2002-01-10 2003-01-09 Testvorrichtung für einen LSI-Prüfling, Jitteranalysator und Phasendifferenzdetektor

Country Status (4)

Country Link
US (1) US7107166B2 (de)
JP (3) JP4152323B2 (de)
DE (1) DE10392202T5 (de)
WO (1) WO2003060533A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005024649A1 (de) * 2005-05-25 2007-01-11 Infineon Technologies Ag Vorrichtung und Verfahren zum Messen von Jitter

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4170918B2 (ja) * 2002-02-06 2008-10-22 富士通株式会社 ジッタトレランス診断方法およびジッタトレランス診断装置
JP4006260B2 (ja) * 2002-04-26 2007-11-14 株式会社アドバンテスト 半導体試験装置
US7196534B2 (en) * 2002-12-20 2007-03-27 Advantest Corp. Semiconductor test instrument
JP4558648B2 (ja) 2003-07-31 2010-10-06 株式会社アドバンテスト 試験装置
US7549091B2 (en) * 2003-10-14 2009-06-16 Broadcom Corporation Hypertransport exception detection and processing
US7075365B1 (en) 2004-04-22 2006-07-11 Altera Corporation Configurable clock network for programmable logic device
DE602004008080T2 (de) * 2004-10-27 2008-04-17 Agilent Technologies, Inc. (n.d.Ges.d. Staates Delaware), Santa Clara Mit einer Quelle synchrone Abtastung
DE602005002931T2 (de) * 2005-04-22 2008-06-12 Verigy (Singapore) Pte. Ltd. Prüfung eines Testobjekts mit Abtastung vom Taktsignal und vom Datensignal
JP2009506344A (ja) * 2005-08-29 2009-02-12 テクトロニクス・インコーポレイテッド 期待確率によるビデオ・ピーク・ジッタの測定及び表示
US8189692B2 (en) * 2006-09-19 2012-05-29 Panasonic Corporation Signal transmitter apparatus provided with signal correction circuit for suppressing radiation of electromagnetic waves between transmission lines
US7684944B2 (en) * 2006-10-17 2010-03-23 Advantest Corporation Calibration apparatus, calibration method, and testing apparatus
JP4869879B2 (ja) * 2006-11-20 2012-02-08 富士通セミコンダクター株式会社 半導体集積回路
US7783452B2 (en) * 2007-03-08 2010-08-24 Advantest Corporation Signal measurement apparatus and test apparatus
US20090119542A1 (en) * 2007-11-05 2009-05-07 Advantest Corporation System, method, and program product for simulating test equipment
JP2010169480A (ja) * 2009-01-21 2010-08-05 Elpida Memory Inc 半導体デバイス試験装置及び半導体装置
JP5249357B2 (ja) * 2009-01-30 2013-07-31 株式会社アドバンテスト 電子デバイス、試験装置および試験方法
US8564311B2 (en) * 2010-07-01 2013-10-22 Stmicroelectronics Asia Pacific Pte Ltd. Sensing phase sequence to suppress single tone noise
JP5451571B2 (ja) * 2010-09-29 2014-03-26 株式会社半導体理工学研究センター オンチップジッタデータ取得回路、ジッタ測定装置、及びその方法
US20170149555A1 (en) * 2015-11-20 2017-05-25 Qualcomm Incorporated Self-test for source-synchronous interface

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5616547Y2 (de) * 1976-09-14 1981-04-17
JPS5616547A (en) 1979-07-20 1981-02-17 Dainippon Ink & Chem Inc Flame-resistant polyester resin composition
JPS6211181A (ja) * 1985-07-08 1987-01-20 Nec Corp 大規模集積回路用テスタ−
US4876655A (en) * 1985-12-02 1989-10-24 Tektronix, Inc. Method and apparatus for evaluating jitter
JPS63148176A (ja) * 1986-12-11 1988-06-21 Ando Electric Co Ltd 論理回路試験装置
US4813005A (en) * 1987-06-24 1989-03-14 Hewlett-Packard Company Device for synchronizing the output pulses of a circuit with an input clock
JPH01164118A (ja) 1987-12-21 1989-06-28 Nec Corp 時間差測定回路
EP0541839B1 (de) * 1991-11-11 1993-07-28 Hewlett-Packard GmbH Einrichtung zur Erzeugung von Testsignalen
US5384541A (en) * 1993-03-05 1995-01-24 Hewlett-Packard Company Precision timed delay measurement using phaselocked CW technique
US5886536A (en) * 1995-07-20 1999-03-23 Advantest Corp. Semiconductor tester synchronized with external clock
JPH11101850A (ja) * 1997-09-26 1999-04-13 Ando Electric Co Ltd Ｉｃ試験装置
US6058496A (en) * 1997-10-21 2000-05-02 International Business Machines Corporation Self-timed AC CIO wrap method and apparatus
KR100343842B1 (ko) * 1998-02-09 2002-07-20 가부시키가이샤 아드반테스트 반도체 디바이스 시험장치
JPH11264857A (ja) * 1998-03-19 1999-09-28 Advantest Corp 半導体試験装置
JP4201878B2 (ja) * 1998-05-07 2008-12-24 株式会社ルネサステクノロジ 半導体装置及び試験ボード
TW428092B (en) * 1998-05-20 2001-04-01 Advantest Corp Semiconductor test system
JP2000314767A (ja) * 1999-04-30 2000-11-14 Asahi Kasei Microsystems Kk クロックジッタの測定方法
JP3625400B2 (ja) * 1999-09-22 2005-03-02 株式会社東芝 可変遅延素子のテスト回路
JP2001308271A (ja) * 2000-04-18 2001-11-02 Hitachi Ltd 半導体集積回路および設計方法並びに製造方法
US6622103B1 (en) * 2000-06-20 2003-09-16 Formfactor, Inc. System for calibrating timing of an integrated circuit wafer tester

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005024649A1 (de) * 2005-05-25 2007-01-11 Infineon Technologies Ag Vorrichtung und Verfahren zum Messen von Jitter
DE102005024649B4 (de) * 2005-05-25 2007-04-12 Infineon Technologies Ag Vorrichtung und Verfahren zum Messen von Jitter

Also Published As

Publication number Publication date
JPWO2003060533A1 (ja) 2005-05-19
US7107166B2 (en) 2006-09-12
WO2003060533A1 (fr) 2003-07-24
JP4776648B2 (ja) 2011-09-21
JP4152323B2 (ja) 2008-09-17
JP4776659B2 (ja) 2011-09-21
JP2008191164A (ja) 2008-08-21
JP2008209424A (ja) 2008-09-11
US20050080580A1 (en) 2005-04-14

Similar Documents

Publication Publication Date Title
DE10392202T5 (de) Testvorrichtung für einen LSI-Prüfling, Jitteranalysator und Phasendifferenzdetektor
DE10045568B4 (de) Ereignisgestütztes Halbleiterprüfsystem
DE10116380B4 (de) Halbleiterprüfsystem
DE10056160A1 (de) Halbleiterprüfsystem
DE4404445C2 (de) Integrierte Halbleiterschaltung und Verfahren zum Testen derselben
DE10055456A1 (de) Halbleiterprüfsystem zur Prüfung von Mischsignalbauteilen
DE69825299T2 (de) Verfahren und vorrichtung zur anwendung von gewichteten zufallsmustern bei teilabtastung
DE10101899A1 (de) Verfahren und Vorrichtung zum Testen von Halbleiterbauelementen
DE602005002931T2 (de) Prüfung eines Testobjekts mit Abtastung vom Taktsignal und vom Datensignal
DE10223749A1 (de) Verfahren und Vorrichtung zum Testen digitaler Objekte und Verwendung von Übergangszeitstempeln
DE10393446T5 (de) Jittermessgerät und Testgerät
DE10120080B4 (de) Ereignisgestütztes Prüfsystem mit einer Einrichtung zur Erzeugung von Prüfabschluß-Mehrfachsignalen
DE112008001172T5 (de) Prüfgerät und Prüfverfahren
DE60103361T2 (de) Bitfehlerratenmessung
DE19983213B4 (de) Detektorvorrichtung zum Erfassen abnormaler Takte
DE112006002884T5 (de) Verzögerungsregelkreisschaltung, Timing-Generator, Halbleitertestgerät, integrierte Halbleiterschaltung und Verzögerungsbetrieg-Kalibrierungsverfahren
DE10392593T5 (de) Halbleitertestgerät
DE112008001350B4 (de) Kalibrieren von Phasenschwankungen
DE3702408A1 (de) Verfahren und pruefvorrichtung zum pruefen einer integrierten schaltungsanordnung
DE112005000311B4 (de) Messgerät, Messverfahren und Testgerät
DE10006919A1 (de) Ereignisgestützes Prüfsystem
DE10316568A1 (de) Jitter-Messschaltung
DE10132241B4 (de) Verfahren und Vorrichtung zum Testen von Halbleiterbauelementen
DE10393879T5 (de) Halbleitertestgerät
DE69333571T2 (de) Gerät zur automatischen prüfung von komplexen vorrichtungen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G01R 25/00 AFI20051017BHDE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110802