JPH01164118A - 時間差測定回路 - Google Patents
時間差測定回路Info
- Publication number
- JPH01164118A JPH01164118A JP32154487A JP32154487A JPH01164118A JP H01164118 A JPH01164118 A JP H01164118A JP 32154487 A JP32154487 A JP 32154487A JP 32154487 A JP32154487 A JP 32154487A JP H01164118 A JPH01164118 A JP H01164118A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- delay
- count pulse
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005259 measurement Methods 0.000 claims abstract description 33
- 230000003111 delayed effect Effects 0.000 claims abstract description 10
- 230000010355 oscillation Effects 0.000 claims description 5
- 230000001934 delay Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は測定器用電子回路網に係り、特に２つの信号間
に生じる時間差を測定する時間差測定回路に関するもの
である。
に生じる時間差を測定する時間差測定回路に関するもの
である。
従来、この種の時間差測定回路は、高周波のパルス発生
回路と高速カウンタ回路によ多構成され、測定開始信号
と測定終了信号により高周波パルスのカウント開始・停
止を行い時間差を測定していた。
回路と高速カウンタ回路によ多構成され、測定開始信号
と測定終了信号により高周波パルスのカウント開始・停
止を行い時間差を測定していた。
上述した従来の時間差測定回路は、高周波信号を高速カ
ウンタ回路でカウントしているため、基本となる高周波
信号以上の時間分解能が得られないという問題点があっ
た。
ウンタ回路でカウントしているため、基本となる高周波
信号以上の時間分解能が得られないという問題点があっ
た。
本発明の時間差測定回路は、２つの信号間に生じる時間
差を測定する時間差測定回路において、上記信号の一方
により測定開始信号を発生する第１のトリガ発生回路と
、上記信号の他方により測定終了信号を発生する第２の
トリガ発生回路と、周期Ｔのカウントパルスを発生する
発振回路と、上記測定開始信号および上記測定終了信号
によりカウントパルスを送出または停止する第１のゲー
ト回路と、上記カウントパルスをカウントするカウンタ
回路と、上記測定開始信号によりゲートを開きカウント
パルスの最初のカウントφエツジを送出後ゲートを閉じ
る第２のゲート回路と、上記測定開始信号をΔを時間遅
延させ、その信号をフリップフロップ回路に送出する遅
延素子をｎ＝ｖΔを個直列接続した第１の遅延回路と、
この第１の遅延回路より送出される遅延信号を上記第２
のゲート回路から送出されるラッチ信号により記憶する
ｎ個の第１のフリップフロップ回路と、この第１のフリ
ップフロップ回路の出力信号を解読する第１のデコード
回路と、上記カウントパルスをΔを時間遅延させ、その
信号を上記第１のフリップフロップ回路に送出する遅延
素子をｎ個直列接続した第２の遅延回路と、この第２の
遅延回路より送出される遅延信号を上記測定終了信号に
同期して記憶するｎ個の第２のフリップフロップ回路と
、この第２のフリップフロップ回路の出力信号を解読す
る第２のデコード回路と、上記第１および第２のデコー
ド回路の出力信号と上記カウンタ回路の出力信号とを演
算する演算回路とを有するものである。
差を測定する時間差測定回路において、上記信号の一方
により測定開始信号を発生する第１のトリガ発生回路と
、上記信号の他方により測定終了信号を発生する第２の
トリガ発生回路と、周期Ｔのカウントパルスを発生する
発振回路と、上記測定開始信号および上記測定終了信号
によりカウントパルスを送出または停止する第１のゲー
ト回路と、上記カウントパルスをカウントするカウンタ
回路と、上記測定開始信号によりゲートを開きカウント
パルスの最初のカウントφエツジを送出後ゲートを閉じ
る第２のゲート回路と、上記測定開始信号をΔを時間遅
延させ、その信号をフリップフロップ回路に送出する遅
延素子をｎ＝ｖΔを個直列接続した第１の遅延回路と、
この第１の遅延回路より送出される遅延信号を上記第２
のゲート回路から送出されるラッチ信号により記憶する
ｎ個の第１のフリップフロップ回路と、この第１のフリ
ップフロップ回路の出力信号を解読する第１のデコード
回路と、上記カウントパルスをΔを時間遅延させ、その
信号を上記第１のフリップフロップ回路に送出する遅延
素子をｎ個直列接続した第２の遅延回路と、この第２の
遅延回路より送出される遅延信号を上記測定終了信号に
同期して記憶するｎ個の第２のフリップフロップ回路と
、この第２のフリップフロップ回路の出力信号を解読す
る第２のデコード回路と、上記第１および第２のデコー
ド回路の出力信号と上記カウンタ回路の出力信号とを演
算する演算回路とを有するものである。
本発明においては、カウンタ回路への入力カウント・パ
ルスよりも高い分解能で２つの信号間の時間差を測定す
る。
ルスよりも高い分解能で２つの信号間の時間差を測定す
る。
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明の一実施例を示すブロック図である。
図において、１，２は信号入力端子、３はこの信号入力
端子１からの信号により測定開始信号を発生するトリガ
発生回路、４は信号入力端子２からの信号により測定終
了信号を発生するトリガ発生回路、５は周期Ｔのカウン
トパルスを発生する発振回路、６は測定開始信号および
測定終了信号によりカウントパルスを送出または停止す
るゲート回路、Ｔはカウントパルスをカウントするカウ
ンタ回路、８は測定開始信号によりゲートを開きカウン
トパルスの最初のカウント・エッジを送出後ゲートを閉
じるゲート回路、９は測定開始信号をｊｉ時間遅延させ
、その信号をフリップフロップ回路に送出する遅延素子
をｎ＝１／Δｔ個直列接続した遅延回路、１０はこの遅
延回路９より送出される遅延信号をゲート回路８から送
出されるラッチ信号により記憶するｎ個のフリップフロ
ップ回路、１１はこのフリップフロップ回路１０の出力
信号を解読するデコード回路、１２はカウントパルスを
Δを時間遅延させ、その信号をフリップフロップ回路に
送出する遅延素子をｎ個直列痛続した遅延回路、１３は
この遅延回路１２より送出される遅延信号を測定終了信
号に同期して記憶するｎ個のフリップフロップ回路、１
４はこのフリップフロップ回路１３の出力信号を解読す
るデコード回路、１５はデコード回路１１およびデコー
ド回路１４の各出力信号とカウンタ回路Ｔの出力信号と
を演算する演算回路、１６は出力端子である。
端子１からの信号により測定開始信号を発生するトリガ
発生回路、４は信号入力端子２からの信号により測定終
了信号を発生するトリガ発生回路、５は周期Ｔのカウン
トパルスを発生する発振回路、６は測定開始信号および
測定終了信号によりカウントパルスを送出または停止す
るゲート回路、Ｔはカウントパルスをカウントするカウ
ンタ回路、８は測定開始信号によりゲートを開きカウン
トパルスの最初のカウント・エッジを送出後ゲートを閉
じるゲート回路、９は測定開始信号をｊｉ時間遅延させ
、その信号をフリップフロップ回路に送出する遅延素子
をｎ＝１／Δｔ個直列接続した遅延回路、１０はこの遅
延回路９より送出される遅延信号をゲート回路８から送
出されるラッチ信号により記憶するｎ個のフリップフロ
ップ回路、１１はこのフリップフロップ回路１０の出力
信号を解読するデコード回路、１２はカウントパルスを
Δを時間遅延させ、その信号をフリップフロップ回路に
送出する遅延素子をｎ個直列痛続した遅延回路、１３は
この遅延回路１２より送出される遅延信号を測定終了信
号に同期して記憶するｎ個のフリップフロップ回路、１
４はこのフリップフロップ回路１３の出力信号を解読す
るデコード回路、１５はデコード回路１１およびデコー
ド回路１４の各出力信号とカウンタ回路Ｔの出力信号と
を演算する演算回路、１６は出力端子である。
つぎにこの第１図に示す実施例の動作を第２図（ａ）〜
−を参照して説明する。第２図は第１図における各部の
信号＆ Ｍ−ｇの波形を示す波形図である。
−を参照して説明する。第２図は第１図における各部の
信号＆ Ｍ−ｇの波形を示す波形図である。
まず、信号入力端子１に入力された信号の条件によりト
リガ発生回路３が駆動され、測定開始信号ａを送出する
。この測定開始信号ａはゲート回路６に作用し、発振回
路５で生成される周期Ｔのカウントパルスｂをカウンタ
回路７に送る。そして、このカウンタ回路Ｔは、信号入
力端子２よ多入力された信号の条件によりトリガ発生回
路４が駆動され、測定終了信号ｅがゲート回路６に作用
するまでカウントパルスｂのカウントを続ける。
リガ発生回路３が駆動され、測定開始信号ａを送出する
。この測定開始信号ａはゲート回路６に作用し、発振回
路５で生成される周期Ｔのカウントパルスｂをカウンタ
回路７に送る。そして、このカウンタ回路Ｔは、信号入
力端子２よ多入力された信号の条件によりトリガ発生回
路４が駆動され、測定終了信号ｅがゲート回路６に作用
するまでカウントパルスｂのカウントを続ける。
また、測定開始信号ａはΔｔの時間遅延をもつ遅延素子
を１／Δｔ＝ｎｇ直列接続した遅延回路９に入力され、
この遅延回路９は遅延信号ｅ ｌ ” Ｏｎをｎ個のフ
リップフロップ回路１０に送出する。
を１／Δｔ＝ｎｇ直列接続した遅延回路９に入力され、
この遅延回路９は遅延信号ｅ ｌ ” Ｏｎをｎ個のフ
リップフロップ回路１０に送出する。
ゲート回路８は測定開始信号ａに作用されカウントパル
スｂをフリップフロップ回路１０の各クロック端子に入
力し、このカウントパルスｂのＲ初のカウント・エッジ
を送出後ゲートを閉じる。そして、遅延回路１０はカウ
ントパルスｂの最初のカウント・エッジに同期し遅延信
号０１〜ｃｎを記憶し、信号ｄｉ−ｄｎ をデコード回
路１１に入力する。このデコード回路１１は信号ｄ１〜
ｄｎによるｎ種類の論理パターンを、測定開始信号ａの
エツジからカウントパルスｂのエツジが到達するまでの
時間に変換し演算回路１５に入力する。
スｂをフリップフロップ回路１０の各クロック端子に入
力し、このカウントパルスｂのＲ初のカウント・エッジ
を送出後ゲートを閉じる。そして、遅延回路１０はカウ
ントパルスｂの最初のカウント・エッジに同期し遅延信
号０１〜ｃｎを記憶し、信号ｄｉ−ｄｎ をデコード回
路１１に入力する。このデコード回路１１は信号ｄ１〜
ｄｎによるｎ種類の論理パターンを、測定開始信号ａの
エツジからカウントパルスｂのエツジが到達するまでの
時間に変換し演算回路１５に入力する。
つぎに１また、カウントパルスｂは遅延回路９と同様な
遅延回路１２に入力され、この遅延回路１２は遅延信号
ｆｌ＝ｆｎをｎ個のフリップフロップ回路１３に送出す
る。そして、このフリップフロップ回路１３は測定終了
信号ｅに同期して遅延信号ｆｌ”ｆｎを記憶し、信号ｇ
１〜ｇｎをデコード回路１４に入力する。デコード回路
１４は信号ｇｘ−ｇＨによるｎｓ類の論理パターンを、
カウンタ回路７がカウントした最終カウントパルスエツ
ジから測定終了信号ｅのエツジが到達するまでの時間に
変換し演算回路１５に入力する。
遅延回路１２に入力され、この遅延回路１２は遅延信号
ｆｌ＝ｆｎをｎ個のフリップフロップ回路１３に送出す
る。そして、このフリップフロップ回路１３は測定終了
信号ｅに同期して遅延信号ｆｌ”ｆｎを記憶し、信号ｇ
１〜ｇｎをデコード回路１４に入力する。デコード回路
１４は信号ｇｘ−ｇＨによるｎｓ類の論理パターンを、
カウンタ回路７がカウントした最終カウントパルスエツ
ジから測定終了信号ｅのエツジが到達するまでの時間に
変換し演算回路１５に入力する。
そして、この演算回路１５はカウンタ回路Ｔとデコード
回路１１．１４の各出力信号を演算し、信号入力端子１
．２に入力された信号間に生ずる時間差を出力端子１６
に出力する。
回路１１．１４の各出力信号を演算し、信号入力端子１
．２に入力された信号間に生ずる時間差を出力端子１６
に出力する。
［発明の効果］
以上説明したように本発明は第１図のように構成するこ
とにより、カウンタ回路への入力カウント・パルスより
も高い分解能で容易に２つの信号間の時間差が測定でき
るという効果がある。
とにより、カウンタ回路への入力カウント・パルスより
も高い分解能で容易に２つの信号間の時間差が測定でき
るという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の各部の信号波形を示す波形図である。 １．２・・・・信号入力端子、３，４・・φ・トリガ発
生回路、５・・・・発振回路、６Φ・拳・ゲート回路、
７・・・・カウンタ回路、８・・・・ゲート回路、９・
・・・遅延回路、１０・・・・フリップフロップ回路、
１１・・・・デコード回路、１２・・舎・遅延回路、１
３０・拳・フリップフロップ回路、１４・・・・デコー
ド回路、１５・・・・演算回路。
第１図の各部の信号波形を示す波形図である。 １．２・・・・信号入力端子、３，４・・φ・トリガ発
生回路、５・・・・発振回路、６Φ・拳・ゲート回路、
７・・・・カウンタ回路、８・・・・ゲート回路、９・
・・・遅延回路、１０・・・・フリップフロップ回路、
１１・・・・デコード回路、１２・・舎・遅延回路、１
３０・拳・フリップフロップ回路、１４・・・・デコー
ド回路、１５・・・・演算回路。
Claims (1)
- ２つの信号間に生じる時間差を測定する時間差測定回路
において、前記信号の一方により測定開始信号を発生す
る第１のトリガ発生回路と、前記信号の他方により測定
終了信号を発生する第２のトリガ発生回路と、周期Ｔの
カウントパルスを発生する発振回路と、前記測定開始信
号および前記測定終了信号によりカウントパルスを送出
または停止する第１のゲート回路と、前記カウントパル
スをカウントするカウンタ回路と、前記測定開始信号に
よりゲートを開きカウントパルスの最初のカウント・エ
ッジを送出後ゲートを閉じる第２のゲート回路と、前記
測定開始信号をΔｔ時間遅延させ、その信号をフリップ
フロップ回路に送出する遅延素子をｎ＝Ｔ／Δｔ個直列
接続した第１の遅延回路と、この第１の遅延回路より送
出される遅延信号を前記第２のゲート回路から送出され
るラッチ信号により記憶するｎ個の第１のフリップフロ
ップ回路と、この第１のフリップフロップ回路の出力信
号を解読する第１のデコード回路と、前記カウントパル
スをΔｔ時間遅延させ、その信号をフリップフロップ回
路に送出する遅延素子をｎ個直列接続した第２の遅延回
路と、この第２の遅延回路より送出される遅延信号を前
記測定終了信号に同期して記憶するｎ個の第２のフリッ
プフロップ回路と、この第２のフリップフロップ回路の
出力信号を解読する第２のデコード回路と、前記第１お
よび第２のデコード回路の各出力信号と前記カウンタ回
路の出力信号とを演算する演算回路とを有することを特
徴とする時間差測定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32154487A JPH01164118A (ja) | 1987-12-21 | 1987-12-21 | 時間差測定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32154487A JPH01164118A (ja) | 1987-12-21 | 1987-12-21 | 時間差測定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01164118A true JPH01164118A (ja) | 1989-06-28 |
Family
ID=18133742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32154487A Pending JPH01164118A (ja) | 1987-12-21 | 1987-12-21 | 時間差測定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01164118A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03220814A (ja) * | 1990-01-25 | 1991-09-30 | Nippon Soken Inc | パルス位相差符号化回路 |
| JPH06283984A (ja) * | 1993-01-29 | 1994-10-07 | Nippondenso Co Ltd | パルス位相差符号化回路 |
| JP2000506987A (ja) * | 1996-12-19 | 2000-06-06 | エム・ティー・エス・システムズ・コーポレーション | 時間間隔を高分解能で測定するための方法 |
| WO2003060533A1 (fr) * | 2002-01-10 | 2003-07-24 | Advantest Corporation | Dispositif pour tester la lsi a mesurer, analyseur de gigue et detecteur de dephasage |
| WO2003091742A1 (fr) * | 2002-04-26 | 2003-11-06 | Advantest Corporation | Dispositif d'essai a semi-conducteurs |
| WO2004057354A1 (ja) * | 2002-12-20 | 2004-07-08 | Advantest Corporation | 半導体試験装置 |
| EP1715355A1 (en) * | 2005-04-22 | 2006-10-25 | Agilent Technologies, Inc. | Testing a device under test by sampling its clock and data signal |
| CN100422756C (zh) * | 2002-12-27 | 2008-10-01 | 株式会社爱德万测试 | 半导体试验装置 |
| US7516032B2 (en) * | 2001-12-20 | 2009-04-07 | Stmicroelectronics Pvt. Ltd. | Resolution in measuring the pulse width of digital signals |
| JP2011519529A (ja) * | 2008-04-14 | 2011-07-07 | クゥアルコム・インコーポレイテッド | 完全デジタル位相ロックループにおける位相デジタル変換器 |
| JP2017163210A (ja) * | 2016-03-07 | 2017-09-14 | 株式会社豊田中央研究所 | 時間計測回路及びそれを備える温度センサ回路 |
| JP2018152823A (ja) * | 2017-03-15 | 2018-09-27 | 株式会社リコー | 時間計測装置、および距離計測装置 |
-
1987
- 1987-12-21 JP JP32154487A patent/JPH01164118A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03220814A (ja) * | 1990-01-25 | 1991-09-30 | Nippon Soken Inc | パルス位相差符号化回路 |
| JPH06283984A (ja) * | 1993-01-29 | 1994-10-07 | Nippondenso Co Ltd | パルス位相差符号化回路 |
| JP2000506987A (ja) * | 1996-12-19 | 2000-06-06 | エム・ティー・エス・システムズ・コーポレーション | 時間間隔を高分解能で測定するための方法 |
| US7516032B2 (en) * | 2001-12-20 | 2009-04-07 | Stmicroelectronics Pvt. Ltd. | Resolution in measuring the pulse width of digital signals |
| WO2003060533A1 (fr) * | 2002-01-10 | 2003-07-24 | Advantest Corporation | Dispositif pour tester la lsi a mesurer, analyseur de gigue et detecteur de dephasage |
| JPWO2003060533A1 (ja) * | 2002-01-10 | 2005-05-19 | 株式会社アドバンテスト | 被測定ｌｓｉの試験装置，ジッタアナライザ及び位相差検出器 |
| US7107166B2 (en) | 2002-01-10 | 2006-09-12 | Advantest Corp. | Device for testing LSI to be measured, jitter analyzer, and phase difference detector |
| JP2008191164A (ja) * | 2002-01-10 | 2008-08-21 | Advantest Corp | 被測定ｌｓｉの位相差検出器 |
| US7187192B2 (en) | 2002-04-26 | 2007-03-06 | Advantest Corp. | Semiconductor test device having clock recovery circuit |
| WO2003091742A1 (fr) * | 2002-04-26 | 2003-11-06 | Advantest Corporation | Dispositif d'essai a semi-conducteurs |
| WO2004057354A1 (ja) * | 2002-12-20 | 2004-07-08 | Advantest Corporation | 半導体試験装置 |
| US7196534B2 (en) | 2002-12-20 | 2007-03-27 | Advantest Corp. | Semiconductor test instrument |
| US7330045B2 (en) | 2002-12-20 | 2008-02-12 | Advantest Corp. | Semiconductor test apparatus |
| CN100424518C (zh) * | 2002-12-20 | 2008-10-08 | 株式会社爱德万测试 | 半导体试验装置 |
| JPWO2004057354A1 (ja) * | 2002-12-20 | 2006-04-20 | 株式会社アドバンテスト | 半導体試験装置 |
| CN100422756C (zh) * | 2002-12-27 | 2008-10-01 | 株式会社爱德万测试 | 半导体试验装置 |
| US7260493B2 (en) | 2005-04-22 | 2007-08-21 | Verigy (Singapore) Pte. Ltd. | Testing a device under test by sampling its clock and data signal |
| EP1715355A1 (en) * | 2005-04-22 | 2006-10-25 | Agilent Technologies, Inc. | Testing a device under test by sampling its clock and data signal |
| JP2011519529A (ja) * | 2008-04-14 | 2011-07-07 | クゥアルコム・インコーポレイテッド | 完全デジタル位相ロックループにおける位相デジタル変換器 |
| JP2017163210A (ja) * | 2016-03-07 | 2017-09-14 | 株式会社豊田中央研究所 | 時間計測回路及びそれを備える温度センサ回路 |
| JP2018152823A (ja) * | 2017-03-15 | 2018-09-27 | 株式会社リコー | 時間計測装置、および距離計測装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01164118A (ja) | 時間差測定回路 | |
| JPH08297177A (ja) | 時間間隔測定回路 | |
| US5097208A (en) | Apparatus and method for measuring gate delays in integrated circuit wafers | |
| US4881040A (en) | Signal generator for producing accurately timed pulse groupings | |
| JPH0292012A (ja) | パルス発生回路 | |
| US20030139899A1 (en) | Circuit and method for distributing events in an event stream | |
| JPS63226115A (ja) | ゼロクロスカウンタ | |
| JPS60149220A (ja) | 比較装置 | |
| JP2699399B2 (ja) | 時間差測定回路 | |
| JPH07280857A (ja) | パルス幅測定回路 | |
| JPS6199415A (ja) | 周波数カウンタ装置 | |
| KR950006468A (ko) | 주기측정장치 | |
| JP2009098019A (ja) | 時間計測回路 | |
| JP3211283B2 (ja) | フィルター回路 | |
| SU1255985A1 (ru) | Устройство дл измерени временных интервалов /его варианты/ | |
| KR920005168B1 (ko) | 이중화 동기회로 | |
| JP3006794B2 (ja) | 同期パルス発生回路 | |
| JPH0410726A (ja) | 網の遅延時間測定装置 | |
| JPH0745025Y2 (ja) | パルスのデュティ比測定器 | |
| JP2605895B2 (ja) | トリガ信号発生器 | |
| JP2605894B2 (ja) | トリガ信号発生器 | |
| JPH01212368A (ja) | パルス幅計測回路 | |
| JPH07111446B2 (ja) | 信号パルス幅測定回路 | |
| JPH02301250A (ja) | パルス分周回路 | |
| JPS63113313A (ja) | レゾルバ位置検出回路 |