JP2000506987A - 時間間隔を高分解能で測定するための方法 - Google Patents

Abstract

(57)【要約】 磁気ひずみ直線位置センサ（１４）は、時間間隔を表す信号を生成する。このような時間間隔を計測し、時間間隔を正確に反映した他の形式による出力を生成することが必要とされる場合がある。時間間隔は、一般的には、クロックとカウンタを用いて計測される。計測における分解能は、クロックの周波数による制限を受ける。クロック周波数の上限は、通常、消費電力やその他の回路上の制約によって設定される。本発明は、時間間隔の計測において分解能を向上させるための方法及び装置（１０）に関するものであり、低消費電力による動作を可能とし、１つの時間間隔の後で平均化をすることなく測定結果を得ることができる。

Description

【発明の詳細な説明】 時間間隔を高分解能で測定するための方法 関連技術についての参照文献 この出願は、"Magnetostrictive Position Sencing Probe with Waveguide Re ferenced to Tip"と題する１９９５年１１月３０日出願の米国特許出願第08/564 ,863号、及び"Pulse Detector"と題する１９９５年１０月２７日出願の米国特許 出願第08/549,491号の一部継続出願である。 発明の背景 １．発明の技術分野 本発明は、正確な時間間隔の計測が要求される位置センサに正確な時間間隔に 関する情報を提供するための装置と、このような時間間隔を高分解能で正確に計 測するための方法とに関する。 より詳細には、本発明は、正確な時間間隔の計測が要求される磁気ひずみの原 理に基づいたセンサと、消費電力を増加させることなく高分解能で時間間隔を計 測するための磁気ひずみ位置センサを用いた新規な方法とに関する。 ２．従来技術の説明 一般的に、磁気ひずみ位置センサは、強磁性体の遅延線を持っており、これは 、ウェーブガイド(wave guide)と呼ばれることもある。パルス発生器は、電流パ ルスを遅延線に供給し、遅延線のまわりに磁界を発生する。遠隔かつ可動の位置 表示磁石は、遅延線に沿って配置される。位置磁石の磁界は、電流パルスによっ て生成された磁界を乱す。 位置磁石によって生成された磁界と電流パルスによって生成された磁界の干渉 によって、遅延線の中にひずみすなわち機械的な反動を生じる。このひずみによ ってもたらされる遅延線内部の反動力は、遅延線の長手方向にねじれ音響波とし て伝播する。 モードコンバータ(mode converter)と呼ばれる検出器が、一般的に遅延線の一 端に装備される。このモードコンバータは、ねじれ音響波の通過を検知し、これ を、ねじれ音響波を表す電気信号に変換する。 ウェーブガイドの励磁からそれに対応する音響波のモードコンバータにおける 受信までの遅延時間は、遅延線の長手方向における位置磁石の位置を示す。 時間計測又はインターバロメータ(intervalometer)に関する様々な技術が、時 間間隔についての情報を位置を表示する信号に変換するために使用されてきた。 ジェイ・テラマン(J.Tellerman)による米国特許第3,898,555号は、遅延線への 励磁パルスを発生させるための固定周波数の発振器を開示している。戻された音 響信号は、固定周波数の発振器との関係において、遅延線に沿って配された磁石 の位置に応じて「パルス幅変調された」信号を発生させる。積分器は、このパル ス幅変調された波形を直流の電圧レベルに変換してトランスデューサの出力とす る。 ジェイ・テラマン他(J.Tellerman et al)による米国特許第4,721,902号は、パ ルス幅変調された信号をディジタル波形に変換するためのinter aliaと呼ばれる 方法を開示している。同特許は、変換カウンタによってパルス幅変調された信号 の「オン」時間の間における変換発振器の"カウント"を収集するための方法が示 されている。 ディー・ナイス(D.Nyce)による米国特許第5,070,485号は、低電力での分解能 を向上させるためのアナログ平均化技術を開示するが、応答時間は非常に遅いも のであった。 この種の磁気ひずみ位置センサは、計測や制御産業において使用されている。 センサの応用例としては、工作機械、ロボット、液面レベル計、その他がある。 これらの応用例の多くでは、高速かつ高分解能の双方が重要となる。 従来技術においては、磁気ひずみセンサによる高速及び高分解能での計測には 、高消費電力と高い周波数のクロック(約100MHz)が必要とされていた。つまり、 高精度のクロックを必要とすることなく高分解能による計測を可能とすれば、従 来の技術に対する進歩を示すこととなる。 また、従来の技術において、低精度のクロックを使用した高精度の時間計測を 可能とするものがある。欧州特許公開公報第0508232A2号を参照されたい。 発明の概要 従来技術による磁気ひずみ計測システムに対して、本発明は磁気ひずみ装置そ の他の時間間隔に鋭敏な装置やＲＴＤ計測装置のように時間間隔に鋭敏な構成を 持った装置のための、時間間隔を計測するための新規な方法を提供するものであ る。 本発明の方法には、測定される時間間隔を低周波数のクロック(粗クロック)を 利用して概算するための粗いカウントの計測と、パルス化された高周波数のクロ ック(精密クロック)によって測定される時間間隔の精密なカウントの計測(より 下位のビットを分解する)が含まれる。精密なカウントは粗いカウントに加算さ れて、時間間隔の高分解能の表示が得られる。 精密カウンタ、クロック又はカウント装置は、その較正を水晶発振器により制 御される粗クロックと毎回比較することにより行うため、水晶発振器により制御 する必要はない。水晶により制御されるクロックでは、一般的に、正確な発振の ために電源投入後に安定化のための時間を必要とする。この方法では、電源投入 時の安定化時間を必要とすることなく、精密カウンタの発振を容易に安定化する ことができる。 本発明は、また、本発明に係る方法を実施するための装置をも提供するもので あり、該装置は粗いカウントを計測するための手段と、精密なカウントを計測す るための手段、及び粗いカウントと精密なカウントを合計することにより時間間 隔の高分解能による表示を得るための手段を含む。 図面の簡単な説明 本発明の本質と目的さらにはその特徴と利点をより理解するために、添付の図 面に関連した詳細な説明を参照されたい。図面中、同様な部材には同一参照番号 が付してあり、同図面において、 図１は、本発明のセンサの好ましい一実施形態のブロック図である。 図２は、改良された動作時間間隔獲得システムの好ましい一実施形態の概略図 である。 図３は、３つのＲＴＤと１つの基準を持つ温度計測ユニットの概略図である。 図４は、計測回路の接続方法を示したものである（欧州特許公開公報第050823 2A2号の図１）。 図５は、図４の回路で使用されるクロック発生器の接続図である（欧州特許公 開公報第0508232A2号の図２）。 図６は、リング発振器の対応するクロック発生器を介して図４の計測回路に印 加される計測パルス時間−電圧線図で示したものである(欧州特許公開公報第050 8232A2号の図３)。 発明の好ましい実施形態の詳細な説明 本発明は、いくつかの新規な機能が追加された用途特定集積回路(application -specific integrated circuit)(場合によりASICと略す)により実現される。コ ンデンサの充電/放電の基本概念を組み合わせることにより、同一のカウント技 術を用いて抵抗の計測を行うことができる。呼びかけ信号パルス発生器は、パル ス長をプログラム可能な構造となっている。抵抗器は、ノイズ阻止ウィンドウ(n oiserejection time)とサイクル時間のために含められており、参考のためにこ こに引用する米国特許第4,721,902号及び第3,311,124号により詳細な解説がなさ れている。各計測値は、水晶制御によるクロックに対する係数逓減値(scaling v alue)を持っている。 図１には、概略としてセンサ改良型動作時間間隔獲得システム(sensor advanc ed running period acquisition system)(場合によりＳＡＲＡシステムと略す) １２、磁気ひずみ検出装置１４、マイクロコントローラ１６、ＥＥＰＲＯＭ１８ 、インターフェース２０、パワーオンリセット２２、ＣＸＯ２４、ＳＡＲＡシス テム１２から磁気ひずみ装置１４への呼びかけ信号パルス２６、１組の温度検出 基準装置３２、及び例えば抵抗温度装置(resistive thermal device、場合によ りRTDと略す)３４のような複数の温度検出装置を含む検出装置１０の一般的な構 造が示してある。 図２に示すように、ＳＡＲＡシステム１２は、イベントの制御と装置間の通信 の順序づけのためのコントロールユニット３６を有している。ＳＡＲＡシステム １２は、また、高及び低サイクル時間の書き込み専用の入力レジスタ３８ａ、３ ８ｂ、パルス長用書き込み専用入力レジスタ４０、高ノイズ阻止(high noise re jection,HNR)ウィンドウに関連した長及び短期間の書き込み専用入力レジスタ４ ２ａ、４２ｂ、係数逓減率(scale factor)書き込み専用入力ジスタ４４及び制御 用書き込み専用入力レジスタ４６を有している。 本方法及び装置は、短い時間間隔を測定するための電子回路である精密クロッ クと長い時間間隔を測定するための粗クロックからなる時間計測システムを有す るＳＡＲＡシステムを利用している。これらの２つのクロックの値は、組み合わ されて、粗クロックによりカウント数の全体を、精密クロックによりカウント数 の端数を表すことにより非常に正確な時間間隔を得ることができる。粗クロック は水晶クロックのような便宜的なクロックであり、精密クロックは以下に詳細に 記述する欧州特許公開公報第0508232A2号に開示されているようなものである。 欧州特許公開公報第0508232A2号による開示 図４に示すように、電気的な計測用パルスの形で与えられる時間間隔の正確な 計測を行うための電子回路は、直列接続された一連のインバータ(I3〜I16)から なるリング発振器(0SC)により構成される。１つのNANDゲート(NA)と２つの追加 されたインバータ(I1-I2)からなる制御可能なコンポーネントは、リング発振器 をそれぞれオン又はオフに切り替える。クロック周期の全体が、第一パルスカウ ンタ(C1)と第二パルスカウンタ(C2)とによってカウントされる。記憶チェイン(S PK)とスコアリングロジック(LOG)からなる位相計は、リング発振器がオフに切り 替わった瞬間におけるリング発振器の最後のクロック期間の相位置を記録する。 記録されたフェーズ位置に基づいて、算術論理演算ユニット(ALU)は、２つのカ ウンタ(C1)及び(C2)のうちのどちらが正しいカウント状態を保持しているかを判 定し、選択されたカウント状態と記録された相位置とから測定パルスの時間間隔 をインバータの動作時間に対応する精度で算出する。 この回路の特徴の１つは２００ピコ秒程度の非常に高い計測精度であり、この 回路は１つの集積CM0S切替回路上に安価に実現しうることにある。 本発明は、磁気ひずみ効果におけるような電気的計測パルスの反射に関連した 時間間隔の高精度な測定のための電子回路の利用に関するものである。 磁気ひずみ効果を利用した電流パルスの反射の測定において、入力パルスから 出力反射信号までの時間差を計測するために、装置を高周波数カウンタ又は二重 スロープ方法("ual slope"-method)に基づくアナログ回路として設計することは 一般的に行われていることである。この方法により短い時間間隔を高い精度で計 測するためには、これに応じて較正された高いカウント周波数が高周波のカウン タにおいて必要となる。例えば、５００ピコ秒のような所望の精度を得るために は、最低２ギガヘルツの周波数が必要とされる。このような較正された高周波は 、最速のECL技術によってのみ実現が可能であり、また、例えば収容や冷却のた めの対応する実装技術を必要とし、非常に高価な装置となる。 従って、本発明の目的は、入力パルスとその効果の受信の間の時間差を測定す るための装置であって、その回路に関しては低価格で設計でき、かつより短い時 間間隔を高精度で測定できるような装置の提供にある。 この目的は、欧州特許公開公報第0508232A2号のカウンタにおいて開示されて いる原理を適用することによって達成することができる。この欧州出願には、一 連の直列接続されたインバータと、時間間隔を表す計測パルスに応じてリング発 振器をオン又はオフに切り替える制御可能な論理コンポーネントと、さらにはイ ンバータの１つにおいて発振動作中のリング発振器のクロック周期の全体の数を カウントするための少なくとも１つのパルスカウンタと、さらにはリング発振器 がオフに切り替わる瞬間のリング発振器の相位置を記録するための位相計と、上 記パルスカウンタ及び位相計と接続された算術論理演算ユニットとから構成され る電子回路が開示されており、記録された相位置とカウント状態とを基礎として インバータの動作時間の倍数として測定結果が出力される。 この回路の中核をなすのが制御されたリング発振器である。このリング発振器 は、測定パルスに位相同期した測定パルスの立ち上がりエッジによって起動され 、直列接続されたインバータステップの動作時間とその数により定まる固有の周 波数によって発振する。 パルスカウンタは、計測パルスが印加されている限り、発振動作中のリング発 振器の周期の全体をカウントする。測定すべき時間間隔の終端に対応する測定パ ルスの立ち下がりエッジは、制御可能な論理コンポーネントを介してリング発振 器の動作を停止する。測定パルスの終端における最終クロック期間の相位置は、 装備された位相計により記録される。このように、パルスカウンタと位相計とは 、測定パルス又は測定すべき時間間隔の正確な時間幅をインバータの動作時間に 対応する精度で計測するために必要な情報のすべてがそれぞれ与えられている。 ここに提案された電子装置による時間差を測定の測定精度は使用されているイ ンバータの動作時間によって決定される。CM0S技術を応用した現在のASICによれ ば、２００ピコ秒程度の時間間隔動作時間を問題なく実現することができる。つ まり、この計測回路は、一般的な高周波カウンタに対して格段に優れているのみ ならず、単一のチップ上に安価に製造することができる。もう１つの優位性とし ては、回路の消費電流が小さいことがあげられる。 リング発振器の停止を安全に行うためには、リング発振器の振幅が最初の周期 において最大の幅とならならず、また、このためパルスカウンタにおけるカウン ト状態が不正確なものとなる可能性を排除するために、インバータのチェインは 、短すぎることのないようにしなければならない。 ここで採用されるCM0S技術においては、NANDゲート自体がリング発振器をオン 及びオフとするための論理コンポーネントとなっている。この技術において使用 されるNANDコンポーネントの動作時間は、１つのインバータ・ステップの動作時 間の約２倍の長さとなっている。このため、NANDゲートを別として、制御可能な コンポーネントは、NANDゲートの動作時間を２つのインバータ動作時間に細分す る２つの追加されたインバータによって構成される。 好ましい一実施形態においては、リング発振器は１４のインバータによって構 成される。NANDコンポーネントの２つの追加されたインバータとともに、合計１ ６のインバータ・ステップが直列に接続され、２の累乗を得ることにより、後続 の論理算術動作が簡略化される。 測定パルスの終端によってもたらされるリング発振器の停止は、クロックの任 意の相位置において生じさせることができる。好ましくない状態にあるパルス・ カウンタが１つだけでも存在すると、測定パルスの終端はカウントのためのエッ ジ(counting edge)に一致して、セットアップ/ホールド時間に欠陥を生じ、その 結果としてカウント状態が不正確なものとなる場合がある。１つの欠陥は、例え ば、全体として１６のインバータステップがある場合には、３２個のインバータ の動作時間による測定誤差を意味する。この回路の改良された設計例においては 、２つの並列パルスカウンタが設けられ、これらは約半クロック周期の時間シフ トで各々動作される。つまり、２つのパルスカウンタのうちの少なくとも１つが 必ず停止された状態となる。リング発振器が停止された後にどちらのカウンタが 正しいカウント状態を保持しているかは、位相計の中に記録されたリング発振器 の位相位置に基づいて算術論理演算ユニットによって決定される。しかしながら 、回路はやはり基本的に１つのパルスカウンタのみによって動作する。 ２つのパルスカウンタをそえぞれ半クロック周期だけ時間シフトされたカウン トクロックで動作させるためには、これらを後続の２つのインバータに接続する ことが望ましい。 制御可能なディバイダとして設計されたクロック発生器は、２つのパルスカウ ンタのそれぞれの前に設置される。これらのクロック発生器は、各インバータス テップの出力において検知されるリング発振器の周期クロックを、既知の正確な エッジ数を有するカウント・パルスに変換する。 好ましくは、各クロック発生器は、フリップ・フロップにより構成され、その クロック入力はリング発振器のインバータの出力に接続され、また、その出力は 関連するパルスカウンタの入力によって動作するものであり、また制御可能なイ ンバータの入力には計測パルスが印加され、その出力はフリップ・フロップのデ ータ入力に接続される。フリップ・フロップの出力では、測定パルスが入力に印 加される限り、半時計歩度合でカウントパルスが出力される。 排他的論理和コンポーネントによって必然的に発生する動作時間は、ホールド ・アップ線(hold-up line)によって、フリップ・フロップのクロック入力に先行 するそれぞれの動作時間で補償される。 位相計は、好ましくは、記憶チェインとスコアリングロジック(scoring logic )により構成される。ここで、記憶チェインは、インバータの数ほどに多くの数 の記憶エレメントにより構成され、各記憶エレメントは正確に１つのインバータ に割り当てられて、リング発振器がオフとなる時の論理的な状態を記憧する。関 連するスコアリングロジックは、記憶チェインの内容を圧縮してリング発振器の 最後のクロック周期における相位置を表す数値に変換し、かつ、最初の記憶エレ メントの論理的な状態を収集する。記憶エレメントのチェインでは、リング発振 器が測定パルスの立ち下がりエッジによってオフとなる際の最後のクロック周期 の相位置が記録される。このようにして凍結(frozen up)された最後の相位置と 最初の記憶エレメントの論理値とに基づいて、２つのカウンタのうちのどちらが 正確なカウント状態を保持しているかを決定することができる。 特に好ましいのは、記憶チェインの記憶エレメントをＤフリップ・フロップに よって構成し、そのデータ入力が関連するインバータの出力に接続され、そのク ロック入力に測定パルスを印加する構成とした実施形態である。 回路を集積CM0S切替回路として設計する場合には、チップ上に存在するすべて の論理機能コンポーネントが事実上同じ動特性を持っているため、いわゆるマッ チング効果(matching effect)を利用することができる。この結果、さらに測定 精度を高めることができ、これが高精度な測定のための基本的な前提条件となる 。 図６の計測回路は、１つのリング発振器ＯＳＣ、クロック発生器Ｇ１、Ｇ２に 関連する２つのパルスカウンタＣ１、Ｃ２、１つの記憶チェインＳＰＫ及び複数 の記憶エレメントＳ１〜Ｓ１６によって構成される１つの位相計、それに１つの 算術論理演算ユニットＡＬＵによって実質的に構成される。 リング発振器ＯＳＣの前には、制御可能な論理コンポーネントとしてのＮＡＮ ＤゲートＮＡが設けられ、その動作時間は２つのインバータＩ１，Ｉ２に細分さ れる。ＮＡＮＤゲートＮＡの入力では、時間間隔を測定すべき測定パルスが印加 される。このＮＡＮＤゲートＮＡは直列に配置された１４個のインバータＩ３− Ｉ１６の前に設けられる。 ２つのパルス・カウンタＣ１及びＣ２は、それぞれその前にクロック発生器Ｇ １又はＧ２を配した形で設置される。クロック発生器Ｇ１の入力はインバータＩ １０の出力に接続され、第二のクロック発生器Ｇ２の入力は、次のインバータＩ １１の出力に接続される。 記憶チェインＳＰＫは、ここではＤフリップ・フロップとして設計された１６ 個の同等な記憶エレメントＳ１〜Ｓ１６により構成され、インバータＩ１−Ｉ１ ６は、記憶エレメントＳ１−Ｓ１６のそれぞれに割り当てられる。 パルス・カウンタＣ１及びＣ２のそれぞれの前に設置されるクロック発生器Ｇ １及びＧ２は、図５に示すように１つのＤフリップ・フロップＦＬと排他的論理 和コンポーネントＥＸとを有している。フリップ・フロップＦＬのクロック入力 は、リング発振器ＯＳＣの対応するインバータＩ１０又はＩ１１の出力にそれぞ れ接続され(図４参照)、その出力Ｑは、一般的にはさらに多くのＤフリップ・フ ロップのチェインによって構成される対応するパルス・カウンタＣ１又はＣ２に よって直接に動作する。 排他的論理和コンポーネントＥＸは、制御可能なインバータとして利用され、 その１つの入力Ａには測定パルスが印加され、他の入力Ｂはフリップ・フロップ ＦＬの出力Ｑに接続され、インバータの出力はフリップ・フロップＦＬのデータ 入力Ｄによって直接に動作する。動作時間Ｄ１をその排他的論理和コンポーネン トＥＸからフリップ・フロップＦＬのデータ入力Ｄに至る経路において補償する ために、フリップ・フロップＦＬの前に、対応する寸法を持ったホールドアップ 線(hold-up line)が設置される。 計測回路は、以下のように動作する。 測定パルスの立ち上がりエッジで、時間間隔が正確に決定され、リング発振器 ＯＳＣがNANDコンポーネントＮＡによって位相同期的に起動される。リング発振 器は次いで、測定パルスの立ち下がりエッジで再び停止されるまで、インバータ Ｉ１−Ｉ１６の動作時間とその数によって決定される固有の周波数で発振する。 図６に、計測パルスの時間間隔に対応する時間間隔Ｔ２−Ｔ１の間のリング発振 器ＯＳＣのクロック周期を示す。 リング発振器ＯＳＣが発振を続ける限り、クロック期間の全体がパルスカウン タＣ１及びＣ２によってカウントされる。このプロセスの中で、インバータＩ１ ０又はＩ１１の出力でそれぞれタップされたリング発振器のクロック信号は、そ の前に設置されたクロック発生器Ｇ１及びＧ２におけるパルス数が半分の信号又 は２倍のパルス幅を持ったカウント信号に変換される。このプロセスの中におい て、測定パルスの動作時間Ｄ１は、フリップ・フロップＦＬのデータ入力Ｄに応 じて、クロック信号に並列に配線されたホールドアップ線Ｄ２によって、測定パ ルスとクロック信号がフリップ・フロップＦＬに位相同期された状態で到達する ように補償される、測定パルスの立ち下がりエッジは、クロック発生器Ｇ１及び Ｇ２をオフに切り替え、そしてつまりは接続されたパルスカウンタＣ１、Ｃ２を オフに切り替える。 リング発振器ＯＳＣが測定パルスの立ち下がりエッジによってオフに切り替え られた後、最後のクロック周期の相位置を表すインバータチェインの現在の状態 がインバータＩ１−Ｉ１６のそれぞれに割り当てられた記憶チェインＳＰＫの記 憶エレメントＳ１−Ｓ１６に伝送される。スコアリングロジックＬＯＧは、記憶 チェインＳＰＫの内容をリング発振器がオフに切り替わった際の相位置を表す５ ビットの値に圧縮する。 スコアリングロジックＬＯＧによって提供される相位置についての情報に基づ いて、算術論理演算ユニットＡＬＵは、２つのパルスカウンタＣ１及びＣ２のい ずれが、定義された状態においてオフに切り替わったかを判定することができる 。算術論理演算ユニットＡＬＵは、選択されたパルスカウンタＣ１又はＣ２のカ ウント状態と、リング発振器がオフに切り替わった時の記録された相位置と、第 一の記憶エレメントＳ１の論理状態とから、最終的な計算を行い、測定パルスの 時間間隔をインバータＩ１−Ｉ１６のうちの一つの動作時間の倍数として得る。 時間間隔Ｔ２−Ｔ２は、このように測定パルスの立ち上がり及び立ち下がりエ ッジの間における１つのインバータの動作時間によって決定され、さらに後続の 処理を施すことができる。 インバータの動作時間は、各チップごとに異なり、さらには温度や電圧の変化 により影響を受けるため、計測回路を動作させる場合には計測回路を起動する前 に較正作業を行う必要がある。これは、例えば、既知の時間間隔を持った測定パ ルスを計測回路に印加して、簡単な計算により較正曲線を得ておき、これにより 後で計測結果を時間差に変換することで行うことができる。これを行うための計 算は、単純な構造のプロセッサによって実現することができる。 参照符号の一覧 ＯＳＣ リング発振器 ＮＡ ＮＡＮＤゲート Ｉ１−Ｉ１６ インバータ Ｃ１、Ｃ２ パルスカウンタ Ｇ１、Ｇ２ クロック発生器 ＦＬ フリップ・フロップ（Ｇ１及びＧ２のもの） Ｄ データ入力（ＦＬのもの） Ｑ 出力（ＦＬのもの） ＥＸ 排他的論理和コンポーネント（Ｇ１及びＧ２のもの） Ａ，Ｂ 入力（ＥＸのもの） Ｄ１ 動作時間 Ｄ２ ホールド・アップ線 ＳＰＫ 記憶チェイン Ｓ１−Ｓ１６ 記憶エレメント ＬＯＧ スコアリングロジック ＡＬＵ 算術論理演算ユニット 欧州特許公開公報第0508232A2号の基本的な原理は、本発明の時間計測システ ムに関連して以下に説明しかつ図示したＳＡＲＡシステムにある。本発明の時間 計測システムでは、上記で引用したこの欧州特許出願において記載されているよ うに、従来の粗なクロックと精密なクロックとを利用している。 ＳＡＲＡシステムの動作 磁気ひずみデバイスの測定磁石の変位の測定ためにＳＡＲＡシステム１２は、 呼びかけ信号パルスすなわちスタートパルスを発生し、磁気ひずみ装置１４から 返される磁石信号を受信する。磁石信号はコンピュータ３０でスレッショルド電 圧と比較され、この技術分野において周知のストップパルスをＳＡＲＡシステム １２において形成する。ＳＡＲＡシステム１２は、次に、時間計測ユニット４８ でスタートパルスとストップパルスとの間の時間間隔を測定する。ＳＡＲＡシス テム１２は、さらに、測定された時間間隔をレジスタ４４に格納されている係数 逓減率(scale factor)と乗算し、４つの８ビットレジスタ５０に時間間隔を表す 計算結果を書き込む。 次にＳＡＲＡシステム１２は割込/出力５２をロー状態として、有効なデータ の読み込みが可能であることをマイクロコントローラ１６に伝える。時間間隔を 示す計算結果は、１つのアドレスについて４回の読み込みサイクルでマイクロコ ントローラ１６に転送される。最後の読み込みサイクルの転送により、ＳＡＲＡ システム１２は割り込みをクリアし、コンピュータ３０からの次の磁石信号の受 信して次のストップパルスを生成することが可能な状態となる(複数のマグネッ トの利用例は例えば"Magnetostrictive Position Sensing Probe with Waveguid e Referenced to Tip"と題する１９９５年１１月３０日出願の米国特許出願第08 /564,863号に示されており、参照のためその明細書と図面をここに引用する)。 この方法によれば、計算結果をマイクロコントローラ１６により速く転送するこ とができる。マイクロコントローラ１６は、次に、転送されたデータをインター フェース２０により必要とされるフォーマットに変換する(例えば、データをＲ Ｓ４８５フォーマットに変換)。 すべての結果は、基準信号測定によって修正することが可能であり、また、一 般的に修正される。スケール処理のなされていない結果は２８ビットの幅を持っ ており、上位１６ビットは粗クロックによる完全なクロック周期ＭＫの数を表し 、下位１２ビットは完全なＭＫクロック周期の端数を表す。推奨される４ＭＨｚ をＭＫクロックとして使用すると、最下位ビットは６１ｐｓ（ピコ秒）の時間を 意味し又はこれに対応する。本発明におけるＳＡＲＡシステム１２の実際の分解 能は温度と供給電圧にもよるが、一般的に約２８０ｐｓ〜約１８０ｐｓである。 結果を高速にダウンロードするための巡回的な読み込み(cyclic reading)だけで も、内部カウンタを使ってアドレス(元のデータの粗及び精密カウンタ５１から 算出)を多重化するために、１つのアドレスでの４つのレジスタ５０の読み込み ができるようになっている。すべての機能は、８ビットのマイクロコントローラ ・インターフェース５４に接続されたレジスタ３８、４０、４２、４４、４６を 利用し て制御される。ＳＡＲＡシステム１２は、意図した位置と温度計測のための２つ のモードを提供する。 −システムに設置される限りにおけるすべて（マイクロコントローラは新しい 結果が入力される前に読み込みをすることができるように十分に高速なものでな ければならない） −アドレス可能な位置（１６のうちの１つ）又は(RTD)ポート番号(８のうちの つ)に対応する８つの温度ポート ＳＡＲＡシステム１２は、連続計測モードで動作するように設計されている。 ＳＡＲＡシステム１２は、スタートアウトピン(startout pin)がスタートインピ ン(startin pin)に接続されている場合には、最大２５５ＭＫクロック周期まで プログラム可能なパルス長を持った呼びかけ信号パルスを生成して送信し又は送 出することができる。ＳＡＲＡシステム１２は、また、スタートアウトピンと接 続されていないスタートインピンからの呼びかけ信号パルス又は入力パルスによ って時間計測を開始する外部スタートモードで動作するように設計されている。 高ノイズ阻止ウィンドウ４２ａ、４２ｂ及びサイクル時間３８ａ、３８ｂをプ ログラムするための２つの１６ビット・レジスタが設けられている。ウィンドウ は、低い値に設定され、内部カウンタ(ＳＡＲＡの内部)がサイクル時間３８ａ、 ３８ｂのカウントを終了した後に、ウィンドウ４２ａ、４２ｂの値になると、ス トップイン(stopin)を不可能とし、マイクロコントローラは、磁気ひずみ装置の 磁石の位置に応じて１つの読み込み動作から次の動作のためにウインドウ４２ａ 、４２ｂを調整することが可能となる。各測定には２４ビットの値とのスケーリ ング４４が含まれており、内部の高速な算術論理演算ユニットＡＬＵ（ＳＡＲＡ の内部）によって実行される。割込５２とステータスレジスタ(status reg lste r)５３の１ビットの書き換えは、新しい結果を利用可能となったときに発生する 。サイクル時間３８ａ、３８ｂが経過し、又はオーバーフロー（固定の上位値の みに対する温度計測）のエラーが発生する。割り込みは、結果レジスタ５０に対 し４回の読み込みを行うことにより又は割込クリアレジスタを入出力ポート５４ を介 して読み込むことによりクリアされる。 ＳＡＲＡシステム１２は特定の磁気ひずみ位置センサ１４を動作させるために 必要なイベントを適当に順序づけするようにプログラムされた統制装置(state m achine)であるコントロールユニット３６を含んでおり、温度に対する放電時間 を読み取り、その測定結果を処理する。８ビットの制御レジスタ４６は、バス５ ４からの制御情報を格納する。８ビットの長さレジスタ４０は、呼びかけ信号パ ルスの所望のパルス幅を格納する。サイクルタイム高及び低レジスタ３８ａ、３ ８ｂは、呼びかけ信号のシーケンスの繰り返し速度についての１６ビットの情報 を格納する。高及び低ＨＮＲ（高ノイズ阻止）レジスタ４２ａ、４２ｂは、測定 された時間間隔の終了予定時刻の近くでの時間ウィンドウについての１６ビット の情報を格納する。ウィンドウの外で発生するすべてのパルスは、米国特許第4, 721,902号により詳しく説明されているように阻止される。 入出力インターフェースバスすなわち入出力ポート５４はマイクロコントロー ラのインターフェースであり、インテル社(Intel Corporation)から入手可能な 、インテル・マイクロコントローラ・ファミリのコントローラ・インターフェー スを備えていることが望ましい。これは、必要に応じて外部のマイクロプロセッ サ（図示しない）との間で双方向の通信を行うために使用される。時間計測ユニ ット４８は、結果レジスタ５０に格納されたスタートパルスからストップパルス の期間における磁石の位置を表す２８ビットの結果値を判定する。係数逓減率が １．０の時には、結果値の上位１６ビットは、粗カウントを判定するＭＫクロッ クのような内部（又は外部）の水晶発振器によって制御された粗クロックの周期 全体に対するカウント値である。結果値の下位１２ビットは、パルス（発振）リ ングカウンタすなわち精密なカウントを判定するための上述の種類の精密クロッ ク５８から得られる。時間計測ユニット４８は、また、２４ビットの係数逓減率 を格納するための３つの８ビット・レジスタ４４を有している。 係数逓減率は、１ビットに対応するインチ数（センチメートル数）を表し、例 えば、水晶発振器のクロックが２ＭＨｚで動作すると仮定すると、ウェーブガイ ドの中での音波の速度は１インチあたり9.05125μsであるため、出力スケーリン グは１ビットあたり0.013487インチとすべきであり、この場合の係数逓減率は01 B9EDhであって、これは000186AOhの測定カウントがスケーリングの後に100.000 インチとして格納されることを意味する。 結果レジスタ５０は、磁石の位置を表す全カウントを格納するために使用され る４つの８ビット・レジスタによって構成される。 マイクロコントローラ５４は、比較器３０のスレッショルド電圧を変化させて 送出エレメント(遠隔の磁石)からの信号を測定しやすい値に保つことによってＳ ＡＲＡによる測定の効率化にも貢献する。マイクロコントローラ５４は、この作 業をＥＰＯＴ(電子ポテンショメータ、electron potentiometer)６０で、送出エ レメントすなわち磁石が信号源から遠ざかるにつれて電圧を変化させることによ って実行する。また、ＥＰＯＴの制御メカニズムは、信号を時間により変化させ て、信号強度を調整し保持するために使用することができる。 マイクロコントローラ５４は、参照のために明細書及び図面をここで引用する デービッド・ナイス(David Nyce)による"Pulse Detector"と題する１９９５年１ ０月２７日出願の米国特許出願第08/549,491号に示すようにマイクロコントロー ラによって実行されるEPOT制御のための制御ロジックを有するＥＰＯＴを含むも のであっても良い。 さらに、図２に示すように、温度の計測は、時間計測ユニット４８とその時間 の計測結果を使用してＲＴＤ３４の温度を決定する温度計測ユニット６２によっ て行われる。温度計測ユニット６２の詳細を図３に示すが、同図によれば、温度 計測ユニット６２は、温度検出のためのＲＴＤ３４に放電を行うコンデンサＣ₀ ６４と、コンデンサ６４に接続されたＳＮＳすなわちシュミットトリガ入力(Sch mitt Trigger Input)６６と、トランジスタ６８とにより構成される。電圧がＳ ＮＳ入力６６のスレッショルド電圧に達すると、時間の計測は停止され、ＣＨＡ 出力７０が高インピーダンスから低インピーダンス状態となり、コンデンサ６４ が再び充電される。 測定の対象である放電時間すなわち時間幅は、各ＲＴＤ３４の抵抗値とトラン ジスタ６８の抵抗値、電源電圧、コンデンサ６４及びＳＮＳ入力６６のスレッシ ョルド電圧に依存している。基準レジスタ３２、７８を利用することにより、こ れらの影響（ＲＴＤによる影響を除く）を排除することができる。ＳＡＲＡシス テ ム１２は、スタートパルスとストップパルスとの間の時間を計測し、又はコンデ ンサをスレッショルド電圧まで放電するための時間を計測する。 温度計測ユニット６２は、図３に示すように抵抗値を時間幅に変換する。これ により、ＲＴＤ３４又はその他の抵抗値の測定が可能となる。作用としては、充 電ピン即ちＣＨＡピン６８が、計測コンデンサＣ₀６４を電源電圧まで充電する 。次に、充電ピン６８は接続を遮断される。ポートＰ₀７２は、電流制限器Ｒ_ref ７４と加速コンデンサＣ_ref７６とを介してトランジスタＱ_ref６８を導通状態と する。これにより、コンデンサＣ₀６４が測定の対象である抵抗Ｒ_ref７８を通じ て放電される。センサ即ちＳＮＳピン６６は、コンデンサＣ₀６４が或るスレッ ショルド電圧まで放電されるとこれを感知する。ポートＰ₀７２をオンとした時 点からコンデンサＣ₀６４が放電する時点までの時間は、抵抗Ｒ_ref７８の抵抗値 に比例する。この時間は記憶され、例えば、ポートＰ₁７２ａ、抵抗Ｒ₁７４ａ、 加速コンデンサＣ₁７６ａ、トランジスタＱ₁６８ａによって抵抗Ｒ_Tmpl７８ａ等 を計測するといったように、測定の対象となる各抵抗について同様な作用が繰り 返される。時間幅の計測は、図２における位置磁石の計測について説明したと同 様な方法によって行われる。すべての測定が完了すると、温度の測定結果（Ｒ_{Tm pl} 〜Ｒ_Tmp3）は、抵抗Ｒ_ref７４の測定結果によりスケール処理される。抵抗Ｒ_{r ef} ７４は温度係数が非常に小さい精密な抵抗であり、抵抗基準として利用されて いる。 ＳＡＲＡシステム１２は、例えばＡＳＩＣのレベル及び温度を計算するために 実行時間及び放電時間を計測するために開発されたものである。ＳＡＲＡシステ ム１２は、ＣＭＯＳのゲートを集積した回路(CMOS-Sea-of-Gates)であり、３． ３ボルトで動作する。最高の精度を得るためには、ＳＡＲＡシステム１２の各電 源ピン(CX61〜CX64)について大きなバッファ容量が必要となる。 上述したように、温度は、基準抵抗及びＰｔ1000 80(ＲＴＤ白金1000オ−ム) の放電時間に基づいた抵抗関係についての計算によって決定される。上述したよ うに、コンデンサを充電出力であるＣＨＡ出力７０によって充電し、ＣＨＡ出力 ７０をオフ（高インピーダンス）とすることにより、ポート出力が高レベルとな って、コンデンサは抵抗とトランジスタを介して放電される。ＳＡＲＡシステム １２の内部で時間測定が開始される。コンデンサの電圧がシュミットトリガ すなわちＳＮＳ入力６６（又はＳＮＳ入力６６に接続された外部比較器３０）の スレッショルド電圧に達すると、時間の計測は停止され、ＣＨＡ出力が再びハイ となって次の測定のためにコンデンサを充電する。ＳＡＲＡシステム１２は、温 度測定のために次の２つのモードを持っている。 −１つの抵抗(ポート)の放電時間を測定する。 −ポート０からポートｘまでの放電時間を順次測定する。 未知の抵抗(Ｒtmp)を計算するには、基準抵抗の値にＲtmpとＲrefの放電時間 の比を乗算する。 測定の精度を高めるため、温度の計算にあたって次のアルゴリズムが使用され る。複数のモードがポート０からポート６までの放電時間を測定するために使用 される。このような測定では２５６回の放電時間が加えられ、各ポートについて ２５６回の測定結果の合計がマイクロコントローラに記憶される。２つのポート は基準抵抗を測定し、他のポートは、０℃においてca.１０００オームの抵抗値 を持つＲＴＤ(Pt 1000)を測定する。これらの基準抵抗は１０００オームと２０ ００オームの既知の抵抗値を有している。Ｒref２とＲref１の合計値の差(Sdiff ＝Ｓref2−Ｓref1)は、１０００オームの基準として利用される。遅延時間のた め、例えば、トランジスタＱ１の切り替え時間は、すべての値及びオフセットＴ offを含む。各測定時において測定される過渡的なオフセットであるＴoffを測定 することにより、遅延時間が究極的に測定時間から除外される。差Ｓdiffを計算 することにより、オフセットＴoffを小さくすることができる。１０００オーム の抵抗Ｓreflの合計値にはオフセットが含まれているため、オフセット自体はＴ off＝Ｓrefl−Ｓdiffにより計算することができる。Ｔoffは全ＲＴＤの合計から 差し引かれる。これらの訂正された合計はＲＴＤの抵抗に対して線形である。抵 抗値を得るためこれらは１０００オーム基準Ｓdiffによって割算される。Ｐｔ10 00の抵抗値は、温度変化に対しほとんど線形に変化するため、線形の数式により 抵抗値から温度を算出することができる。遅延時間Ｔoffは、各ポートを通じて 必ずしも同じ時間ではない。この誤差をなくすためには、各ポートについて個々 に遅延時 間を決定し、これをＥＥＰＲＯＭに記憶して計算に使用する。 Ｐｔ1000の抵抗値は、温度に対して完全に線形に変化するわけではなく、また 、それぞれの絶対的な抵抗値にばらつきがあるが、同じ温度係数を持っている。 これは、計算において考慮することができ、Ｐｔ1000の参照マニュアルに示され るように、僅かな非線形性に対する調整を加えることができる。 このようにＳＡＲＡ１２システムは、位置センサ内の精確な発振器の所定の周 波数に対する時間間隔の測定における分解能を向上するための方法を、前記の分 解能の向上を図るために複数の時間間隔の平均化や合計値の集計を必要とするこ となく提供するものである。これは以下を含む。 時間の計測において上位ビットに対応する粗カウントを提供するための精密発 振器第１手段 時間の計測において下位ビットに対応する精密なカウントを提供するための高 周波発振器第２手段 前記第１及び第２の手段からの粗カウント及び精密なカウントを記憶するため のレジスタ、該レジスタは、時間や抵抗のような物理的変数値の決定に利用する ための、時間的な位置測定或いはその他の測定結果である時間の、完全な高分解 能測定値を含んでいる 精密な発振器は水晶によって制御される。高周波発振器としてリング発振器を 使用することができる。 粗カウントと精密カウントの完全な組み合わせは、ウェーブガイドに対して１ つの励起パルスほどの少ないパルスを供給することにより得られる。 ウェーブガイドの励起のための呼びかけ信号パルスは、プログラム可能な長さ を有している。位置センサに関連して抵抗値を測定するため、コンデンサの放電 と、該コンデンサをスレッショルド電圧まで放電するために必要な時間の測定と 、前記の充電と放電を生じさせるための制御回路とが必要とされ、測定対象であ る抵抗値は温度の変化に応じて変化するが、この抵抗値の変化は温度を測定する ために使用される。 制御回路は、測定対象である複数の抵抗値を重ね合わせるために使用され、こ のような抵抗のうち少なくとも１つは較正のための基準となり得るような安定な ものとなっている。 位置の検知については、生のカウントは測定された位置を表し、この生のカウ ントを所望の単位にスケール処理するための係数逓減率も記憶されている。 位置検知のためのセンサは、また、帰還パルスの到達が予想される時間を囲む ウインドウを持っており、該ウィンドウにおいて規定される時間枠の外では受信 回路による信号の受信が行われず、前記ウィンドウによって規定される時間は、 粗カウントのレジスタの値を使用して所定のカウント数を減算することによって 得ることができる。 本発明を特定の実施形態に関連して説明したが、以上の説明に照らせば、当業 者にとっては多くの代替手段と変更が自明であることはいうまでもない。したが って、本発明は、添付する請求の範囲の精神及び範囲内のあらゆると代替手段と 変更のすべてを包含することを意図したものである。

Claims (1)

1. 【特許請求の範囲】 １．磁気ひずみ装置に関連する磁石の位置に対応する時間間隔を計測する方法で あって、 ａ．ＳＡＲＡシステムによりスタートパルスを生成する段階と、 ｂ．磁気ひずみ装置にスタートパルスを送信する段階と、 ｃ．ＳＡＲＡシステムにおいて磁気ひずみ装置からの入力信号を受信する段階 と、 ｄ．前記入力信号とスレッショルド電圧とを比較することによりストップパル スを生成する段階と、 ｅ．ストップパルスの発生時に、粗クロックにより生成された粗いカウントと 、精密クロックによって生成された精密なカウントとを記憶し、 ｆ．粗いカウントと精密なカウントとを加算することにより、約２８０ｐｓを 下回る分解能を持った時間間隔を形成する段階と、 ｇ．時間間隔を磁気ひずみ装置に関連する磁石の位置に変換する段階と、 を有する方法。 ２．前記ＳＡＲＡが連続的に動作する請求項１に記載の方法。 ３．前記ＳＡＲＡが外部の信号源によって起動する請求項１に記載の方法。 ４．前記入力信号が受信されるとノイズが高ノイズ阻止ウィンドウによって阻止 される請求項１に記載の方法。 ５．請求項１に記載の方法であって、測定結果である時間間隔が係数逓減率によ って調整される方法。 ６．前記磁石が複数であり、前記段階ｃでは前記入力信号が磁気ひずみ装置の各 磁石から受信され、前記段階ｄ〜ｇでは各磁石の位置が計算される請求項１に記 載の方法。 ７．前記スタートパルスの電圧が磁気ひずみ装置に関連する前記磁石と前記スタ ートパルスの前記信号源との間の距離によって変化する請求項１に記載の方法。 ８．時間間隔によりＲＴＤの温度を測定する方法であって、 （ａ）コンデンサを充電する段階と、 （ｂ）前記コンデンサの前記ＲＴＤを通じた放電のための条件を生成する段階 と、 （ｃ）前記コンデンサの両側に印加される電圧を予め設定された最低電圧と比 較してストップパルスを生成する段階と、 （ｄ）前記ストップパルスの発生時に、粗クロックにより生成された粗いカウ ントと、精密クロックによって生成された精密なカウントとを記憶する段階と、 （ｅ）粗いカウントと精密なカウントとを加算することにより、約２８０ｐｓ を下回る分解能を持った時間間隔を形成する段階と、 （ｆ）時間間隔を前記ＲＴＤの温度に変換する段階と、 を有する方法。 ９．前記ＲＴＤが複数であり、前記段階（ａ）〜（ｆ）が複数回にわたり実行さ れ、測定対象である複数のＲＴＤのそれぞれに対して少なくとも１回実行される 請求項８に記載の方法。 １０．前記ＲＴＤのうちの１つが基準とされるＲＴＤであり他のＲＴＤの少なく とも１つについて計算された温度が基準とされるＲＴＤの基準温度に対して調整 される請求項９に記載の方法であって、 １１．前記時間間隔が温度に比例する請求項８に記載の方法。 １２．前記段階（ａ）〜（ｆ）が前記ＲＴＤに対して複数回実行され、読み出し 値が平均化される請求項８に記載の方法。 １３．磁気ひずみ装置に関連する磁石の位置に対応する時間間隔を測定する装置 であって、 ａ．マイクロコンピュータと粗クロックと精密クロックとを有するセンサ改良 型動作時間間隔獲得システムを有し、 ｂ．前記獲得システムに接続されたパルス発生器を有し、該パルス発生器は前 記磁石のための前記獲得システムに前記磁気ひずみ装置を介して応答してスター トパルスを生成しかつ、前記磁石の位置に対応する前記磁気ひずみ装置からの帰 還パルスを受信するための手段を有しており、 ｃ．前記帰還パルスとスレッショルド電圧とを比較して前記クロックに対する ストップパルスを形成する比較器を有し、該比較器は前記獲得システムと前記磁 気ひずみ装置とに接続されており、 ｄ．前記マイクロコンピュータは前記スタートパルスが開始すると前記粗クロ ックからの粗いカウントと前記精密クロックからの精密なカウントとを集積する カウンタを有し、該カウンタは前記獲得システムが前記ストップ・パルスを受信 すると集積を停止するものであり、 ｅ．前記マイクロコンピュータは粗いカウントと精密なカウントとを加算する ことで、磁石の位置に対応する時間間隔を決定する、 装置。 １４．前記獲得システムが連続的に動作する請求項１３に記載の装置。 １５．外部初期化のための信号源をさらに有し、前記獲得システムが前記外部獲 得信号源に接続されており、前記外部獲得信号源に応答して動作する請求項１３ に記載の装置。 １６．前記獲得システムが前記帰還パルスのノイズを阻止するための手段を有す る請求項１３に記載の装置。 １７．前記マイクロコンピュータが係数逓減率を有し、前記時間間隔を係数逓減 率によってスケーリング処理するための手段を有する請求項１３に記載の装置。 １８．前記磁気ひずみ装置には複数の磁石が有り、前記パルス発生器は各磁石の 位置に対応する帰還パルスを受信するものであり、前記獲得システムは前記比較 器からの複数のストップパルスを受信するようになっており、また、各磁石につ いての時間間隔を蓄積して、対応する粗いカウントを精密なカウントに加算する 手段を有している請求項１３に記載の装置。 １９．適合装置をさらに有し、該適合装置は前記磁気ひずみ装置に沿った磁石ま での距離に基づいて前記スタートパルスの電圧を変化させる請求項１３に記載の 装置。