JP3359042B2 - 時間間隔を高分解能で測定するための方法 - Google Patents

Description

【発明の詳細な説明】 関連技術についての参照文献 この出願は“Magnetostrictive Position Sencing Pr
obe with Waveguide Referenced to Tip"と題する1995
年11月30日出願の米国特許出願第08/564,863号、及び
“Pulse Detector"と題する1995年10月27日出願の米国
特許出願第08/549,491号の一部継続出願である。

発明の背景 1.発明の技術分野 本発明は、正確な時間間隔の計測が要求される位置セ
ンサに正確な時間間隔に関する情報を提供するための装
置と、このような時間間隔を高分解能で正確に計測する
ための方法とに関する。

より詳細には、本発明は、正確な時間間隔の計測が要
求される磁気ひずみの原理に基づいたセンサと、消費電
力を増加させることなく高分解能で時間間隔を計測する
ための磁気ひずみ位置センサを用いた新規な方法とに関
する。

2.従来技術の説明 一般的に、磁気ひずみ位置センサは、強磁性体の遅延
線を持っており、これは、ウェーブガイド（wave guid
e）と呼ばれることもある。パルス発生器は、電流パル
スを遅延線に供給し、遅延線のまわりに磁界を発生す
る。遠隔かつ可動の位置表示磁石は、遅延線に沿って配
置される。位置磁石の磁界は、電流パルスによって生成
された磁界を乱す。

位置磁石によって生成された磁界と電流パルスによっ
て生成された磁界の干渉によって、遅延線の中にひずみ
すなわち機械的な反動を生じる。このひずみによっても
たらされる遅延線内部の反動力は、遅延線の長手方向に
ねじれ音響波として伝播する。

モードコンバータ（mode converter）と呼ばれる検出
器が、一般的に遅延線の一端に装備される。このモード
コンバータは、ねじれ音響波の通過を検知し、これを、
ねじれ音響波を表す電気信号に変換する。

ウェーブガイドの励磁からそれに対応する音響波のモ
ードコンバータにおける受信までの遅延時間は、遅延線
の長手方向における位置磁石の位置を示す。

時間計測又はインターバロメータ（intervalometer）
に関する様々な技術が、時間間隔についての情報を位置
を表示する信号に変換するために使用されてきた。

ジェイ・テラマン（J.Tellerman）による米国特許第
3,898,555号は、遅延線への励磁パルスを発生させるた
めの固定周波数の発振器を開示している。戻された音響
信号は、固定周波数の発振器との関係において、遅延線
に沿って配された磁石の位置に応じて「パルス幅変調さ
れた」信号を発生させる。積分器は、このパルス幅変調
された波形を直流の電圧レベルに変換してトランスデュ
ーサの出力とする。

ジェイ・テラマン他（J.Tellerman et al）による米
国特許第4,721,902号は、パルス幅変調された信号をデ
ィジタル波形に変換するためのinter aliaと呼ばれる方
法を開示している。同特許は、変換カウンタによってパ
ルス幅変調された信号の「オン」時間の間における変換
発振器の“カウント”を収集するための方法が示されて
いる。

ディー・ナイス（D.Nyce）による米国特許第5,070,48
5号は、低電力での分解能を向上させるためのアナログ
平均化技術を開示するが、応答時間は非常に遅いもので
あった。

この種の磁気ひずみ位置センサは、計測や制御産業に
おいて使用されている。センサの応用例としては、工作
機械、ロボット、液面レベル計、その他がある。これら
の応用例の多くでは、高速かつ高分解能の双方が重要と
なる。

従来技術においては、磁気ひずみセンサによる高速及
び高分解能での計測には、高消費電力と高い周波数のク
ロック（約100MHz）が必要とされていた。つまり、高精
度のクロックを必要とすることなく高分解能による計測
を可能とすれば、従来の技術に対する進歩を示すことと
なる。

また、従来の技術において、低精度のクロックを使用
した高精度の時間計測を可能とするものがある。欧州特
許公開公報第0508232A2を参照されたい。

発明の概要 従来技術による磁気ひずみ計測システムに対して、本
発明は磁気ひずみ装置その他の時間間隔に鋭敏な装置や
RTD計測装置のように時間間隔に鋭敏な構成を持った装
置のための、時間間隔を計測するための新規な方法を提
供するものである。

本発明の方法には、測定される時間間隔を低周波数の
クロック（粗クロック）を利用して概算するための粗い
カウントの計測と、パルス化された高周波数のクロック
（精密クロック）によって測定される時間間隔の精密な
カウントの計測（より下位のビットを分解する）が含ま
れる。精密なカウントは粗いカウントに加算されて、時
間間隔の高分解能の表示が得られる。

精密カウンタ、クロック又はカウント装置は、その較
正を水晶発振器により制御される粗クロックと毎回比較
することにより行うため、水晶発振器により制御する必
要はない。水晶により制御されるクロックでは、一般的
に、正確な発振のために電源投入後に安定化のための時
間を必要とする。この方法では、電源投入時の安定化時
間を必要とすることなく、精密カウンタの発振を容易に
安定化することができる。

本発明は、また、本発明に係る方法を実施するための
装置をも提供するものであり、該装置は粗いカウントを
計測するための手段と、精密なカウントを計測するため
の手段、及び粗いカウントと精密なカウントを合計する
ことにより時間間隔の高分解能による表示を得るための
手段を含む。

図面の簡単な説明 本発明の本質と目的さらにはその特徴と利点をより理
解するために、添付の図面に関連した詳細な説明を参照
されたい。図面中、同様な部材には同一参照番号が付し
てあり、同図面において、 図１は、本発明のセンサの好ましい一実施形態のブロ
ック図である。

図２は、改良された動作時間間隔獲得システムの好ま
しい一実施形態の概略図である。

図３は、３つのRTDと１つの基準を持つ温度計測ユニ
ットの概略図である。

図４は、計測回路の接続方法を示したものである（欧
州特許公開公報第0508232A2号の図１）。

図５は、図４の回路で使用されるクロック発生器の接
続図である（欧州特許公開公報第0508232A2号の図
２）。

図６は、リング発振器の対応するクロック発生器を介
して図４の計測回路に印加される計測パルス時間−電圧
線図で示したものである（欧州特許公開公報第0508232A
2号の図３）。

発明の好ましい実施形態の詳細な説明 本発明は、いくつかの新規な機能が追加された用途特
定集積回路（application−specific integrated circu
it）（場合によりASICと略す）により実現される。コン
デンサの充電／放電の基本概念を組み合わせることによ
り、同一のカウント技術を用いて抵抗の測定を行うこと
ができる。呼びかけ信号パルス発生器は、パルス長をプ
ログラム可能な構造となっている。抵抗器は、ノイズ阻
止ウィンドウ（noise rejection time）とサイクル時間
のために含められており、参考のためにここに引用する
米国特許第4,721,902号及び第3,311,124号により詳細な
解説がなされている。各計測値は、水晶制御によるクロ
ックに対する係数逓減率（scaling value）を持ってい
る。

図１には、概略としてセンサ改良型動作時間間隔獲得
システム（sensor advanced running period acquisiti
on system）（場合によりSARAシステムと略す）12、磁
気ひずみ検出装置14、マイクロコントローラ16、EEPROM
18、インターフェース20、パワーオンリセット22、CXO2
4、SARAシステム12から磁気ひずみ装置14への呼びかけ
信号パルス26、１組の温度検出基準装置32、及び例えば
抵抗温度装置（resistive thermal device、場合により
RTDと略す）34のような複数の温度検出装置を含む検出
装置10の一般的な構造が示してある。

図２に示すように、SARAシステム12は、イベントの制
御と装置間の通信の順序づけのためのコントロールユニ
ット36を有している。SARAシステム12は、また、高及び
低サイクル時間の書き込み専用の入力レジスタ38a、38
b、パルス長用書き込み専用入力レジスタ40、高ノイズ
阻止（high noise rejection,HNR）ウィンドウに関連し
た長及び短期間の書き込み専用入力レジスタ42a、42b、
係数逓減率（scale factor）書き込み専用入力レジスタ
44及び制御用書き込み専用入力レジスタ46を有してい
る。

本方法及び装置は、短い時間間隔を測定するための電
子回路である精密クロックと長い時間間隔を測定するた
めの粗クロックからなる時間計測システムを有するSARA
システムを利用している。これらの２つのクロックの値
は、組み合わされて、粗クロックによりカウント数の全
体を、精密クロックによりカウント数の端数を表すこと
により非常に正確な時間間隔を得ることができる。粗ク
ロックは水晶クロックのような便宜的なクロックであ
り、精密クロックは以下に詳細に記述する欧州特許公開
公報第0508232A2号に開示されているようなものであ
る。

欧州特許公開公報第0508232A2号による開示 図４に示すように、電気的な計測用パルスの形で与え
られる時間間隔の正確な計測を行うための電子回路は、
直列接続された一連のインバータ（I3〜I16）からなる
リング発振器（OSC）により構成される。１つのNANDゲ
ート（NA）と２つの追加されたインバータ（I1−I2）か
らなる制御可能なコンポーネントは、リング発振器をそ
れぞれオン又はオフに切り替える。クロック周期の全体
が、第一パルスカウンタ（C1）と第二パルスカウンタ
（C2）とによってカウントされる。記憶チェイン（SP
K）とスコアリングロジック（LOG）からなる位相計は、
リング発振器がオフに切り替わった瞬間におけるリング
発振器の最後のクロック期間の相位置を記録する。記録
されたフェーズ位置に基づいて、算術論理演算ユニット
（ALU）は、２つのカウンタ（C1）及び（C2）のうちの
どちらが正しいカウント状態を保持しているかを判定
し、選択されたカウント状態と記録された相位置とから
測定パルスの時間間隔をインバータの動作時間に対応す
る精度で算出する。

この回路の特徴の１つは200ピコ秒程度の非常に高い
計測精度であり、この回路は１つの集積CMOS切替回路上
に安価に実現しうることにある。

本発明は、磁気ひずみ効果におけるような電気的計測
パルスの反射に関連した時間間隔の高精度な測定のため
の電子回路の利用に関するものである。

磁気ひずみ効果を利用した電流パルスの反射の測定に
おいて、入力パルスから出力反射信号までの時間差を計
測するために、装置を高周波数カウンタ又は二重スロー
プ方法（“Dual slope"−method）に基づくアナログ回
路として設計することは一般的に行われていることであ
る。この方法により短い時間間隔を高い精度で計測する
ためには、これに応じて較正された高いカウント周波数
が高周波のカウンタにおいて必要となる。例えば、500
ピコ秒のような所望の精度を得るためには、最低２ギガ
ヘルツの周波数が必要とされる。このような較正された
高周波は、最速のECL技術によってのみ実現が可能であ
り、また、例えば収容や冷却のための対応する実装技術
を必要とし、非常に高価な装置となる。

従って、本発明の目的は、入力パルスとその効果の受
信の間の時間差を測定するための装置であって、その回
路に関しては低価格で設計でき、かつより短い時間間隔
を高精度で測定できるような装置の提供にある。

この目的は、欧州特許公開公報第0508232A2号のカウ
ンタにおいて開示されている原理を適用することによっ
て達成することができる。この欧州出願には、一連の直
列接続されたインバータと、時間間隔を表す計測パルス
に応じてリング発振器をオン又はオフに切り替える制御
可能な論理コンポーネントと、さらにはインバータの１
つにおいて発振動作中のリング発振器のクロック周期の
全体の数をカウントするための少なくとも１つのパルス
カウンタと、さらにはリング発振器がオフに切り替える
瞬間のリング発振器の相位置を記録するための位相計
と、上記パルスカウンタ及び位相計と接続された算術論
理演算ユニットとから構成される電子回路が開示されて
おり、記録された相位置とカウント状態とを基礎として
インバータの動作時間の倍数として測定結果が出力され
る。

この回路の中核をなすのが制御されたリング発振器で
ある。このリング発振器は、測定パルスに位相同期して
測定パルスの立ち上がりエッジによって起動され、直列
接続されたインバータステップの動作時間とその数によ
り定まる固有の周波数によって発振する。

パルスカウンタは、計測パルスが印加されている限
り、発振動作中のリング発振器の周期の全体をカウント
する。測定すべき時間間隔の終端に対応する測定パルス
の立ち下がりエッジは、制御可能な論理コンポーネント
を介してリング発振器の動作を停止する。測定パルスの
終端における最終クロック期間の相位置は、装備された
位相計により記録される。このように、パルスカウンタ
と位相計とは、測定パルス又は測定すべき時間間隔の正
確な時間幅をインバータの動作時間に対応する精度で計
測するために必要な情報のすべてがそれぞれ与えられて
いる。

ここに提案された電子装置による時間差を測定の測定
精度は使用されているインバータの動作時間によって決
定される。CMOS技術を応用した現在のASICによれば、20
0ピコ秒程度の時間間隔動作時間を問題なく実現するこ
とができる。つまり、この計測回路は、一般的な高周波
カウンタに対して格段に優れているのみならず、単一の
チップ上に安価に製造することができる。もう１つの優
位性としては、回路の消費電流が小さいことがあげられ
る。

リング発振器の停止を安全に行うためには、リング発
振器の振幅が最初の周期において最大の幅とならなら
ず、また、このためパルスカウンタにおけるカウント状
態が不正解なものとなる可能性を排除するために、イン
バータのチェインは、短すぎることのないようにしなけ
ればならない。

ここで採用されるCMOS技術においては、NANDゲート自
体がリング発振器をオン及びオフとするための論理コン
ポーネントとなっている。この技術において使用される
NANDコンポーネントの動作時間は、１つのインバータ・
ステップの動作時間の約２倍の長さとなっている。この
ため、NANDゲートを別として、制御可能なコンポーネン
トは、NANDゲートの動作時間を２つのインバータ動作時
間に細分する２つの追加されたインバータによって構成
される。

好ましい一実施形態においては、リング発振器は14の
インバータによって構成される。NANDコンポーネントの
２つの追加されたインバータとともに、合計16のインバ
ータ・ステップが直列に接続され、２つ累乗を得ること
により、後続の論理算術動作が簡略化される。

測定パルスの終端によってもたらされるリング発振器
の停止は、クロックの任意の相位置において生じさせる
ことができる。好ましくない状態にあるパルス・カウン
タが１つだけでも存在すると、測定パルスの終端はカウ
ントのためのエッジ（counting edge）に一致して、セ
ットアップ／ホールド時間に欠陥を生じ、その結果とし
てカウント状態が不正確なものとなる場合がある。１つ
の欠陥は、例えば、全体として16のインバータステップ
がある場合には、32個のインバータの動作時間による測
定誤差を意味する。この回路の改良された設計例におい
ては、２つの並列パルスカウンタが設けられ、これらは
約半クロック周期の時間シフトで各々動作される。つま
り、２つのパルスカウンタのうちの少なくとも１つが必
ず停止された状態となる。リング発振器が停止された後
にどちらのカウンタが正しいカウント状態を保持してい
るかは、位相計の中に記録されたリング発振器の位相位
置に基づいて算術論理演算ユニットによって決定され
る。しかしながら、回路はやはり基本的に１つのパルス
カウンタのみによって動作する。

２つのパルスカウンタをそえぞれ半クロック周期だけ
時間シフトされたカウントクロックで動作させるために
は、これらを後続の２つのインバータに接続することが
望ましい。

制御可能なディバイダとして設計されたクロック発生
器は、２つのパルスカウンタのそれぞれの前に設置され
る。これらのクロック発生器は、各インバータステップ
の出力において検知されるリング発振器の周期クロック
を、既知の正確なエッジ数を有するカウント・パルスに
変換する。

好ましくは、各クロック発生器は、フリップ・フロッ
プにより構成され、そのクロック入力はリング発振器の
インバータの出力に接続され、また、その出力は関連す
るパルスカウンタの入力によって動作するものであり、
また制御可能なインバータの入力には計測パルスが印加
され、その出力はフリップ・フロップのデータ入力に接
続される。フリップ・フロップの出力では、測定パルス
が入力が印加される限り、半時計歩度合でカウントパル
スが出力される。

排他的論理和コンポーネントによって必然的に発生す
る動作時間は、ホールド・アップ線（hold−up line）
によって、フリップ・フロップのクロック入力に先行す
るそれぞれの動作時間で補償される。

位相計は、好ましくは、記憶チェインとスコアリング
ロジック（scoring logic）により構成される。ここ
で、記憶チェインは、インバータの数ほどに多くの数の
記憶エレメントにより構成され、各記憶エレメントは正
確に１つのインバータに割り当てられて、リング発振器
がオフとなる時の論理的な状態を記憶する。関連するス
コアリングロジックは、記憶チェインの内容を圧縮して
リング発振器の最後のクロック周期における相位置を表
す数値に変換し、かつ、最初の記憶エレメントの論理的
な状態を収集する。記憶エレメントのチェインでは、リ
ング発振器が測定パルスの立ち下がりエッジによってオ
フとなる際の最後のクロック周期の相位置が記録され
る。このようにして凍結（frozen up）された最後の相
位置と最初の記憶エレメントの論理値とに基づいて、２
つのカウンタのうちのどちらが正確なカウント状態を保
持しているかを決定することができる。

特に好ましいのは、記憶チェインの記憶エレメントを
Ｄフリップ・フロップによって構成し、そのデータ入力
が関連するインバータの出力に接続され、そのクロック
入力に測定パルスを印加する構成とした実施形態であ
る。

回路を集積CMOS切替回路として設計する場合には、チ
ップ上に存在するすべての論理機能コンポーネントが事
実上同じ動特性を持っているため、いわゆるマッチング
効果（matching effect）を利用することができる。こ
の結果、さらに測定精度を高めることができ、これが高
精度な測定のための基本的な前提条件となる。

図４の計測回路は、１つのリング発振器OSC、クロッ
ク発生器G1、G2に関連する２つのパルスカウンタC1、C
2、１つの記憶チェインSPK及び複数の記憶エレメントS1
〜S16によって構成される１つの位相計、それに１つの
算術論理演算ユニットALUによって実質的に構成され
る。

リング発振器OSCの前には、制御可能な論理コンポー
ネントとしてのNANDゲートNAが設けられ、その動作時間
は２つのインバータI1,I2に細分される。NANDゲートNA
の入力では、時間間隔を測定すべき測定パルスが印加さ
れる。このNANDゲートNAは直列に配置された14個のイン
バータI3−I16の前に設けられる。

２つのパルス・カウンタC1及びC2は、それぞれその前
にクロック発生器G1又はG2を配した形で設置される。ク
ロック発生器G1の入力はインバータI10の出力に接続さ
れ、第二のクロック発生器G2の入力は、次にインバータ
I11の出力に接続される。

記憶チェインSPKは、ここではＤフリップ・フロップ
として設計された16個の同等な記憶エレメントS1〜S16
により構成され、インバータI1−I16は、記憶エレメン
トS1−S16のそれぞれに割り当てられる。

パルス・カウンタC1及びC2のそれぞれの前に設置され
るクロック発生器G1及びG2は、図５に示すように１つの
Ｄフリップ・フロップFLと排他的論理和コンポーネント
EXとを有している。フリップ・フロップFLのクロック入
力は、リング発振器OSCの対応するインバータI10又はI1
1の出力にそれぞれ接続され（図４参照）、その出力Ｑ
は、一般的にはさらに多くのＤフリップ・フロップのチ
ェインによって構成される対応するパルス・カウンタC1
又はC2によって直接に動作する。

排他的論理和コンポーネントEXは、制御可能なインバ
ータとして利用され、その１つの入力Ａには測定パルス
が印加され、他の入力Ｂはフリップ・フロップFLの出力
Ｑに接続され、インバータの出力はフリップ・フロップ
FLのデータ入力Ｄによって直接に動作する。動作時間D1
をその排他的論理和コンポーネントEXからフリップ・フ
ロップFLのデータ入力Ｄに至る経路において補償するた
めに、フリップ・フロップFLの前に、対応する寸法を持
ったホールドアップ線（hold−up line）が設置され
る。

計測回路は、以下のように動作する。

測定パルスの立ち上がりエッジで、時間間隔が正確に
決定され、リング発振器OSCがNANDコンポーネントNAに
よって位相同期的に起動される。リング発振器は次い
で、測定パルスの立ち下がりエッジで再び停止されるま
で、インバータI1−I16の動作時間とその数によって決
定される固有の周波数で発振する。図６に、計測パルス
の時間間隔に対応する時間間隔T2−T1の間のリング発振
器OSCのクロック周期を示す。

リング発振器OSCが発振を続ける限り、クロック期間
の全体がパルスカウンタC1及びC2によってカウントされ
る。このプロセスの中で、インバータI10又はI11の出力
でそれぞれタップされたリング発振器のクロック信号
は、その前に設置されたクロック発生器G1及びG2におけ
るパルス数が半分の信号又は２倍のパルス幅を持ったカ
ウント信号に変換される。このプロセスの中において、
測定パルスの動作時間D1は、フリップ・フロップFLのデ
ータ入力Ｄに応じて、クロック信号に並列に配線された
ホールドアップ線D2によって、測定パルスとクロック信
号がフリップ・フロップFLに位相同期された状態で到達
するように補償される、測定パルスの立ち下がりエッジ
は、クロック発生器G1及びG2をオフに切り替え、そして
つまりは接続されたパルスカウンタC1、C2をオフに切り
替える。

リング発振器OSCが測定パルスの立ち下がりエッジに
よってオフに切り替えられた後、最後のクロック周期の
相位置を表すインバータチェインの現在の状態がインバ
ータI1−I16のそれぞれに割り当てられた記憶チェインS
PKの記憶エレメントS1−S16に伝送される。スコアリン
グロジックLOGは、記憶チェインSPKの内容をリング発振
器がオフに切り替わった際の相位置を表す５ビットの値
に圧縮する。

スコアリングロジックLOGによって提供される相位置
についての情報に基づいて、算術論理演算ユニットALU
は、２つのパルスカウンタC1及びC2のいずれが、定義さ
れた状態においてオフに切り替わったかを判定すること
ができる。算術論理演算ユニットALUは、選択されたパ
ルスカウンタC1又はC2のカウント状態と、リング発振器
がオフに切り替わった時の記録された相位置と、第一の
記憶エレメントS1の論理状態とから、最終的な計算を行
い、測定パルスの時間間隔をインバータI1−I16のうち
の一つの動作時間の倍数として得る。

時間間隔T2−T2は、このように測定パルスの立ち上が
り及び立ち下がりエッジの間における１つのインバータ
の動作時間によって決定され、さらに後続の処理を施す
ことができる。

インバータの動作時間は、各チップごとに異なり、さ
らには温度や電圧の変化により影響を受けるため、計測
回路を動作させる場合には計測回路を起動する前に較正
作業を行う必要がある。これは、例えば、既知の時間間
隔を持った測定パルスを計測回路に印加して、簡単な計
算により較正曲線を得ておき、これにより後で計測結果
を時間差に変換することで行うことができる。これを行
うための計算は、単純な構造のプロセッサによって実現
することができる。

参照符号の一覧 OSC リング発振器 NA NANDゲート I1−I16 インバータ C1、C2/ パルスカウンタ G1、G2 クロック発生器 FL フリップ・フロップ（G1及びG2のもの） D データ入力（FLのもの） Q 出力（FLのもの） EX 排他的論理和コンポーネント（G1及びG2の
もの） A,B 入力（EXのもの） D1 動作時間 D2 ホールド・アップ線 SPK 記憶チェイン S1−S16 記憶エレメント LOG スコアリングロジック ALU 算術論理演算ユニット 欧州特許公開公報第0508232A2号の基本的な原理は、
本発明の時間計測システムに関連して以下に説明しかつ
図示したSARAシステムにある。本発明の時間計測システ
ムでは、上記で引用したこの欧州特許出願において記載
されているように、従来の粗なクロックと精密なクロッ
クとを利用している。

SARAシステムの動作 磁気ひずみデバイスの測定磁石の変位の測定ためにSA
RAシステム12は、呼びかけ信号パルスすなわちスタート
パルスを発生し、磁気ひずみ装置14から返される磁石信
号を受信する。磁石信号はコンピュータ30でスレッショ
ルド電圧と比較され、この技術分野において周知のスト
ップパルスをSARAシステム12において形成する。SARAシ
ステム12は、次に、時間計測ユニット48でスタートパル
スとストップパルスとの間の時間間隔を測定する。SARA
システム12は、さらに、測定された時間間隔をレジスタ
44に格納されている係数逓減率（scale factor）と乗算
し、４つの８ビットレジスタ50に時間間隔を表す計算結
果を書き込む。

次にSARAシステム12は割込／出力52をロー状態とし
て、有効なデータの読み込みが可能であることをマイク
ロコントローラ16に伝える。時間間隔を示す計算結果
は、１つのアドレスについて４回の読み込みサイクルで
マイクロコントローラ16に転送される。最後の読み込み
サイクルの転送により、SARAシステム12は割り込みをク
リアし、コンピュータ30からの次の磁石信号の受信して
次のストップパルスを生成することが可能な状態となる
（複数のマグネットの利用例は例えば“Magnetostricti
ve Position Sensing Probe with Waveguide Reference
d to Tip"と題する1995年11月30日出願の米国特許出願
第08/564,863号に示されており、参照のためその明細書
と図面をここに引用する）。この方法によれば、計算結
果をマイクロコントローラ16により速く転送することが
できる。マイクロコントローラ16は、次に、転送された
データをインターフェース20により必要とされるフォー
マットに変換する（例えば、データをRS485フォーマッ
トに変換）。

すべての結果は、基準信号測定によって修正すること
が可能であり、また、一般的に修正される。スケール処
理のなされていない結果は28ビットの幅を持っており、
上位16ビットは粗クロックによる完全なクロック周期MK
の数を表し、下位12ビットは完全なMKクロック周期の端
数を表す。推奨される4MHzをMKクロックとして使用する
と、最下位ビットは61ps（ピコ秒）の時間を意味し又は
これに対応する。本発明におけるSARAシステム12の実際
の分解能は温度と供給電圧にもよるが、一般的に約280p
s〜約180psである。結果を高速にダウンロードするため
の巡回的な読み込み（cyclic reading）だけでも、内部
カウンタを使ってアドレス（元のデータの粗及び精密カ
ウンタ51から算出）を多重化するために、１つのアドレ
スでの４つのレジスタ50の読み込みができるようになっ
ている。すべての機能は、８ビットのマイクロコントロ
ーラ・インターフェース54に接続されたレジスタ38、4
0、42、44、46を利用して制御される。SARAシステム12
は、意図した位置と温度計測のための２つのモードを提
供する。

−システムに設置される限りにおけるすべて（マイクロ
コントローラは新しい結果が入力される前に読み込みを
することができるように十分に高速なものでなければな
らない） −アドレス可能な位置（16のうちの１つ）又は（RTD）
ポート番号（８のうちの１つ）に対応する８つの温度ポ
ート SARAシステム12は、連続計測モードで動作するように
設計されている。SARAシステム12は、スタートアウトピ
ン（startout pin）がスタートインピン（startin pi
n）に接続されている場合には、最大255MKクロック周期
までプログラム可能なパルス長を持った呼びかけ信号パ
ルスを生成して送信し又は送出することができる。SARA
システム12は、また、スタートアウトピンと接続されて
いないスタートインピンからの呼びかけ信号パルス又は
入力パルスによって時間計測を開始する外部スタートモ
ードで動作するように設計されている。

高ノイズ阻止ウィンドウ42a、42b及びサイクル時間38
a、38bをプログラムするための２つの16ビット・レジス
タが設けられている。ウィンドウは、低い値に設定さ
れ、内部カウンタ（SARAの内部）がサイクル時間38a、3
8bのカウントを終了した後に、ウィンドウ42a、42bの値
になると、ストップイン（Stopin）を不可能とし、マイ
クロコントローラは、磁気ひずみ装置の磁石の位置に応
じて１つの読み込み動作から次の動作のためにウインド
ウ42a、42bを調整することが可能となる。各測定には24
ビットの値とのスケーリング44が含まれており、内部の
高速な算術論理演算ユニットALU（ASRAの内部）によっ
て実行される。割込52とステータスレジスタ（status r
egister）53の１ビットの書き換えは、新しい結果を利
用可能となったときに発生する。サイクル時間38a、38b
が経過し、又はオーバーフロー（固定の上位値のみに対
する温度計測）のエラーが発生する。割り込みは、結果
レジスタ50に対し４回の読み込みを行うことにより又は
割込クリアレジスタを入出力ポート54を介して読み込む
ことによりクリアされる。

SARAシステム12は特定の磁気ひずみ位置センサ14を動
作させるために必要なイベントを適当な順序づけするよ
うにプログラムされた統制装置（state machine）であ
るコントロールユニット36を含んでおり、温度に対する
放電時間を読み取り、その測定結果を処理する。８ビッ
トの制御レジスタ46は、バス54からの制御情報を格納す
る。８ビットの長さレジスタ40は、呼びかけ信号パルス
の所望のパルス幅を格納する。サイクルタイム高及び低
レジスタ38a、38bは、呼びかけ信号のシーケンスの繰り
返し速度についての16ビットの情報を格納する。高及び
低HNR（高ノイズ阻止）レジスタ42a、42bは、測定され
た時間間隔の終了予定時刻の近くでの時間ウィンドウに
ついての16ビットの情報を格納する。ウィンドウの外で
発生するすべてのパルスは、米国特許第4,721,902号に
より詳しく説明されているように阻止される。

入出力インターフェースバスすなわち入出力ポート54
はマイクロコントローラのインターフェースであり、イ
ンテル社（Intel Corporation）から入手可能な、イン
テル・マイクロコントローラ・ファミリのコントローラ
・インターフェースを備えていることが望ましい。これ
は、必要に応じて外部のマイクロプロセッサ（図示しな
い）との間で双方向の通信を行うために使用される。時
間計測ユニット48は、結果レジスタ50に格納されたスタ
ートパルスからストップパルスの期間における磁石の位
置を表す28ビットの結果値を判定する。係数逓減率が1.
0の時には、結果値の上位16ビットは、粗カウントを判
定するMKクロックのような内部（又は外部）の水晶発振
器によって制御された粗クロックの周期全体に対するカ
ウント値である。結果値の下位12ビットは、パルス（発
振）リングカウンタすなわち精密なカウントを判定する
ための上述の種類の精密クロック58から得られる。時間
計測ユニット48は、また、24ビットの係数逓減率を格納
するための３つの８ビット・レジスタ44を有している。

係数逓減率は、１ビットに対応するインチ数（センチ
メートル数）を表し、例えば、水晶発振器のクロックが
2MHzで動作すると仮定すると、ウェーブガイドの中での
音波の速度は１インチあたり9.05125μｓであるため、
出力スケーリングは１ビットあたり0.013487インチとす
べきであり、この場合の係数逓減率は01B9EDhであっ
て、これは000186A0hの測定カウントがスケーリングの
後に100.000インチとして格納されることを意味する。

結果レジスタ50は、磁石の位置を表す全カウントを格
納するために使用される４つの８ビット・レジスタによ
って構成される。

マイクロコントローラ54は、比較器30のスレッショル
ド電圧を変化させて送出エレメント（遠隔の磁石）から
の信号を測定しやすい値に保つことによってSARAによる
測定の効率化にも貢献する。マイクロコントローラ54
は、この作業をEPOT（電子ポテンショメータ、electron
potentiometer）60で、送出エレメントすなわち磁石が
信号源から遠ざかるにつれて電圧を変化させることによ
って実行する。また、EPOTの制御メカニズムは、信号を
時間により変化させて、信号強度を調整し保持するため
に使用することができる。

マイクロコントローラ54は、参照のために明細書及び
図面をここで引用するデービッド・ナイス（David Nyc
e）による“Pulse Detector"と題する1995年10月27日出
願の米国特許出願第08/549,491号に示すようにマイクロ
コントローラによって実行されるEPOT制御のための制御
ロジックを有するEPOTを含むものであっても良い。

さらに、図２に示すように、温度の計測は、時間計測
ユニット48とその時間の計測結果を使用してRTD34の温
度を決定する温度計測ユニット62によって行われる。温
度計測ユニット62の詳細を図３に示すが、同図によれ
ば、温度計測ユニット62は、温度検出のためのRTD34に
放電を行うコンデンサC₀64と、コンデンサ64に接続され
たSNSすなわちシュミットトリガ入力（Schmitt Trigger
Input）66と、トランジスタ68とにより構成される。電
圧がSNS入力66のスレッショルド電圧に達すると、時間
の計測は停止され、CHA出力70が高インピーダンスから
低インピーダンス状態となり、コンデンサ64が再び充電
される。

測定の対象である放電時間すなわち時間幅は、各RTD3
4の抵抗値とトランジスタ68の抵抗値、電源電圧、コン
デンサ64およびSNS入力66のスレッショルド電圧に依存
している。基準レジスタ32、78を利用することにより、
これらの影響（RTDによる影響を除く）を排除すること
ができる。SARAシステム12は、スタートパルスとストッ
プパルスとの間の時間を計測し、又はコンデンサをスレ
ッショルド電圧まで放電するための時間を計測する。

温度計測ユニット62は、図３に示すように抵抗値を時
間幅に変換する。これにより、RTD34又はその他の抵抗
値の測定が可能となる。作用としては、充電ピン即ちCH
Aピン68が、計測コンデンサC₀64を電源電圧まで充電す
る。次に、充電ピン68は接続を遮断される。ポートP₀72
は、電流制限器R_ref74と加速コンデンサC_ref76とを介し
てトランジスタQ_ref68を導通状態とする。これにより、
コンデンサC₀64が測定の対象である抵抗R_ref78を通じて
放電される。センサ即ちSNSピン66は、コンデンサC₀64
が或るスレッショルド電圧まで放電されるとこれを感知
する。ポートP₀72をオンとした時点からコンデンサC₀64
が放電する時点までの時間は、抵抗R_ref78の抵抗値に比
例する。この時間は記憶され、例えば、ポートP₁72a、
抵抗R₁74a、加速コンデンサC₁76a、トランジスタQ₁68a
によって抵抗R_Tmp178a等を計測するといったように、測
定の対象となる各抵抗について同様な作用が繰り返され
る。時間幅の計測は、図２における位置磁石の計測につ
いて説明したと同様な方法によって行われる。すべての
測定が完了すると、温度の測定結果（R_Tmp1〜R_Tmp3）
は、抵抗R_ref74の測定結果によりスケール処理される。
抵抗R_ref74は温度係数が非常に小さい精密な抵抗であ
り、抵抗基準として利用されている。

SARAシステム12は、例えばASICのレベル及び温度を計
算するために実行時間及び放電時間を計測するために開
発されたものである。SARAシステム12は、CMOSのゲート
を集積した回路（CMOS−Sea−of−Gates）であり、3.3
ボルトで動作する。最高の精度を得るために、SARAシス
テム12の各電源ピン（CX61〜CX64）について大きなバッ
ファ容量が必要となる。

上述したように、温度は、基準抵抗及びPt1000 80（R
TD白金1000オーム）の放電時間に基づいた抵抗関係につ
いての計算によって決定される。上述したように、コン
デンサを放電出力であるCHA出力70によって充電し、CHA
出力70をオフ（高インピーダンス）とすることにより、
ポート出力が高レベルとなって、コンデンサは抵抗とト
ランジスタを介して放電される。SARAシステム12の内部
で時間測定が開始される。コンデンサの電圧がシュミッ
トトリガすなわちSNS入力66（又はSNS入力66に接続され
た外部比較器30）のスレッショルド電圧に達すると、時
間の計測は停止され、CHA出力が再びハイとなって次の
測定のためにコンデンサを充電する。SARAシステム12
は、温度測定のために次の２つのモードを持っている。

−１つの抵抗（ポート）の放電時間を測定する。

−ポート０からポートｘまでの放電時間を順次測定す
る。

未知の抵抗（Rtmp）を計算するには、基準抵抗の値に
RtmpとRrefの放電時間の比を乗算する。

測定の精度を高めるため、温度の計算にあたって次の
アルゴリズムが使用される。複数のモードがポート０か
らポート６までの放電時間を測定するために使用され
る。このような測定では256回の放電時間が加えられ、
各ポートについて256回の測定結果の合計がマイクロコ
ントローラに記憶される。２つのポートは基準抵抗を測
定し、他のポートは、０℃においてca.1000オームの抵
抗値を持つRTD（Pt1000）を測定する。これらの基準抵
抗は1000オームと2000オームの既知の抵抗値を有してい
る。Rref2とRref1の合計値の差（Sdiff＝Sref2−Sref
1）は、1000オームの基準として利用される。遅延時間
のため、例えば、トランジスタQ1の切り替え時間は、す
べての値及びオフセットToffを含む。各測定時において
測定される過渡的なオフセットであるToffを測定するこ
とにより、遅延時間が究極的に測定時間から除外され
る。差Sdiffを計算することにより、オフセットToffを
小さくすることができる。1000オームの抵抗Sref1の合
計値にはオフセットが含まれているため、オフセット自
体はToff＝Sref1−Sdiffにより計算することができる。
Toffは全RTDの合計から差し引かれる。これらの訂正さ
れた合計はRTDの抵抗に対して線形である。抵抗値を得
るためこれらは1000オーム基準Sdiffによって割算され
る。Pt1000の抵抗値は、温度変化に対しほとんど線形に
変化するため、線形の数式により抵抗値から温度を算出
することができる。遅延時間Toffは、各ポートを通じて
必ずしも同じ時間ではない。この誤差をなくすために
は、各ポートについて個々に遅延時間を決定し、これを
EEPROMに記憶して計算に使用する。

Pt1000の抵抗値は、温度に対して完全に線形に変化す
るわけではなく、また、それぞれの絶対的な抵抗値にば
らつきがあるが、同じ温度係数を持っている。これは、
計算において考慮することができ、Pt1000の参照マニュ
アルに示されるように、僅かな非線形性に対する調整を
加えることができる。

このようにSARA12システムは、位置センサ内の精確な
発振器の所定の周波数に対する時間間隔の測定における
分解能を向上するための方法を、前記の分解能の向上を
図るために複数の時間間隔の平均化や合計値の集計を必
要とすることなく提供するものである。これは以下を含
む。

時間の計測において上位ビットに対応する粗カウント
を提供するための精密発振器第１手段 時間の計測において下位ビットに対応する精密なカウ
ントを提供するための高周波発振器第２手段 前記第１及び第２の手段からの粗カウント及び精密な
カウントを記憶するためのレジスタ、該レジスタは、時
間や抵抗のような物理的変数値の決定に利用するため
の、時間的な位置測定或いはその他の測定結果である時
間の、完全な高分解能測定値を含んでいる 精密な発振器は水晶によって制御される。高周波発振
器としてリング発振器を使用することができる。

粗カウントと精密カウントの完全な組み合わせは、ウ
ェーブガイドに対して１つの励起パルスほどの少ないパ
ルスを供給することにより得られる。

ウェーブガイドの励起のための呼びかけ信号パルス
は、プログラム可能な長さを有している。位置センサに
関連して抵抗値を測定するため、コンデンサの放電と、
該コンデンサをスレッショルド電圧まで放電するために
必要な時間の測定と、前記の充電と放電を生じさせるた
めの制御回路とが必要とされ、測定対象である抵抗値は
温度の変化に応じて変化するが、この抵抗値の変化は温
度を測定するために使用される。

制御回路は、測定対象である複数の抵抗値を重ね合わ
せるために使用され、このような抵抗のうち少なくとも
１つは較正のための基準となり得るような安全なものと
なっている。

位置の検知については、生のカウントは測定された位
置を表し、この生のカウントを所望の単位にスケール処
理するための係数逓減率も記憶されている。

位置検知のためのセンサは、また、帰還パルスの到達
が予想される時間を囲むウインドウを持っており、該ウ
ィンドウにおいて規定される時間枠の外では受信回路に
よる信号の受信が行われず、前記ウィンドウによって規
定される時間は、粗カウントのレジスタの値を使用して
所定のカウント数を減算することによって得ることがで
きる。

本発明を特定の実施形態に関連して説明したが、以上
の説明に照らせば、当業者にとっては多くの代替手段と
変更が自明であることはいうまでもない。したがって、
本発明は、添付する請求の範囲の精神及び範囲内のあら
ゆると代替手段と変更のすべてを包含することを意図し
たものである。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−220814（ＪＰ，Ａ) 特開 平１−164118（ＪＰ，Ａ) 特開 平７−99450（ＪＰ，Ａ) 実開 平４−55528（ＪＰ，Ｕ) 特表 平６−501541（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01B 7/14 G01B 7/00 G04F 10/04 G01D 5/14

Claims (21)

(57)【特許請求の範囲】
1. 【請求項１】磁気ひずみ装置に関連する磁石の位置に対
   応する時間間隔を測定する方式であって、 a.SARAシステムによりスタートパルスを生成する段階
   と、 b.磁気ひずみ装置にスタートパルスを送信する段階と、 c.SARAシステムにおいて磁気ひずみ装置からの入力信号
   を受信する段階と、 d.前記入力信号とスレッショルド値とを比較することに
   よりストップパルスを生成する段階と、 e.粗クロックにより生成された粗いカウントとリング発
   振器により生成される精密なカウントは、それぞれ独立
   して構成され、 ストップパルスの発生時に、前記粗いカウントと精密な
   カウントを記憶する段階と、 f.粗いカウントと精密なカウントとを加算することによ
   り、約280psより短い時間の分解性能を持った時間間隔
   を形成する段階と、 g.時間間隔を磁気ひずみ装置に関連する磁石の位置に変
   換する段階と、 を有する方法。
2. 【請求項２】前記SARAが連続的に動作する請求項１に記
   載の方法。
3. 【請求項３】前記SARAが外部信号源にっよって起動する
   請求項１に記載の方法。
4. 【請求項４】前記入力信号が受信されるとノイズが高ノ
   イズ阻止ウィンドウによって阻止される請求項１〜３の
   いずれかに記載の方法。
5. 【請求項５】測定結果である時間間隔が係数逓倍減率に
   よって調整される請求項１〜４のいずれかに記載の方
   法。
6. 【請求項６】前記磁石が複数であり、前記段階ｃでは前
   記入力信号が磁気ひずみ装置の各磁石から受信され、前
   記段階ｄ〜ｇでは各磁石の位置が計算される請求項１〜
   ５のいずれかに記載の方法。
7. 【請求項７】時間間隔によりRTDの温度を測定する方法
   であって、 （ａ）コンデンサを充電する段階と、 （ｂ）前記コンデンサの前記RTDを通じた放電のための
   条件を生成する段階と、 （ｃ）前記コンデンサの電圧とスレッショルド電圧値と
   を比較してストップパルスを生成する段階と、 （ｄ）前記ストップパルスの発生時に、粗クロックによ
   り生成された粗いカウンタと、リング発振器により生成
   される精密なカウントを記憶する段階と、 （ｅ）粗いカウンタと精密なカウンタとを加算すること
   により、約280psより短い時間の分解性能を持った時間
   間隔を形成する段階と、 （ｆ）時間間隔を前記RTDの温度に変換する段階と、 を有する方法。
8. 【請求項８】前記RTDが複数であり、前記段階（ａ）〜
   （ｆ）が複数回実行され、複数のRTDのそれぞれに対し
   て少なくとも１回実行される請求項７に記載の方法。
9. 【請求項９】前記複数のRTDのうちの１つが基準とされ
   るRTDであり、他のRTDの少なくとも１つについて計算さ
   れた温度が基準とされるRTDの基準温度により調整され
   る請求項８に記載の方法。
10. 【請求項１０】前記時間間隔が温度に比例する請求項７
    〜９のいずれかに記載の方法。
11. 【請求項１１】前記段階（ａ）〜（ｆ）が前記RTDに対
    して複数回繰り返して実行され、計算した温度が平均化
    される請求項７〜10のいずれかに記載の方法。
12. 【請求項１２】磁石ひずみ装置に関連する磁石の位置に
    対応する時間間隔を測定する装置であって、 a.マイクロコンピュータと粗クロックと精密クロックを
    有するセンサ改良型動作時間間隔獲得システムと、 b.前記獲得システムに接続されたパルス発生器であっ
    て、前記磁石のための前記獲得システムに前記磁気ひず
    み装置を介して応答するスタートパルスを生成し、前記
    磁石の位置に対応する前記磁気ひずみ装置からの帰還パ
    ルスを受信するための手段を有するものと、 c.前記獲得システムと前記磁気ひずみ装置に接続され、
    前記帰還パルスとスレッショルド値とを比較して前記粗
    クロックと精密クロックに対するストップパルスを形成
    する比較器とを備え、 d.前記マイクロコンピュータは、前記スタートパルスが
    開始すると前記粗クロックからの粗いカウンタを積算す
    る粗いカウンタと、リング発振器により生成される精密
    カウンタを有し、これらのカウンタは前記獲得システム
    が前記ストップパルスを受信すると停止し、 e.前記マイクロコンピュータは、前記互いに独立して形
    成の粗いカウントと精密なカウントを加算することで、
    磁石の位置に対応する時間間隔を決定する装置。
13. 【請求項１３】前記獲得システムが連続的に動作する請
    求項12に記載の装置。
14. 【請求項１４】更に、外部の信号源を有し、前記獲得シ
    ステムは、前記外部の信号源に接続されており、前記外
    部の信号源に応答して動作する請求項12に記載の装置。
15. 【請求項１５】前記獲得システムが前記帰還パルスのノ
    イズを阻止するための手段を有する請求項12〜14のいず
    れかに記載の装置。
16. 【請求項１６】前記マイクロコンピュータが係数逓減率
    を有し、前記時間間隔を係数逓減率によってスケーリン
    グ処理をするための手段を有する請求項12〜15のいずれ
    かに記載の装置。
17. 【請求項１７】前記磁気ひずみ装置には複数の磁石があ
    り、前記パルス発生器には各磁石の位置に対応する帰還
    パルスを受信するものであり、前記獲得システムは前記
    比較器からの複数のストップパルスを受信するようにな
    っており、また、各磁石について、対応する粗いカウン
    トを精密なカウントに加算して時間間隔を測定する手段
    を有している請求項12〜16のいずれかに記載の装置。
18. 【請求項１８】RTDの温度を測定する装置であって、 前記RTDに並列に結線されたコンデンサと、 前記RTDに並列に結線された基準とされるRTDと、 各RTD及び基準RTDは直列に接続のトランジスタを有する
    と共に、このトランジスタは前記コンデンサと並列に接
    続してあり、 前記コンデンサを充電する第１の手段と、 選択されたRTDと前記基準とされるRTDを介して前記コン
    デンサを放電させる第２の手段と、 マイクロコンピュータと粗クロックと精密クロックとを
    有するセンサ改良型動作時間間隔獲得システムと、 前記獲得システムによって作動され、前記トランジスタ
    の中から選択された１つを導通させる第３の手段と、 前記獲得システムと前記コンデンサに接続され、前記コ
    ンデンサの電圧とスレッショルド電圧値とを比較して前
    記粗クロックと精密クロックに対するストップパルスを
    形成する比較器とを備え、 前記マイクロコンピュータは、前記コンデンサの放電開
    始により、前記粗クロックからの粗いカウントを積算す
    る粗いカウンタと、リング発振器により生成される精密
    なカウンタを有し、 前記粗いカウンタと精密なカウンタは前記ストップパル
    スによって停止し、 前記マイクロコンピュータは、前記粗カウンタと精密カ
    ウンタを加算し、この値を基に温度を決定する第４の手
    段を有している装置。
19. 【請求項１９】前記マイクロコンピュータは、前記選択
    されたRTDの温度を前記基準とされるRTDの温度によって
    調整する請求項18に記載の装置。
20. 【請求項２０】前記基準とされるRTDの温度は、前記基
    準とされるRTDの値を測定することによって形成される
    請求項19に記載の装置。
21. 【請求項２１】更に、複数の温度を平均化する第５の手
    段を有する請求項18〜20のいずれかに記載の装置。