JP2998989B2 - 電圧―デジタル変換器 - Google Patents
電圧―デジタル変換器Info
- Publication number
- JP2998989B2 JP2998989B2 JP2514937A JP51493790A JP2998989B2 JP 2998989 B2 JP2998989 B2 JP 2998989B2 JP 2514937 A JP2514937 A JP 2514937A JP 51493790 A JP51493790 A JP 51493790A JP 2998989 B2 JP2998989 B2 JP 2998989B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- output
- voltage
- circuit
- packets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L1/00—Measuring force or stress, in general
- G01L1/20—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress
- G01L1/22—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges
- G01L1/225—Measuring circuits therefor
- G01L1/2256—Measuring circuits therefor involving digital counting
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L1/00—Measuring force or stress, in general
- G01L1/20—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress
- G01L1/22—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges
- G01L1/2268—Arrangements for correcting or for compensating unwanted effects
- G01L1/2281—Arrangements for correcting or for compensating unwanted effects for temperature variations
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Fluid Pressure (AREA)
- Analogue/Digital Conversion (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Electronic Switches (AREA)
- Medical Treatment And Welfare Office Work (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】 発明の背景 1.発明の分野 本発明は、入力電圧信号のデジタル表示を提供する電
圧−デジタル変換器に係り、特に、その分解能を変化さ
せるバーニア（vernier）調整の可能な電圧−デジタル
変換器に関するものである。
圧−デジタル変換器に係り、特に、その分解能を変化さ
せるバーニア（vernier）調整の可能な電圧−デジタル
変換器に関するものである。
2.従来技術 電圧−デジタル変換器は、一般的に、検出パラメータ
を直ちに分析したり、または遠隔地へ転送したりするた
めに、検出パラメータをデジタル値に変換するために利
用されている。各種の制御システムにおいて、検出パラ
メータは適切な制御ループ調節を実行するために測定さ
れて数値化される。
を直ちに分析したり、または遠隔地へ転送したりするた
めに、検出パラメータをデジタル値に変換するために利
用されている。各種の制御システムにおいて、検出パラ
メータは適切な制御ループ調節を実行するために測定さ
れて数値化される。
一般的に、速度および精度は、制御ループを効果的に
機能させるうえで重要である。速度および精度を改善す
ることができれば、その利益は著しい。フリック等（Fr
ick）による「バーニア測定を備えたトランスミッタ（T
ransmitter with Vernier Measurement）」という名称
の米国特許第4791352号および同時継続中の特許出願第0
7/175627号（1988年３月30日出願）の「測定回路」で
は、積分器内に累積される複数の電極パケットを利用し
て変換を行うことにより、パラメータ／デジタル変換器
の速度および分解能を著しく改善した。各パケットでの
電荷量は検出パラメータを表す。累積された電荷は基準
値の比較され、その結果の出力は、積分器内の電荷パケ
ットの累積を制御するためのフィードバック信号として
利用される。測定期間中に発生した電荷パケットの数は
検出パラメータを表す。検出パラメータのデジタル値は
電荷パケットの計数値に基づいて決定される。
機能させるうえで重要である。速度および精度を改善す
ることができれば、その利益は著しい。フリック等（Fr
ick）による「バーニア測定を備えたトランスミッタ（T
ransmitter with Vernier Measurement）」という名称
の米国特許第4791352号および同時継続中の特許出願第0
7/175627号（1988年３月30日出願）の「測定回路」で
は、積分器内に累積される複数の電極パケットを利用し
て変換を行うことにより、パラメータ／デジタル変換器
の速度および分解能を著しく改善した。各パケットでの
電荷量は検出パラメータを表す。累積された電荷は基準
値の比較され、その結果の出力は、積分器内の電荷パケ
ットの累積を制御するためのフィードバック信号として
利用される。測定期間中に発生した電荷パケットの数は
検出パラメータを表す。検出パラメータのデジタル値は
電荷パケットの計数値に基づいて決定される。
精度の向上は、フリック等の発明では、各測定サイク
ルにバーニア補正装置（Vernier adjustment）を付加す
ることにより達成される。バーニア補正装置は、デジタ
ル−電圧変換器の分解能を変更するような補正である。
複数の第１電荷パケットは、測定周期の第１期間中に第
１の励起電位によって発生され、積分器に累積された電
荷の“粗調整（coarse adjusment）”に利用される。複
数の第２電荷パケットは、測定周期の第２期間中に、第
１の励起電位よりも低い第２の励起電位によって発生す
る。各電荷パケット内の電荷量は励起電位によって変化
するので、複数の第２電荷パケットは、積分器に累積さ
れた電荷の“微調整（fine adjustment）”に利用され
る。微調整によって粗調整よりも更に正確なデジタル値
が得られる。
ルにバーニア補正装置（Vernier adjustment）を付加す
ることにより達成される。バーニア補正装置は、デジタ
ル−電圧変換器の分解能を変更するような補正である。
複数の第１電荷パケットは、測定周期の第１期間中に第
１の励起電位によって発生され、積分器に累積された電
荷の“粗調整（coarse adjusment）”に利用される。複
数の第２電荷パケットは、測定周期の第２期間中に、第
１の励起電位よりも低い第２の励起電位によって発生す
る。各電荷パケット内の電荷量は励起電位によって変化
するので、複数の第２電荷パケットは、積分器に累積さ
れた電荷の“微調整（fine adjustment）”に利用され
る。微調整によって粗調整よりも更に正確なデジタル値
が得られる。
フリック等の発生になるバーニア装置によって速度と
分解能は共に改善されたが、大まかおよび細かな励起電
位を発生させるために構成（抵抗または容量分圧器、プ
ログラマブル利得演算増幅器、あるいは他の分圧器を用
いる）が複雑になり、回路の様々な調整が必要になっ
た。電荷パケットを都合良く計数できるようにするため
に、抵抗分圧比は整数Ｎに調整され、各分圧器は互いに
同じ値Ｎで一致しなければならない。したがって、所望
の速度および分解能を有するが、大まかおよび細かな励
起電位を発生させるための複雑な回路構成を必要としな
いバーニア装置を供給する必要がある。
分解能は共に改善されたが、大まかおよび細かな励起電
位を発生させるために構成（抵抗または容量分圧器、プ
ログラマブル利得演算増幅器、あるいは他の分圧器を用
いる）が複雑になり、回路の様々な調整が必要になっ
た。電荷パケットを都合良く計数できるようにするため
に、抵抗分圧比は整数Ｎに調整され、各分圧器は互いに
同じ値Ｎで一致しなければならない。したがって、所望
の速度および分解能を有するが、大まかおよび細かな励
起電位を発生させるための複雑な回路構成を必要としな
いバーニア装置を供給する必要がある。
発明の要約 トランスミッタは、例えば圧力のようなパラメータを
検出し、検出パラメータに応じた出力信号を供給する。
トランスミッタは、変換の速度や分解能を向上させるた
めのバーニア補正装置を有する電圧−デジタル変換器を
具備している。変換は、入力電圧信号を表すデジタル出
力を発生する測定期間を１つ以上有している。入力電圧
信号は検出パラメータを表している。
検出し、検出パラメータに応じた出力信号を供給する。
トランスミッタは、変換の速度や分解能を向上させるた
めのバーニア補正装置を有する電圧−デジタル変換器を
具備している。変換は、入力電圧信号を表すデジタル出
力を発生する測定期間を１つ以上有している。入力電圧
信号は検出パラメータを表している。
電圧−デジタル変換器は、選択可能な複数の大きさ
（容量値）の蓄積容量を供給するために入力電圧信号に
接続された充電回路を備えている。入力電圧信号は、周
期的に蓄積容量を充放電したり、印加された入力電圧信
号や選択された容量の大きさを示す電荷出力を供給する
ために選択的に利用される。
（容量値）の蓄積容量を供給するために入力電圧信号に
接続された充電回路を備えている。入力電圧信号は、周
期的に蓄積容量を充放電したり、印加された入力電圧信
号や選択された容量の大きさを示す電荷出力を供給する
ために選択的に利用される。
電荷累算回路は、充電回路からの電荷を累算するため
に電荷出力に接続されている。累算された総電荷量は、
充電回路から放電された電荷量の積分値に比例する。電
荷累算回路は、累算された電荷と基準電荷との比較結果
を表す平衡出力を供給する。
に電荷出力に接続されている。累算された総電荷量は、
充電回路から放電された電荷量の積分値に比例する。電
荷累算回路は、累算された電荷と基準電荷との比較結果
を表す平衡出力を供給する。
タイミング回路は、平衡出力の関数としてフィードバ
ック信号を供給するために平衡出力に接続されており、
このフィードバック信号は、電荷出力に連続した電荷パ
ケットを発生させるための蓄積コンデンサの充放電を制
御する。電荷パケットの第１の列は、充電回路において
第１の容量値が選択された時に、累算電荷を第１組の限
度内で基準電荷の側へ駆動する。電荷パケットの第２の
列は、充電回路において第２の容量値が選択された時
に、累算電荷を第２組の限度内で基準電荷の側へ駆動す
る。
ック信号を供給するために平衡出力に接続されており、
このフィードバック信号は、電荷出力に連続した電荷パ
ケットを発生させるための蓄積コンデンサの充放電を制
御する。電荷パケットの第１の列は、充電回路において
第１の容量値が選択された時に、累算電荷を第１組の限
度内で基準電荷の側へ駆動する。電荷パケットの第２の
列は、充電回路において第２の容量値が選択された時
に、累算電荷を第２組の限度内で基準電荷の側へ駆動す
る。
演算回路は、測定周期内に発生した電荷パケットの数
を計数するためにタイミング回路に接続されている。演
算回路は出力回路に供給されるデジタル出力を発生し、
前記出力回路は、電圧入力信号を示す出力信号を計数値
の関数として発生する。
を計数するためにタイミング回路に接続されている。演
算回路は出力回路に供給されるデジタル出力を発生し、
前記出力回路は、電圧入力信号を示す出力信号を計数値
の関数として発生する。
本発明の一実施例では、ストレン（歪み）ゲージ変換
器回路は、上記した本発明による第１および第２の電圧
−デジタル変換器を備えている。変換器回路もまた、抵
抗ブリッジおよびこの抵抗ブリッジに直列接続された少
なくとも１つの精密抵抗をも備えている。抵抗ブリッジ
は圧力および温度に反応する。しかしながら、精密抵抗
の温度変化率は抵抗ブリッジの温度変化率よりも小さ
い。第１の電圧−デジタル変換器は、精密抵抗の端子間
における電圧降下を代表し、しかも抵抗ブリッジの温度
を示す出力を供給する。第２の電圧−デジタル変換器
は、抵抗ブリッジに加えられた圧力およびその温度を表
す出力信号を供給する。演算回路は、温度補償された印
加圧力を表すデジタル値を発生するために、第１の電圧
−デジタル変換器の出力と第２の電圧−デジタル変換器
の出力とを組み合わせる。
器回路は、上記した本発明による第１および第２の電圧
−デジタル変換器を備えている。変換器回路もまた、抵
抗ブリッジおよびこの抵抗ブリッジに直列接続された少
なくとも１つの精密抵抗をも備えている。抵抗ブリッジ
は圧力および温度に反応する。しかしながら、精密抵抗
の温度変化率は抵抗ブリッジの温度変化率よりも小さ
い。第１の電圧−デジタル変換器は、精密抵抗の端子間
における電圧降下を代表し、しかも抵抗ブリッジの温度
を示す出力を供給する。第２の電圧−デジタル変換器
は、抵抗ブリッジに加えられた圧力およびその温度を表
す出力信号を供給する。演算回路は、温度補償された印
加圧力を表すデジタル値を発生するために、第１の電圧
−デジタル変換器の出力と第２の電圧−デジタル変換器
の出力とを組み合わせる。
図面の簡単な説明 図１は、本発明の電圧−デジタル変換器を備えたトラ
ンスミッタのブロック図である。
ンスミッタのブロック図である。
図２は、ストレンゲージ圧力センサおよび本発明によ
る第１および第２の電圧−デジタル変換器を備えたセン
サプロセッサ回路のブロック図である。
る第１および第２の電圧−デジタル変換器を備えたセン
サプロセッサ回路のブロック図である。
実施例 図１は、本発明を適用した電圧−デジタル変換器を含
むトランスミッタ10のブロック図である。電圧−デジタ
ル変換器は、検出されたパラメータを表すトランスミッ
タ出力にパラメータセンサ出力を変換するために継続的
な連続測定を実行する。
むトランスミッタ10のブロック図である。電圧−デジタ
ル変換器は、検出されたパラメータを表すトランスミッ
タ出力にパラメータセンサ出力を変換するために継続的
な連続測定を実行する。
図１に示した実施例では、トランスミッタ10は、加え
られた圧力Ｐに応答するストレンゲージ回路12を含んで
いる。ストレンゲージ回路12は、抵抗ブリッジ14および
前置増幅器16を有している。抵抗ブリッジ14は、それぞ
れの抵抗値が加えられた圧力Ｐに感応する抵抗18、20、
22、24を含み、抵抗18と24との接続点は出力回路28の供
給電圧Vsupplyに接続されている。抵抗ブリッジ14は、
電圧Vsupplyによって電気的に付勢され、抵抗20、22間
の接続部において、当該システムのグランド30に接続さ
れている。加えられた圧力Ｐを代表するセンサの出力電
位は、前置増幅器16の反転入力（−）および非反転入力
（＋）に供給される。反転入力（−）は抵抗22、24間に
接続され、非反転入力（＋）は抵抗18、20間に接続され
る。前置増幅器16は、トランスミッタ入力として、圧力
Ｐを代表するストレンゲージ出力信号VINを出力するト
ランスミッタ入力信号VRは、トランスミッタ10に基準電
圧を供給する電圧Vsupplyに接続される。トランスミッ
タ入力信号V0は、抵抗20、22間およびグランド30に接続
されている。前記のように接続された電圧入力信号VR、
VIN、V0は、抵抗ブリッジ14に加えられた圧力Ｐを代表
する電位V1、V2を発生する。電位V1は電圧VRとVINとの
差である。電位V2は電圧VINとV0との差である。
られた圧力Ｐに応答するストレンゲージ回路12を含んで
いる。ストレンゲージ回路12は、抵抗ブリッジ14および
前置増幅器16を有している。抵抗ブリッジ14は、それぞ
れの抵抗値が加えられた圧力Ｐに感応する抵抗18、20、
22、24を含み、抵抗18と24との接続点は出力回路28の供
給電圧Vsupplyに接続されている。抵抗ブリッジ14は、
電圧Vsupplyによって電気的に付勢され、抵抗20、22間
の接続部において、当該システムのグランド30に接続さ
れている。加えられた圧力Ｐを代表するセンサの出力電
位は、前置増幅器16の反転入力（−）および非反転入力
（＋）に供給される。反転入力（−）は抵抗22、24間に
接続され、非反転入力（＋）は抵抗18、20間に接続され
る。前置増幅器16は、トランスミッタ入力として、圧力
Ｐを代表するストレンゲージ出力信号VINを出力するト
ランスミッタ入力信号VRは、トランスミッタ10に基準電
圧を供給する電圧Vsupplyに接続される。トランスミッ
タ入力信号V0は、抵抗20、22間およびグランド30に接続
されている。前記のように接続された電圧入力信号VR、
VIN、V0は、抵抗ブリッジ14に加えられた圧力Ｐを代表
する電位V1、V2を発生する。電位V1は電圧VRとVINとの
差である。電位V2は電圧VINとV0との差である。
トランスミッタ10はスイッチ網32、充電回路34、電荷
累算回路36、制御回路38、および出力回路28により構成
されている。制御回路38は、ストレージスイッチ制御回
路40、スイッチ網制御回路42、演算回路44、およびタイ
ミング回路46により構成されている。タイミング回路46
は、ストレージスイッチ制御回路40、スイッチ網制御回
路42、および演算回路44の動作を制御することにより測
定周期を制御する。さらにタイミング回路46は、電荷累
算回路36、スイッチ制御回路40、およびスイッチ網制御
回路42間のフィードバックループを閉じる。演算回路44
は、抵抗ブリッジ14に加えられた圧力Ｐを代表するデジ
タル値Ｄを決定する。
累算回路36、制御回路38、および出力回路28により構成
されている。制御回路38は、ストレージスイッチ制御回
路40、スイッチ網制御回路42、演算回路44、およびタイ
ミング回路46により構成されている。タイミング回路46
は、ストレージスイッチ制御回路40、スイッチ網制御回
路42、および演算回路44の動作を制御することにより測
定周期を制御する。さらにタイミング回路46は、電荷累
算回路36、スイッチ制御回路40、およびスイッチ網制御
回路42間のフィードバックループを閉じる。演算回路44
は、抵抗ブリッジ14に加えられた圧力Ｐを代表するデジ
タル値Ｄを決定する。
トランスミッタ入力電圧VR、VIN、V0はスイッチ網32
内において、それぞれスイッチ48、50、52の接続されて
いる。スイッチ網制御回路42は、電圧VR、VIN、V0のい
ずれか１つを選択的に充電回路34へ供給するためにスイ
ッチ48、50、52を制御する。スイッチ網制御回路42は、
選択された、電圧が充電回路34の入力へ供給され、充電
回路34がグランドに接続されている間に、スイッチ54、
54A、および56、56Aを付勢する。
内において、それぞれスイッチ48、50、52の接続されて
いる。スイッチ網制御回路42は、電圧VR、VIN、V0のい
ずれか１つを選択的に充電回路34へ供給するためにスイ
ッチ48、50、52を制御する。スイッチ網制御回路42は、
選択された、電圧が充電回路34の入力へ供給され、充電
回路34がグランドに接続されている間に、スイッチ54、
54A、および56、56Aを付勢する。
充電回路34は、コンデンサC1、C2によって構成された
蓄積コンデンサC1、C2を有する。スイッチ54、54Aおよ
び56、56Aにより、蓄積コンデンサC1、C2の大きさは選
択可能である。比較的容量の小さいコンデンサC1は、ス
イッチ54A、56Aを閉じることによって選択される。一
方、比較的大きなコンデンサC2は、さらにスイッチ54、
56をも同時に閉じてコンデンサC1、C2を並列接続するこ
とにより選択される。本発明の１つの実施例では、コン
デンサC1は容量値Ｃを有し、コンデンサC2は容量値（2N
−１）Ｃを有している。但し、Ｃは容量の値、ＮはC1と
C2との比率を決定する、予め設定された値である。した
がって、コンデンサC1、C2を並列接続したときの容量は
2NCとなる。
蓄積コンデンサC1、C2を有する。スイッチ54、54Aおよ
び56、56Aにより、蓄積コンデンサC1、C2の大きさは選
択可能である。比較的容量の小さいコンデンサC1は、ス
イッチ54A、56Aを閉じることによって選択される。一
方、比較的大きなコンデンサC2は、さらにスイッチ54、
56をも同時に閉じてコンデンサC1、C2を並列接続するこ
とにより選択される。本発明の１つの実施例では、コン
デンサC1は容量値Ｃを有し、コンデンサC2は容量値（2N
−１）Ｃを有している。但し、Ｃは容量の値、ＮはC1と
C2との比率を決定する、予め設定された値である。した
がって、コンデンサC1、C2を並列接続したときの容量は
2NCとなる。
測定期間中、スイッチ網制御回路42は、充電回路34内
において蓄積コンデンサC1、C2を繰返し充電あるいは放
電するために、スイッチ網32内のスイッチ48、50、52、
54、54A、56、56Aを制御する。
において蓄積コンデンサC1、C2を繰返し充電あるいは放
電するために、スイッチ網32内のスイッチ48、50、52、
54、54A、56、56Aを制御する。
スイッチ網制御回路42は先ず最初に、蓄積コンデンサ
C1、C2を、システムグランド30とトランスミッタの選択
されたいずれか１つの入力電圧V0、VIN、またはVRとの
間に接続するために、スイッチ網32内の選択されたスイ
ッチを閉じる。選択された電荷は、選択されたスイッチ
が閉じられている間、蓄積コンデンサC1、C2に累算され
る。次いで、スイッチ網制御回路42は、蓄積コンデンサ
C1、C2を放電させるためにスイッチ網32内の他の選択さ
れたスイッチを閉じ、スイッチ56を介して電荷出力62上
に電荷パケットを発生させる。ここで言う“パケット”
とは、コンデンサが第１の電位から、この第１の電位と
は異なった第２の電位に充放電されたときに、コンデン
サへ流入し、あるいはコンデンサから流出する不連続な
電荷量を表す。電荷パケット内の電荷量は蓄積コンデン
サC1、C2、蓄積コンデンサC1、C2が充電されたときに生
じる電位、および蓄積コンデンサC1、C2が放電したとき
に生じる電位の関数である。
C1、C2を、システムグランド30とトランスミッタの選択
されたいずれか１つの入力電圧V0、VIN、またはVRとの
間に接続するために、スイッチ網32内の選択されたスイ
ッチを閉じる。選択された電荷は、選択されたスイッチ
が閉じられている間、蓄積コンデンサC1、C2に累算され
る。次いで、スイッチ網制御回路42は、蓄積コンデンサ
C1、C2を放電させるためにスイッチ網32内の他の選択さ
れたスイッチを閉じ、スイッチ56を介して電荷出力62上
に電荷パケットを発生させる。ここで言う“パケット”
とは、コンデンサが第１の電位から、この第１の電位と
は異なった第２の電位に充放電されたときに、コンデン
サへ流入し、あるいはコンデンサから流出する不連続な
電荷量を表す。電荷パケット内の電荷量は蓄積コンデン
サC1、C2、蓄積コンデンサC1、C2が充電されたときに生
じる電位、および蓄積コンデンサC1、C2が放電したとき
に生じる電位の関数である。
本実施例では、蓄積コンデンサC1、C2を、第１の極性
を有する第１の累算電荷、あるいは第１の極性とは反対
の第２の極性を有する第２の累算電荷に充電するため
に、電位V1およびV2が充電回路34に選択的に印加され
る。加算用および減算用の電荷パケットは、第１および
第２の累算電荷をそれぞれ放電させることによって発生
させられる。
を有する第１の累算電荷、あるいは第１の極性とは反対
の第２の極性を有する第２の累算電荷に充電するため
に、電位V1およびV2が充電回路34に選択的に印加され
る。加算用および減算用の電荷パケットは、第１および
第２の累算電荷をそれぞれ放電させることによって発生
させられる。
測定周期の第１期間において、制御回路38は充電回路
34内のスイッチ54、54A、56、56Aを閉じて大容量2NCを
選択するように、ストレージスイッチ制御回路40を作動
させてスイッチ網制御回路42を制御する。スイッチ網制
御回路42は、累積コンデンサC1、C2を繰返し充放電させ
て電荷出力62上に加算用および減算用の電荷パケットの
第１列を発生させるために、スイッチ網32内の選択され
たスイッチを制御する。個々の加算用あるいは減算用の
電荷パケットの個数は可変であり得るが、第１列での総
電荷パケット数（N1＋N2）は予め設定されている。
34内のスイッチ54、54A、56、56Aを閉じて大容量2NCを
選択するように、ストレージスイッチ制御回路40を作動
させてスイッチ網制御回路42を制御する。スイッチ網制
御回路42は、累積コンデンサC1、C2を繰返し充放電させ
て電荷出力62上に加算用および減算用の電荷パケットの
第１列を発生させるために、スイッチ網32内の選択され
たスイッチを制御する。個々の加算用あるいは減算用の
電荷パケットの個数は可変であり得るが、第１列での総
電荷パケット数（N1＋N2）は予め設定されている。
ここで、N1は積分器64に対して（2NCV1）の電荷を供
給する電荷パケットの総数であり、また、N2は積分器64
に対して（2NCV2）の電荷を供給する電荷パケットの総
数である。
給する電荷パケットの総数であり、また、N2は積分器64
に対して（2NCV2）の電荷を供給する電荷パケットの総
数である。
第１列での電荷パケットの個々の数N1、N2は、充電回
路に供給されるときのV1、V2の極性に基づいた加算用あ
るいは減算用の電荷パケットに対応していることができ
る。
路に供給されるときのV1、V2の極性に基づいた加算用あ
るいは減算用の電荷パケットに対応していることができ
る。
電荷累算回路36は電荷出力62に接続され、電荷出力62
から供給された加算用あるいは減算用の電荷パケットを
累算する積分器64を含む。積分器64は増幅器66および容
量68によって構成されている。増幅器66の非反転入力
（＋）は、当該装置のグランド30に接続されている。増
幅器66の反転入力（−）は電荷出力62に接続されてい
る。容量68は増幅器66の反転入力と出力との間に接続さ
れている。
から供給された加算用あるいは減算用の電荷パケットを
累算する積分器64を含む。積分器64は増幅器66および容
量68によって構成されている。増幅器66の非反転入力
（＋）は、当該装置のグランド30に接続されている。増
幅器66の反転入力（−）は電荷出力62に接続されてい
る。容量68は増幅器66の反転入力と出力との間に接続さ
れている。
積分器64は、電荷パケットによって生じた電流を時間
積分することによって、電荷出力62に発生した電荷パケ
ットを累算する。加算用あるいは減算用の電荷パケット
は累算された電荷へ加算され、あるいは累算された電荷
から減ぜられる。出力電位VAは増幅器66によって出力さ
れ、積分器64に累算された電荷量を表す。出力VAは、比
較器70の反転入力（−）に接続されている。その非反転
入力（＋）はグランド30に接続されて基準値を示す。比
較器70は、累算電荷と基準電荷との比較結果を示す比較
（平衡）出力72を発生する。
積分することによって、電荷出力62に発生した電荷パケ
ットを累算する。加算用あるいは減算用の電荷パケット
は累算された電荷へ加算され、あるいは累算された電荷
から減ぜられる。出力電位VAは増幅器66によって出力さ
れ、積分器64に累算された電荷量を表す。出力VAは、比
較器70の反転入力（−）に接続されている。その非反転
入力（＋）はグランド30に接続されて基準値を示す。比
較器70は、累算電荷と基準電荷との比較結果を示す比較
（平衡）出力72を発生する。
タイミング回路46は比較出力72を参照して累算電荷が
基準電荷を上回っているか下回っているかを判定し、累
算電荷が第１の限度（limits）内に設定された基準電荷
へ向かう（近付く）ように、スイッチ網制御回路42を作
動させて加算用あるいは減算用の電荷パケットを選択的
に発生させる。第１の限度は、選択された大きな蓄積容
量2NCおよび供給された電圧V1、V2の大きさに基づい
て、測定周期の第１期間内で決定される。
基準電荷を上回っているか下回っているかを判定し、累
算電荷が第１の限度（limits）内に設定された基準電荷
へ向かう（近付く）ように、スイッチ網制御回路42を作
動させて加算用あるいは減算用の電荷パケットを選択的
に発生させる。第１の限度は、選択された大きな蓄積容
量2NCおよび供給された電圧V1、V2の大きさに基づい
て、測定周期の第１期間内で決定される。
第１の限度は、基準電荷に対する積分器64の累算電荷
の粗調整を定義する。測定周期の第１期間終了後におけ
る積分器64上での電荷のバランスは、次式（１）で表さ
れるものに近付く。
の粗調整を定義する。測定周期の第１期間終了後におけ
る積分器64上での電荷のバランスは、次式（１）で表さ
れるものに近付く。
N1・2NCV1＝N2・2NCV2 …（１） 測定周期の第２期間では、ストレージスイッチ制御回
路40は、スイッチ54、56が開放されて累算回路34内で小
さい方の容量Ｃが選択されるようにスイッチ網制御回路
42を動作させる。スイッチ網制御回路42は、次いで、加
算用あるいは減算用の電荷パケットの第２列を発生させ
るために、スイッチ網32内で選択されたスイッチを付勢
する。第２列での電荷パケットの総数（N3＋N4）も予め
設定された値となる。
路40は、スイッチ54、56が開放されて累算回路34内で小
さい方の容量Ｃが選択されるようにスイッチ網制御回路
42を動作させる。スイッチ網制御回路42は、次いで、加
算用あるいは減算用の電荷パケットの第２列を発生させ
るために、スイッチ網32内で選択されたスイッチを付勢
する。第２列での電荷パケットの総数（N3＋N4）も予め
設定された値となる。
ここで、N3は、積分器64に対して（CV1）の電荷を供
給する電荷パケットの総数であり、また、N4は、積分器
64に対して（CV2）の電荷を供給する電荷パケットの総
数である。
給する電荷パケットの総数であり、また、N4は、積分器
64に対して（CV2）の電荷を供給する電荷パケットの総
数である。
演算回路44は、測定周期の第１および第２の期間中、
個々の電荷パケットN1、N2、N3、N4のカウント数を保持
する。
個々の電荷パケットN1、N2、N3、N4のカウント数を保持
する。
第２列での各パケットは、2NCよりも小さい容量Ｃを
放電して発生させるので、各電荷パケット内の電荷量
は、測定周期の第２期間の方が第１期間よりも小さい。
第２列の各パケットは積分器64により累算される。スイ
ッチ網制御回路42は、積分器64に累算された電荷を第２
の限度内で基準電荷に近付けるために、選択的に、加算
用あるいは減算用の電荷パケットを発生させる。
放電して発生させるので、各電荷パケット内の電荷量
は、測定周期の第２期間の方が第１期間よりも小さい。
第２列の各パケットは積分器64により累算される。スイ
ッチ網制御回路42は、積分器64に累算された電荷を第２
の限度内で基準電荷に近付けるために、選択的に、加算
用あるいは減算用の電荷パケットを発生させる。
各電荷パケットの電荷量は測定周期の第２期間の方が
第１期間よりも小さいので、第２の限度は第１の限度よ
りも小さい。これは分解能の向上をもたらす。電荷量の
小さい電荷パケットは、積分器64に累算された電荷の微
調整に利用される。累算された電荷量は、測定周期の第
１および第２期間において、次式（２）のようにバラン
スされる。
第１期間よりも小さいので、第２の限度は第１の限度よ
りも小さい。これは分解能の向上をもたらす。電荷量の
小さい電荷パケットは、積分器64に累算された電荷の微
調整に利用される。累算された電荷量は、測定周期の第
１および第２期間において、次式（２）のようにバラン
スされる。
（N1・2NCV1）＋（N3・CV1）＝（N2・2NCV2）＋（N4・C
V2） …（２） 式（２）をV1/V2として表現すると V1/V2＝（N2・2N＋N4）／（N1・2N＋N3） …（３） トランスミッタ入力電圧VINは、検出パラメータおよ
び基準電圧VRに実質的に比例している。したがって、
（V1/V2）／（V1/V2）は検出パラメータを表すが、基準
電圧VRからは独立している。式（３）を次式（４）に代
入すると、2NおよびカウントN1、N2、N3、N4で表された
式（５）となる。
V2） …（２） 式（２）をV1/V2として表現すると V1/V2＝（N2・2N＋N4）／（N1・2N＋N3） …（３） トランスミッタ入力電圧VINは、検出パラメータおよ
び基準電圧VRに実質的に比例している。したがって、
（V1/V2）／（V1/V2）は検出パラメータを表すが、基準
電圧VRからは独立している。式（３）を次式（４）に代
入すると、2NおよびカウントN1、N2、N3、N4で表された
式（５）となる。
（V1/V2）／（V1/V2） ＝｛（V1/V2）−１｝／｛（V1/V2）＋１｝ …（４） （V1/V2）／（V1＋V2） ＝｛2N（N2−N1）＋（N4−N3）｝／｛2N（N2＋N1） ＋（N4＋N3）｝ …（５） （N2＋N1）および（N4＋N3）が予め設定された値に制
限される場合、式（５）の右辺の分母は、制御回路38お
よび大小の蓄積容量の割合2Nによって決まる固定量とな
る。これにより、測定が行われる度ごとの割算の必要が
なくなる。式（５）の左辺はトランスミッタ入力電圧V
INおよび基準電圧VRによって次式（６）のように書き替
えられる。
限される場合、式（５）の右辺の分母は、制御回路38お
よび大小の蓄積容量の割合2Nによって決まる固定量とな
る。これにより、測定が行われる度ごとの割算の必要が
なくなる。式（５）の左辺はトランスミッタ入力電圧V
INおよび基準電圧VRによって次式（６）のように書き替
えられる。
（V1−V2）／（V1＋V2） ＝１−２（VIN−V0）／（VR−V0） …（６） V0＝０のとき、式（５），（６）から次式（７）が得
られる。
られる。
VIN/VR＝1/2−｛2N（N2−N1） ＋（N4−N3）｝/2｛2N（N2＋N1）＋（N4＋N3）｝ …（７） 式（７）の左辺は入力電圧VINに比例し、右辺は１測
定周期の間に計数される電荷パケットの個数の関数であ
る。この結果、当該配列は入力電圧から当該入力電圧に
応答したデジタル値への変換を実行する。基準電圧VRの
抵抗ブリッジ14を付勢するための電位であるので、入力
電圧VINは基準電圧VRに比例する。したがって、VIN/VR
はVRに依存しないようになる。
定周期の間に計数される電荷パケットの個数の関数であ
る。この結果、当該配列は入力電圧から当該入力電圧に
応答したデジタル値への変換を実行する。基準電圧VRの
抵抗ブリッジ14を付勢するための電位であるので、入力
電圧VINは基準電圧VRに比例する。したがって、VIN/VR
はVRに依存しないようになる。
前記式（７）では、右辺の総量は完全数すなわち整数
であり、したがってデジタル計算を平易にする。式
（７）の右辺の計算は、出力が更新される度ごとの減算
が不要な、さらに好ましい実施例においては、さらに簡
素化され得る。式（７）の分母のＮ、（N1＋N2）＝K1、
および（N3＋N4）＝K2の値は、設計において全て予め決
定したり、固定したりすることができる。したがって、
分母自身は設計において固定された定数となる。置き換
えた定数K1、K2を式（７）へ代入すると次式（８）のよ
うに簡素化される。
であり、したがってデジタル計算を平易にする。式
（７）の右辺の計算は、出力が更新される度ごとの減算
が不要な、さらに好ましい実施例においては、さらに簡
素化され得る。式（７）の分母のＮ、（N1＋N2）＝K1、
および（N3＋N4）＝K2の値は、設計において全て予め決
定したり、固定したりすることができる。したがって、
分母自身は設計において固定された定数となる。置き換
えた定数K1、K2を式（７）へ代入すると次式（８）のよ
うに簡素化される。
VIN/VR＝（2NN1＋N3）／（2NK1＋K2） …（８） 式（８）において、分母は固定されており、変数はN1
およびN3だけである。したがって、分母は換算計数（sc
aling factor）となり、出力の計算は２つの変数N1、N3
のみを利用して行われる。その代わりに、式（７）は変
数N2、N4のみに依存した式となるように変形されること
もできる。演算回路44での計算はこのようにして簡略化
される。
およびN3だけである。したがって、分母は換算計数（sc
aling factor）となり、出力の計算は２つの変数N1、N3
のみを利用して行われる。その代わりに、式（７）は変
数N2、N4のみに依存した式となるように変形されること
もできる。演算回路44での計算はこのようにして簡略化
される。
式（７），（８）を用いることにより、演算回路44
は、計数された電荷パケットの個数に戻づいてデジタル
値Ｄを決定することができる。デジタル値Ｄは抵抗ブリ
ッジ14に与えられる圧力Ｐを表している。各継続した測
定周期はデジタル値Ｄを更新し、演算回路44は、これら
デジタル値Ｄを出力74へ供給する。出力回路28は出力74
に接続され、各デジタル値Ｄを、伝送ループ76を介して
遠隔地へ伝送するための、電流などのアナログ量に変換
する。伝送ループ76は２線式の４〜20mAの伝送路でよ
い。制御回路38は、測定周期の各期間で発生する電荷パ
ケットの総数に制限があるために、それぞれ更新された
デジタル値Ｄを一定周期（割合:rate）で発生させる。
は、計数された電荷パケットの個数に戻づいてデジタル
値Ｄを決定することができる。デジタル値Ｄは抵抗ブリ
ッジ14に与えられる圧力Ｐを表している。各継続した測
定周期はデジタル値Ｄを更新し、演算回路44は、これら
デジタル値Ｄを出力74へ供給する。出力回路28は出力74
に接続され、各デジタル値Ｄを、伝送ループ76を介して
遠隔地へ伝送するための、電流などのアナログ量に変換
する。伝送ループ76は２線式の４〜20mAの伝送路でよ
い。制御回路38は、測定周期の各期間で発生する電荷パ
ケットの総数に制限があるために、それぞれ更新された
デジタル値Ｄを一定周期（割合:rate）で発生させる。
電荷パケットは定められた繰返し周期で供給される。
これにより、更新が予測可能な時間に行われるので、出
力回路28で行われるデジタル−アナログ変換が簡素化さ
れる。
これにより、更新が予測可能な時間に行われるので、出
力回路28で行われるデジタル−アナログ変換が簡素化さ
れる。
演算回路44は、測定周期の各期間での個々の加算用あ
るいは減算用の電荷パケットの最終的な値N1、N2、N3、
N4の記憶を制御し、各測定周期の終了時点におけるデジ
タル値Ｄの計算を制御する。
るいは減算用の電荷パケットの最終的な値N1、N2、N3、
N4の記憶を制御し、各測定周期の終了時点におけるデジ
タル値Ｄの計算を制御する。
粗調整および微調整の後においてもなお、積分器64に
依然として残っている電荷の不均衡は、次の測定周期ま
で持ち越される。連続したデジタル値Ｄ内に含まれる誤
差は時間経過と共に平均化されてゼロになるか、相殺そ
れる。したがって、逐次積分されるループ76でのトラン
スミッタ出力には、各測定周期の終了時点で積分器64に
残っている電荷による誤差の影響はほとんど無い。比較
的小さい容量と比較的大きい容量とを利用することによ
り、速度および精度（分解能）の向上を両立した（バー
ニア）補正装置を提供できる。
依然として残っている電荷の不均衡は、次の測定周期ま
で持ち越される。連続したデジタル値Ｄ内に含まれる誤
差は時間経過と共に平均化されてゼロになるか、相殺そ
れる。したがって、逐次積分されるループ76でのトラン
スミッタ出力には、各測定周期の終了時点で積分器64に
残っている電荷による誤差の影響はほとんど無い。比較
的小さい容量と比較的大きい容量とを利用することによ
り、速度および精度（分解能）の向上を両立した（バー
ニア）補正装置を提供できる。
図示していない他の実施例では、大きさに関してさら
に多くの選択技を有する蓄積容量を提供するために、充
電回路34は３以上のコンデンサを具備している。それ故
に測定周期は、上記した“大まか”および“細かい”調
整の他に、追加された分解（能）レベルを与えるために
更に分割される。各分解（能）レベルにおいて、累算さ
れた電荷を基準電荷に対してバランスさせるために、追
加された電荷パケットが発生させられる。発生された追
加分の電荷パケットの個数が計数され、新たな項として
式（２）に付加される。演算回路44は、追加されて計数
された数に適合し、その結果、デジタル値Ｄの精度が向
上するように調整される。
に多くの選択技を有する蓄積容量を提供するために、充
電回路34は３以上のコンデンサを具備している。それ故
に測定周期は、上記した“大まか”および“細かい”調
整の他に、追加された分解（能）レベルを与えるために
更に分割される。各分解（能）レベルにおいて、累算さ
れた電荷を基準電荷に対してバランスさせるために、追
加された電荷パケットが発生させられる。発生された追
加分の電荷パケットの個数が計数され、新たな項として
式（２）に付加される。演算回路44は、追加されて計数
された数に適合し、その結果、デジタル値Ｄの精度が向
上するように調整される。
バイアス回路90は、ブリッジ14の出力がゼロとなるよ
うに生産時に調整される。バイアス回路90は、図示した
ように３状態スイッチ92に接続された、抵抗Ｒ、2Rによ
るラダー回路、あるいは種々のD/A変換器の他のバイア
ス回路によって構成することができる。スイッチ92は、
生産時にブリッジ14の出力が所望の値に調整されるま
で、ブリッジ14の電気的出力を監視しながら調整され
る。
うに生産時に調整される。バイアス回路90は、図示した
ように３状態スイッチ92に接続された、抵抗Ｒ、2Rによ
るラダー回路、あるいは種々のD/A変換器の他のバイア
ス回路によって構成することができる。スイッチ92は、
生産時にブリッジ14の出力が所望の値に調整されるま
で、ブリッジ14の電気的出力を監視しながら調整され
る。
図２は、上記した発明による電圧−デジタル変換器を
２つ具備した検知装置を示している。２つの変換器は、
ストレンゲージに与えられる圧力および温度を表す電圧
を同時にデジタル値に変換する。変換器は、温度補償さ
れた圧力、および圧力補償された温度のデジタル値を発
生すために組み合わされている。
２つ具備した検知装置を示している。２つの変換器は、
ストレンゲージに与えられる圧力および温度を表す電圧
を同時にデジタル値に変換する。変換器は、温度補償さ
れた圧力、および圧力補償された温度のデジタル値を発
生すために組み合わされている。
ストレンゲージ回路110は抵抗ブリッジ112および前置
増幅器114を具備している。抵抗ブリッジ112は、抵抗11
6、118、120、および122を具備している。前置増幅器14
の反転入力端子（−）および非反転入力端子（＋）は、
それぞれ抵抗ブリッジ112の抵抗122と抵抗120との接続
点、および抵抗116と抵抗118との接続点に接続されてい
る。前置増幅器114または、供給電圧源Vsupplyと当該装
置のシステムグランド124の間にも接続されている。抵
抗ブリッジ112の抵抗118と抵抗120との接続点はグラン
ド124に接続されている。精密抵抗126は、抵抗ブリッジ
112の抵抗116および抵抗122の接続点と供給電圧源V
supplyとの間に接続されている。
増幅器114を具備している。抵抗ブリッジ112は、抵抗11
6、118、120、および122を具備している。前置増幅器14
の反転入力端子（−）および非反転入力端子（＋）は、
それぞれ抵抗ブリッジ112の抵抗122と抵抗120との接続
点、および抵抗116と抵抗118との接続点に接続されてい
る。前置増幅器114または、供給電圧源Vsupplyと当該装
置のシステムグランド124の間にも接続されている。抵
抗ブリッジ112の抵抗118と抵抗120との接続点はグラン
ド124に接続されている。精密抵抗126は、抵抗ブリッジ
112の抵抗116および抵抗122の接続点と供給電圧源V
supplyとの間に接続されている。
検知（プロセッサ）装置100は、共用回路を共有する
ように組み合わされた第１および第２の電圧−デジタル
変換器130、132を具備している。第１および第２の電圧
−デジタル変換器130、132は、それぞれ前記した本発明
の構成と同等である。第１の電圧−デジタル変換器130
はスイッチ網134、充電回路136、ストレージスイッチ制
御回路138、電荷累算回路140、スイッチ網制御回路14
2、タイミング回路144、および演算回路146によって構
成されている。
ように組み合わされた第１および第２の電圧−デジタル
変換器130、132を具備している。第１および第２の電圧
−デジタル変換器130、132は、それぞれ前記した本発明
の構成と同等である。第１の電圧−デジタル変換器130
はスイッチ網134、充電回路136、ストレージスイッチ制
御回路138、電荷累算回路140、スイッチ網制御回路14
2、タイミング回路144、および演算回路146によって構
成されている。
スイッチ網134は電圧入力端子VR、VIN、V0を備えてい
る。電圧入力端子VRは、ブリッジ112に印加される電位
を示す基準電圧を供給するために供給電圧Vsupplyと接
続されている。電圧入力端子V0はグランド124に接続さ
れている。前置増幅器114の出力は、ブリッジ112に与え
られる圧力Ｐおよび温度Ｔを表す入力電圧信号を供給す
るために、電圧入力端子VINに入力されている。抵抗ブ
リッジ112に加えられる圧力Ｐおよび温度Ｔを表すデジ
タル値を得るために、第１の電圧−デジタル変換器が測
定周期を実行する間、入力電圧VR、VIN、V0が選択的に
充電回路136に供給されるように、スイッチ網制御回路1
42がスイッチ網134を作動させる。
る。電圧入力端子VRは、ブリッジ112に印加される電位
を示す基準電圧を供給するために供給電圧Vsupplyと接
続されている。電圧入力端子V0はグランド124に接続さ
れている。前置増幅器114の出力は、ブリッジ112に与え
られる圧力Ｐおよび温度Ｔを表す入力電圧信号を供給す
るために、電圧入力端子VINに入力されている。抵抗ブ
リッジ112に加えられる圧力Ｐおよび温度Ｔを表すデジ
タル値を得るために、第１の電圧−デジタル変換器が測
定周期を実行する間、入力電圧VR、VIN、V0が選択的に
充電回路136に供給されるように、スイッチ網制御回路1
42がスイッチ網134を作動させる。
抵抗ブリッジ112の抵抗には温度感応性があるので、
その出力電圧は温度の影響を受けて不所要に変化してし
まう。この問題を解決するために、抵抗ブリッジ112
は、抵抗ブリッジ112に較べて温度感応性の比較的小さ
い精密抵抗126を介した供給電圧Vsupplyによって電気的
に付勢される。したがって、精密抵抗126の端子間電圧V
4は、抵抗ブリッジ112の温度Ｔの関数となる。端子間電
圧V4は、第２の電圧−デジタル変換器132のスイッチ網1
50の電圧入力端子VR、VIN間に印加される。スイッチ網1
50の電圧入力端子V0はグランド124に接続されている。
第２の電圧−デジタル変換器132はスイッチ網150、充電
回路152、ストレージスイッチ制御回路154、電荷累算回
路156、スイッチ網制御回路142、タイミング回路144、
および演算回路146によって構成されている。電圧V4は
第２の電圧−デジタル変換器132によって、ストレンゲ
ージ回路110の抵抗ブリッジ112に加えられる温度Ｔを表
すデジタル値に変換される。
その出力電圧は温度の影響を受けて不所要に変化してし
まう。この問題を解決するために、抵抗ブリッジ112
は、抵抗ブリッジ112に較べて温度感応性の比較的小さ
い精密抵抗126を介した供給電圧Vsupplyによって電気的
に付勢される。したがって、精密抵抗126の端子間電圧V
4は、抵抗ブリッジ112の温度Ｔの関数となる。端子間電
圧V4は、第２の電圧−デジタル変換器132のスイッチ網1
50の電圧入力端子VR、VIN間に印加される。スイッチ網1
50の電圧入力端子V0はグランド124に接続されている。
第２の電圧−デジタル変換器132はスイッチ網150、充電
回路152、ストレージスイッチ制御回路154、電荷累算回
路156、スイッチ網制御回路142、タイミング回路144、
および演算回路146によって構成されている。電圧V4は
第２の電圧−デジタル変換器132によって、ストレンゲ
ージ回路110の抵抗ブリッジ112に加えられる温度Ｔを表
すデジタル値に変換される。
第１および第２の電圧−デジタル変換器130、132は、
スイッチ網制御回路142、タイミング回路144、および演
算回路146を共有している。これにより、検知装置100の
回路構成が簡素化されている。タイミング回路144が第
１および第２の電圧−デジタル変換器130、132に共通な
ので、各変換器130、132の動作は同期することが望まし
く、その結果、両者は同時に測定サイクルを開始して同
時に測定サイクルを終了する。したがって、圧力Ｐおよ
び温度Ｔを表すデジタル信号は時間的に互いに関係して
おり、演算回路146による、最新に得られた圧力Ｐの値
および温度Ｔの値のみを利用して、温度Ｔに対して補償
されたストレンゲージ112に与えられる圧力Ｐを表すデ
ジタル信号の演算が簡単になる。
スイッチ網制御回路142、タイミング回路144、および演
算回路146を共有している。これにより、検知装置100の
回路構成が簡素化されている。タイミング回路144が第
１および第２の電圧−デジタル変換器130、132に共通な
ので、各変換器130、132の動作は同期することが望まし
く、その結果、両者は同時に測定サイクルを開始して同
時に測定サイクルを終了する。したがって、圧力Ｐおよ
び温度Ｔを表すデジタル信号は時間的に互いに関係して
おり、演算回路146による、最新に得られた圧力Ｐの値
および温度Ｔの値のみを利用して、温度Ｔに対して補償
されたストレンゲージ112に与えられる圧力Ｐを表すデ
ジタル信号の演算が簡単になる。
検知装置100、ストレンゲージ112、および精密抵抗12
6は、トランスミッタ内に収納することができ、そこで
は、デジタル変換器回路のための全ての容量が１つのCM
OS（complementary−metal−oxide−semiconductor）AS
IC（application specific integrated circuit）に含
まれる。この結果、トランスミッタの小形化、低消費電
力化が達成される。
6は、トランスミッタ内に収納することができ、そこで
は、デジタル変換器回路のための全ての容量が１つのCM
OS（complementary−metal−oxide−semiconductor）AS
IC（application specific integrated circuit）に含
まれる。この結果、トランスミッタの小形化、低消費電
力化が達成される。
なお、本発明は上記した実施例に限定されるものでは
なく、当業者には明らかなように、その発明の趣旨や範
囲から逸脱しない限り、あらゆる変更が可能である。
なく、当業者には明らかなように、その発明の趣旨や範
囲から逸脱しない限り、あらゆる変更が可能である。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 19/00 - 19/32 H03M 1/00 - 1/88 G01L 7/00 - 23/32
Claims (11)
- 【請求項１】検出されたパラメータの関数としての測定
出力信号を発生する測定回路において、 制御信号の関数として変化する容量値を有する蓄積コン
デンサを提供する手段と、 その内の少なくも幾つかにおける電荷量が、検知された
パラメータおよび容量値の関数となる多量の電荷を含
み、第１の極性を有する多数の電荷パケット、および第
１の極性とは反対の第２の極性を有する複数の電荷パケ
ットを形成する手段と、 電荷パケットと受け取り、累算された電荷量を表わす積
分出力を供給する手段と、 累算電荷量が平衡状態となるように積分出力の関数とし
て、形成される電荷パケットの個数を制御する手段と、 容量の大きさを変えて、検知されたパラメータに対する
回路の感応度を変えるために制御信号を供給する手段
と、 形成された電荷パケットの個数と関数として測定された
パラメータを表わす出力を供給する手段とを具備したこ
とを特徴とする測定回路。 - 【請求項２】出力に接続された２線式の４−20mA伝送ル
ープをさらに具備したことを特徴とする請求項１記載の
測定回路。 - 【請求項３】前記蓄積コンデンサを提供する手段は、制
御信号の関数として、ストレージスイッチ手段を介して
選択的に接続される複数のコンデンサを具備したことを
特徴とする請求項１記載の測定回路。 - 【請求項４】前記多数の電荷パケットを形成する手段
は、蓄積コンデンサを繰り返し充放電して複数の電荷パ
ケットを形成するための蓄積コンデンサを提供する手段
に接続されたスイッチ網を含むことを特徴とする請求項
１記載の測定回路。 - 【請求項５】前記形成される電荷パケットの個数を制御
する手段は、累算された電荷量を基準電荷に近付けるた
めに、積分出力の関数として第１および第２の極性を選
択する選択手段を具備したことを特徴とする請求項１記
載の測定回路。 - 【請求項６】前記形成される電荷パケットの個数を制御
する手段は、さらに、選択手段を制御するために、基準
値に関する累算電荷量を測定する電荷測定手段を具備し
たことを特徴とする請求項５記載の測定回路。 - 【請求項７】前記電荷測定手段は、積分出力を供給する
積分器を形成するための負帰還ループ内のコンデンサに
接続されたオペアンプと、積分出力を基準値と比較する
電圧比較器とを具備したことを特徴とする請求項６記載
の測定回路。 - 【請求項８】検出パラメータの関数である出力信号を供
給する方法であって、 （イ）各測定周期の間には、 検出パラメータおよび第１の容量の大きさの関数である
電荷を有する第１の極性の第１の電荷パケットを形成
し、 検出パラメータおよび第１の容量の大きさの関数である
電荷を有し、第１の極性とは反対の第２の極性を有する
第２の電荷パケットを形成し、 累算中に電荷を基準電荷に近付けるために、第１および
第２の電荷パケットを選択的に電荷累算手段へ伝送し、 検出パラメータおよび、第２の異なった容量の大きさの
関数である電荷を有する第１の極性の第３の電荷パケッ
トを形成し、 検出パラメータおよび、第２の異なった容量の大きさの
関数である電荷を有する第２の極性の第４の電荷パケッ
トを形成し、 累算中の電荷を基準電荷に近付けるために、第３および
第４の電荷パケットを選択的に電荷累算手段へ伝送し、 （ロ）複数の測定周期の間に電荷累算手段へ伝送され
る、少なくとも第１および第３の電荷パケットを計数
し、そして、計数値に基づいて出力信号を発生すること
を特徴とする検出パラメータに応答した出力信号供給方
法。 - 【請求項９】入力電圧信号を表わすデジタル値を発生す
る電圧−デジタル変換器であって、 電圧入力信号を供給されて、選択可能な複数の大きさを
有する蓄積コンデンサを提供し、供給された電圧入力信
号および選択された容量の大きさを表わす電荷出力を発
生する充電回路と、 累算された総電荷量が充電回路から放電される電荷量の
積分値に比例するように、電荷出力に接続されて充電回
路から出力された電荷を累算すると共に、累算電荷と基
準電荷との比較結果を表わす平衡出力を供給する電荷累
算手段と 平衡出力に接続され、蓄積コンデンサを周期的に充放電
するために、平衡出力の関数としてフィードバック信号
を供給するフィードバック手段と、 フィードバック手段に接続され、測定周期の間に発生し
た電荷パケットの数を計数する計数手段と、 計数値の関数として電圧入力信号を示す出力信号を供給
する出力手段とを具備し、 充電回路において第１の容量の大きさが選択された時に
は、第１組の限度内で累算電荷を基準電荷へ近付けるた
めに、第１列の電荷パケットが電荷出力に供給され、一
方、充電回路において第２の容量の大きさが選択された
時に、第２組の限度内で累算電荷を基準電荷へ近付ける
ために、第２列の電荷パケットが電荷出力に供給される
ことを特徴とする電圧−デジタル変換器。 - 【請求項１０】圧力および温度に応答する抵抗ブリッジ
と、 抵抗ブリッジに直列接続され、抵抗ブリッジを構成する
抵抗よりも温度感応率が小さい抵抗値を有する、少なく
とも１つの精密抵抗とを具備したストレンゲージ変換回
路であって、それぞれが、 制御信号の関数として変化する容量値を有する蓄積コン
デンサを提供する手段、 第１の極性を示す複数の電荷パケット、および第１の極
性とは反対の第２の極性を示す複数の電荷パケットであ
って、それぞれがある量の電荷を有し、その内の少なく
とも幾つかのパケットの電荷量は入力電圧および容量の
大きさの関数であるような複数のパケットを形成する手
段、 電荷パケットを受け取り、電荷累算量を表わす積分出力
を供給する手段、 電荷累算量が平衡する傾向になるように、形成された電
荷パケットの数を積分出力の関数として制御する手段、 容量の大きさを変化させて入力電圧に対する回路の感度
を変えるための制御信号を供給する手段、および 形成された電荷パケットの数の関数として、入力電圧を
表わす出力を供給する手段を具備した第１ならびに第２
の電圧−デジタル変換器と、 第１の電圧−デジタル変換器の出力と第２の電圧−デジ
タル変換器の出力とを加算して、温度補正された圧力を
表わすデジタル値を発生する演算手段とを具備し、 第１の電圧−デジタル変換器は、精密抵抗の端子間での
電圧降下に応答し、かつ抵抗ブリッジの温度を示す入力
電圧を入力され、第２の電圧−デジタル変換器は、抵抗
ブリッジに加えられた圧力およびその温度に応答した入
力電圧を入力されることを特徴とするストレンゲージ変
換器回路。 - 【請求項１１】前記第１および第２の電圧−デジタル変
換器を制御し、第１および第２の電圧−デジタル変換器
を、それぞれの変換周期の開始および完了が一致するよ
うに同期させるタイミング手段をさらに具備したことを
特徴とする請求項10記載のストレンゲージ変換器回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/414,533 US5119033A (en) | 1989-09-29 | 1989-09-29 | Vernier voltage-to-digital converter with a storage capacitance selectable in magnitude |
| US414,533 | 1989-09-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05500716A JPH05500716A (ja) | 1993-02-12 |
| JP2998989B2 true JP2998989B2 (ja) | 2000-01-17 |
Family
ID=23641872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2514937A Expired - Fee Related JP2998989B2 (ja) | 1989-09-29 | 1990-08-30 | 電圧―デジタル変換器 |
Country Status (11)
| Country | Link |
|---|---|
| US (2) | US5119033A (ja) |
| EP (1) | EP0493528B1 (ja) |
| JP (1) | JP2998989B2 (ja) |
| CN (1) | CN1027469C (ja) |
| AT (1) | ATE139033T1 (ja) |
| BR (1) | BR9007787A (ja) |
| CA (1) | CA2065843C (ja) |
| DE (1) | DE69027329T2 (ja) |
| PL (1) | PL167348B1 (ja) |
| RU (1) | RU2137145C1 (ja) |
| WO (1) | WO1991005267A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5621406A (en) * | 1994-09-29 | 1997-04-15 | Rosemount Inc. | System for calibrating analog-to-digital converter |
| US5754056A (en) * | 1996-04-23 | 1998-05-19 | David Sarnoff Research Center, Inc. | Charge detector with long integration time |
| US6140952A (en) * | 1997-12-26 | 2000-10-31 | Rosemount Inc. | Delta sigma circuit with pulse width modulated offset |
| JP4693247B2 (ja) | 1999-04-28 | 2011-06-01 | 有限会社ケムフィズ | 複素環カルボン酸誘導体 |
| US6516672B2 (en) | 2001-05-21 | 2003-02-11 | Rosemount Inc. | Sigma-delta analog to digital converter for capacitive pressure sensor and process transmitter |
| US6509746B1 (en) | 2001-06-04 | 2003-01-21 | Rosemount Inc. | Excitation circuit for compensated capacitor industrial process control transmitters |
| WO2007126731A2 (en) * | 2006-03-29 | 2007-11-08 | Rosemount Inc. | Capacitance sensing circuit |
| CN100582133C (zh) | 2008-01-11 | 2010-01-20 | 吉林金正高分子材料研发有限公司 | 一种聚醚醚酮的制备方法 |
| JP2012112849A (ja) * | 2010-11-26 | 2012-06-14 | Kanazawa Univ | 高精度ブリッジ回路型検出器 |
| US10048939B2 (en) | 2013-08-28 | 2018-08-14 | Stc.Unm | Systems and methods for analyzing stability using metal resistance variations |
| CN104880617B (zh) * | 2015-06-15 | 2017-07-07 | 华中科技大学 | 一种脉冲电容器重复充放电的注入电荷测量方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4437164A (en) * | 1981-03-05 | 1984-03-13 | Bristol Babcock Inc. | Ridge circuit compensation for environmental effects |
| US4791352A (en) * | 1986-07-17 | 1988-12-13 | Rosemount Inc. | Transmitter with vernier measurement |
-
1989
- 1989-09-29 US US07/414,533 patent/US5119033A/en not_active Expired - Lifetime
-
1990
- 1990-08-30 CA CA002065843A patent/CA2065843C/en not_active Expired - Fee Related
- 1990-08-30 JP JP2514937A patent/JP2998989B2/ja not_active Expired - Fee Related
- 1990-08-30 DE DE69027329T patent/DE69027329T2/de not_active Expired - Fee Related
- 1990-08-30 BR BR909007787A patent/BR9007787A/pt not_active IP Right Cessation
- 1990-08-30 RU SU5011333A patent/RU2137145C1/ru active
- 1990-08-30 AT AT90915961T patent/ATE139033T1/de not_active IP Right Cessation
- 1990-08-30 WO PCT/US1990/004921 patent/WO1991005267A1/en active IP Right Grant
- 1990-08-30 EP EP90915961A patent/EP0493528B1/en not_active Expired - Lifetime
- 1990-09-26 CN CN90107993A patent/CN1027469C/zh not_active Expired - Fee Related
- 1990-09-28 PL PL90287106A patent/PL167348B1/pl unknown
-
1991
- 1991-03-18 US US07/670,988 patent/US5155445A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA2065843C (en) | 2000-03-07 |
| PL287106A1 (en) | 1991-05-20 |
| EP0493528A1 (en) | 1992-07-08 |
| JPH05500716A (ja) | 1993-02-12 |
| EP0493528B1 (en) | 1996-06-05 |
| CA2065843A1 (en) | 1991-03-30 |
| PL167348B1 (pl) | 1995-08-31 |
| DE69027329T2 (de) | 1996-10-24 |
| CN1050615A (zh) | 1991-04-10 |
| ATE139033T1 (de) | 1996-06-15 |
| US5119033A (en) | 1992-06-02 |
| DE69027329D1 (de) | 1996-07-11 |
| WO1991005267A1 (en) | 1991-04-18 |
| EP0493528A4 (en) | 1992-12-16 |
| CN1027469C (zh) | 1995-01-18 |
| US5155445A (en) | 1992-10-13 |
| BR9007787A (pt) | 1992-09-01 |
| RU2137145C1 (ru) | 1999-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2665915B2 (ja) | バーニア測定装置付きトランスミッタ | |
| US5576628A (en) | Method and apparatus to measure capacitance | |
| US4816745A (en) | Method and arrangement for measuring the resistance ratio in a resistance half-bridge | |
| JP2998989B2 (ja) | 電圧―デジタル変換器 | |
| JPH0227716B2 (ja) | ||
| US4908623A (en) | Apparatus and method for range control and supply voltage compensation in a dual slope analog to digital converter | |
| EP0303442B1 (en) | Multi-frequency capacitance sensor | |
| JPS61148321A (ja) | 傾斜角測定装置 | |
| JPH01502449A (ja) | 測定回路 | |
| JP3595594B2 (ja) | 環境測定装置 | |
| JPH0522163B2 (ja) | ||
| JP2882976B2 (ja) | デジタル検出方式の測定装置 | |
| JPS6248280B2 (ja) | ||
| JPH0216448B2 (ja) | ||
| JP3715983B2 (ja) | 環境測定装置 | |
| JP3829064B2 (ja) | 静電容量型センサ | |
| JP2732671B2 (ja) | 熱検出方法並びに熱検出回路 | |
| SU855534A1 (ru) | Устройство дл измерени сопротивлени посто нному току | |
| JP2564961B2 (ja) | 過大入力検出機能付測定器 | |
| JP3036561B2 (ja) | Ａ／ｄ変換装置 | |
| JPH0726663Y2 (ja) | 気体流量計 | |
| JPS5863867A (ja) | 静電容量測定装置 | |
| JPS60105924A (ja) | ロ−ドセル秤のゼロ点調整方法 | |
| JPH01254814A (ja) | 計測装置 | |
| JP2001337000A (ja) | 対静圧ゼロ点誤差補正機能付差圧測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |