JP3036561B2 - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JP3036561B2 JP3036561B2 JP3341462A JP34146291A JP3036561B2 JP 3036561 B2 JP3036561 B2 JP 3036561B2 JP 3341462 A JP3341462 A JP 3341462A JP 34146291 A JP34146291 A JP 34146291A JP 3036561 B2 JP3036561 B2 JP 3036561B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- unknown
- analog
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、Ａ／Ｄ変換装置に関
し、特に装置構成の簡略化および変換時間の短時間化、
さらに高精度化に関するものである。
し、特に装置構成の簡略化および変換時間の短時間化、
さらに高精度化に関するものである。
【０００２】
【従来の技術】Ａ／Ｄ変換装置には、従来種々の方式の
ものがある。図３はこの内、２重積分方式のものであ
る。この方式は、図３に示すように、積分器を用いて、
その入力を未知入力電圧Ｖinと基準電圧Ｖrefとを交互
に切り換え、各々の積分時間をカウントすることによっ
て、未知アナログ入力をデジタル信号化する方式のもの
であった。
ものがある。図３はこの内、２重積分方式のものであ
る。この方式は、図３に示すように、積分器を用いて、
その入力を未知入力電圧Ｖinと基準電圧Ｖrefとを交互
に切り換え、各々の積分時間をカウントすることによっ
て、未知アナログ入力をデジタル信号化する方式のもの
であった。
【０００３】しかしながら、上記従来技術に示す方式の
装置では、Ａ／Ｄ変換１サイクルで２回の積分が必要と
なるため、装置構成が複雑で、変換時間が長くなり、ま
た、受動部品である抵抗やコンデンサおよび能動素子で
ある積分器などの各変動の影響が変換精度を低下させる
というような課題があった。
装置では、Ａ／Ｄ変換１サイクルで２回の積分が必要と
なるため、装置構成が複雑で、変換時間が長くなり、ま
た、受動部品である抵抗やコンデンサおよび能動素子で
ある積分器などの各変動の影響が変換精度を低下させる
というような課題があった。
【０００４】
【発明が解決しようとする課題】本発明は、上記従来技
術の課題を踏まえて成されたものであり、未知アナログ
入力電圧と基準電圧を同時に積分回路と微分回路に入力
し、それぞれの出力が一致するまでの時間を計測するこ
とにより、簡単な装置構成および短い変換時間で精度の
良いＡ／Ｄ変換装置を提供することを目的としたもので
ある。
術の課題を踏まえて成されたものであり、未知アナログ
入力電圧と基準電圧を同時に積分回路と微分回路に入力
し、それぞれの出力が一致するまでの時間を計測するこ
とにより、簡単な装置構成および短い変換時間で精度の
良いＡ／Ｄ変換装置を提供することを目的としたもので
ある。
【０００５】
【課題を解決するための手段】上記課題を解決するため
の本発明の構成は、未知アナログ入力電圧Ｖinがアナロ
グスイッチを介して入力される積分回路および基準電圧
Ｖrefがアナログスイッチを介して入力される微分回
路、または、基準電圧Ｖrefが前記アナログスイッチを
介して入力される前記積分回路および未知アナログ入力
電圧Ｖinが前記アナログスイッチを介して入力される前
記微分回路と、前記積分回路および微分回路の出力が入
力され、それぞれの出力の一致値点を検出する回路と、
この一致値点までの時間を計数し、前記未知アナログ入
力電圧Ｖinに比例したデジタル信号を出力するカウンタ
と、このデジタル信号から未知入力電圧値に演算する演
算回路と、前記積分回路および微分回路に前記電圧が同
時に入力するように前記アナログスイッチを制御する制
御回路とを備えた構成としたことを特徴とするものであ
る。
の本発明の構成は、未知アナログ入力電圧Ｖinがアナロ
グスイッチを介して入力される積分回路および基準電圧
Ｖrefがアナログスイッチを介して入力される微分回
路、または、基準電圧Ｖrefが前記アナログスイッチを
介して入力される前記積分回路および未知アナログ入力
電圧Ｖinが前記アナログスイッチを介して入力される前
記微分回路と、前記積分回路および微分回路の出力が入
力され、それぞれの出力の一致値点を検出する回路と、
この一致値点までの時間を計数し、前記未知アナログ入
力電圧Ｖinに比例したデジタル信号を出力するカウンタ
と、このデジタル信号から未知入力電圧値に演算する演
算回路と、前記積分回路および微分回路に前記電圧が同
時に入力するように前記アナログスイッチを制御する制
御回路とを備えた構成としたことを特徴とするものであ
る。
【０００６】
【作用】本発明によれば、未知アナログ入力電圧Ｖinと
基準電圧Ｖrefを同時に積分回路と微分回路に入力し、
それぞれの出力が一致するまでの時間を計測しているた
め、短い変換時間で精度の良い変換が行える。
基準電圧Ｖrefを同時に積分回路と微分回路に入力し、
それぞれの出力が一致するまでの時間を計測しているた
め、短い変換時間で精度の良い変換が行える。
【０００７】
【実施例】以下、本発明を図面に基づいて説明する。図
１は本発明のＡ／Ｄ変換装置の一実施例を示す構成図で
ある。図１において、１は未知アナログ入力電圧Ｖin、
２は基準電圧源Ｖref、３Ａ，３Ｂは後述の積分回路と
微分回路にステップ入力を加えるためのアナログスイッ
チ、４は時定数ＲＣで未知アナログ入力電圧Ｖinを積分
する積分回路、５は時定数ＲＣで基準電圧Ｖrefを微分
する微分回路、６Ｓ，６ＴはＡ／Ｄ変換の１サイクル終
了後、コンデンサＣに蓄積した電荷を放電するためのア
ナログスイッチ、７は積分回路４と微分回路５の出力の
一致値点を検出するための差動増幅器であり、入力イン
ピーダンスは高く、積分回路４，微分回路５の時定数に
影響を与えないものである。８は一致値点の時間的信号
を出力する比較器、９はアナログスイッチ３Ａ，３Ｂ，
６Ｓ，６Ｔにオン・オフの信号を送ったり、後述のカウ
ンタのゲートなどを制御するための制御回路、１０は制
御回路９を駆動するためのクロック、１１は一致値点ま
での時間を計測するカウンタ、１２はカウンタ１１から
のデジタル出力を演算するマイクロプロセッサなどの演
算回路である。
１は本発明のＡ／Ｄ変換装置の一実施例を示す構成図で
ある。図１において、１は未知アナログ入力電圧Ｖin、
２は基準電圧源Ｖref、３Ａ，３Ｂは後述の積分回路と
微分回路にステップ入力を加えるためのアナログスイッ
チ、４は時定数ＲＣで未知アナログ入力電圧Ｖinを積分
する積分回路、５は時定数ＲＣで基準電圧Ｖrefを微分
する微分回路、６Ｓ，６ＴはＡ／Ｄ変換の１サイクル終
了後、コンデンサＣに蓄積した電荷を放電するためのア
ナログスイッチ、７は積分回路４と微分回路５の出力の
一致値点を検出するための差動増幅器であり、入力イン
ピーダンスは高く、積分回路４，微分回路５の時定数に
影響を与えないものである。８は一致値点の時間的信号
を出力する比較器、９はアナログスイッチ３Ａ，３Ｂ，
６Ｓ，６Ｔにオン・オフの信号を送ったり、後述のカウ
ンタのゲートなどを制御するための制御回路、１０は制
御回路９を駆動するためのクロック、１１は一致値点ま
での時間を計測するカウンタ、１２はカウンタ１１から
のデジタル出力を演算するマイクロプロセッサなどの演
算回路である。
【０００８】このような構成において、以下に図１装置
の動作を示す。なお、図２は図１装置の信号の動作例を
示す図である。図１および図２において、 （１）初期状態では、アナログスイッチ３Ａ，３Ｂはオ
ープン、また、アナログスイッチ６Ｓ，６Ｔはクローズ
で、積分回路４および微分回路５のコンデンサＣには、
電荷が蓄積していない状態となっている。 （２）Ｖ−ｔ変換状態では、アナログスイッチ６Ｓ，６
Ｔをオープン、同時にアナログスイッチ３Ａ，３Ｂをク
ローズする。つまり、積分回路４には、未知アナログ入
力電圧Ｖinが、また、微分回路５には、基準電圧Ｖref
が同時刻にステップ状に入力される。この時、積分回路
４の出力側の電位をＶo1、微分回路５の出力側の電位を
Ｖo2とすると、ｔ時間後の電位Ｖo1，Ｖo2は、それぞれ
次式で表される。Ｖ o1 ＝Ｖ in ・（１−ｅ -t/CR ） Ｖ o2 ＝Ｖ ref ・ｅ -t/CR ） ここで、Ｖo1＝Ｖo2の時刻ｔ1時を考えると、上記，
式から、 Ｖin・ｅ-t1/CR＝Ｖref・（１−ｅ-t1/CR） ∴ Ｖin＝Ｖref・（１／ｅ-t1/CR−１） が成立する。この式から、未知アナログ入力電圧Ｖin
が時刻ｔ1の関数になっていることが判る。つまり、ｔ1
時間が判れば、基準電圧Ｖref、容量値Ｃ、抵抗値Ｒ
は、既知（定数）のために、上記式から、未知アナロ
グ入力電圧Ｖinが求められる。 （３）時間ｔ1の計数積分回路４および微分回路５の各
出力Ｖo1，Ｖo2は、差動増幅器７に入力され、この差動
増幅器７の出力は、１入力が接地電位に入力された比較
器８に入力されているため、ｔ1時刻に比較器８の出力
は反転する。したがって、アナログスイッチ３Ａ，３Ｂ
がクローズしてから、比較器８の出力が反転するまでの
時間をカウンタ１１で計数する。そのカウント数ｎは時
間ｔ1に比例する。 （４）未知アナログ入力電圧Ｖinの演算カウンタ１１の
出力ｎをマイクロプロセッサなどの演算回路１２に入力
し、上記式の演算を行えば、未知アナログ入力電圧Ｖ
inが求まる。この上記（１）〜（４）の動作が１回の変
換に必要な動作であり、続けて変換を実施する場合は、
再び（１）項の動作から始まる。
の動作を示す。なお、図２は図１装置の信号の動作例を
示す図である。図１および図２において、 （１）初期状態では、アナログスイッチ３Ａ，３Ｂはオ
ープン、また、アナログスイッチ６Ｓ，６Ｔはクローズ
で、積分回路４および微分回路５のコンデンサＣには、
電荷が蓄積していない状態となっている。 （２）Ｖ−ｔ変換状態では、アナログスイッチ６Ｓ，６
Ｔをオープン、同時にアナログスイッチ３Ａ，３Ｂをク
ローズする。つまり、積分回路４には、未知アナログ入
力電圧Ｖinが、また、微分回路５には、基準電圧Ｖref
が同時刻にステップ状に入力される。この時、積分回路
４の出力側の電位をＶo1、微分回路５の出力側の電位を
Ｖo2とすると、ｔ時間後の電位Ｖo1，Ｖo2は、それぞれ
次式で表される。Ｖ o1 ＝Ｖ in ・（１−ｅ -t/CR ） Ｖ o2 ＝Ｖ ref ・ｅ -t/CR ） ここで、Ｖo1＝Ｖo2の時刻ｔ1時を考えると、上記，
式から、 Ｖin・ｅ-t1/CR＝Ｖref・（１−ｅ-t1/CR） ∴ Ｖin＝Ｖref・（１／ｅ-t1/CR−１） が成立する。この式から、未知アナログ入力電圧Ｖin
が時刻ｔ1の関数になっていることが判る。つまり、ｔ1
時間が判れば、基準電圧Ｖref、容量値Ｃ、抵抗値Ｒ
は、既知（定数）のために、上記式から、未知アナロ
グ入力電圧Ｖinが求められる。 （３）時間ｔ1の計数積分回路４および微分回路５の各
出力Ｖo1，Ｖo2は、差動増幅器７に入力され、この差動
増幅器７の出力は、１入力が接地電位に入力された比較
器８に入力されているため、ｔ1時刻に比較器８の出力
は反転する。したがって、アナログスイッチ３Ａ，３Ｂ
がクローズしてから、比較器８の出力が反転するまでの
時間をカウンタ１１で計数する。そのカウント数ｎは時
間ｔ1に比例する。 （４）未知アナログ入力電圧Ｖinの演算カウンタ１１の
出力ｎをマイクロプロセッサなどの演算回路１２に入力
し、上記式の演算を行えば、未知アナログ入力電圧Ｖ
inが求まる。この上記（１）〜（４）の動作が１回の変
換に必要な動作であり、続けて変換を実施する場合は、
再び（１）項の動作から始まる。
【０００９】なお、上記実施例においては、未知アナロ
グ入力電圧Ｖinを積分回路４に、また、基準電圧Ｖref
を微分回路５に入力しているが、この関係が逆の構成で
あっても、変換は可能である。その場合、上記，式
は、Ｖ o1 ＝Ｖ ref （１−ｅ -t/CR ） Ｖ o2 ＝Ｖ in ・ｅ -t/CR となるため、Ｖo1＝Ｖo2から、Ｖinは、 Ｖin＝Ｖref・｛ｅ-t1/CR／（１−ｅ-t1/CR）｝ となり、この式を用いて演算を実施すれば良い。
グ入力電圧Ｖinを積分回路４に、また、基準電圧Ｖref
を微分回路５に入力しているが、この関係が逆の構成で
あっても、変換は可能である。その場合、上記，式
は、Ｖ o1 ＝Ｖ ref （１−ｅ -t/CR ） Ｖ o2 ＝Ｖ in ・ｅ -t/CR となるため、Ｖo1＝Ｖo2から、Ｖinは、 Ｖin＝Ｖref・｛ｅ-t1/CR／（１−ｅ-t1/CR）｝ となり、この式を用いて演算を実施すれば良い。
【００１０】
【発明の効果】以上、実施例と共に具体的に説明したよ
うに、本発明によれば、 アナログ信号の充放電を独立した積分回路と微分回路
で同時に行うため、変換時間が短い。 受動部品（抵抗・コンデンサ）の温度ドリフトなどの
影響は、積分回路側と微分回路側の抵抗・コンデンサの
変動が同一であれば、次段の差動増幅器で除去されるた
め、変換精度が良く、雑音に関しても同様に良い。 装置構成を簡単にできる。 などの効果を有する簡単な装置構成および短い変換時間
で精度の良いＡ／Ｄ変換装置を実現できる。
うに、本発明によれば、 アナログ信号の充放電を独立した積分回路と微分回路
で同時に行うため、変換時間が短い。 受動部品（抵抗・コンデンサ）の温度ドリフトなどの
影響は、積分回路側と微分回路側の抵抗・コンデンサの
変動が同一であれば、次段の差動増幅器で除去されるた
め、変換精度が良く、雑音に関しても同様に良い。 装置構成を簡単にできる。 などの効果を有する簡単な装置構成および短い変換時間
で精度の良いＡ／Ｄ変換装置を実現できる。
【図１】本発明のＡ／Ｄ変換装置の一実施例を示す構成
図である。
図である。
【図２】図１装置の動作を示す図である。
【図３】従来のＡ／Ｄ変換装置の一例を示す図である。
１ 未知アナログ入力電圧Ｖin ２ 基準電圧源Ｖref ３Ａ，３Ｂ アナログスイッチ ４ 積分回路 ５ 微分回路 ６Ｓ，６Ｔ アナログスイッチ ７ 差動増幅器 ８ 比較器 ９ 制御回路 １０ クロック １１ カウンタ １２ 演算回路（マイクロプロセッサ）
Claims (1)
- 【請求項１】未知アナログ入力電圧Ｖinがアナログスイ
ッチを介して入力される積分回路および基準電圧Ｖref
がアナログスイッチを介して入力される微分回路、また
は、基準電圧Ｖrefが前記アナログスイッチを介して入
力される前記積分回路および未知アナログ入力電圧Ｖin
が前記アナログスイッチを介して入力される前記微分回
路と、 前記積分回路および微分回路の出力が入力され、それぞ
れの出力の一致値点を検出する回路と、 この一致値点までの時間を計数し、前記未知アナログ入
力電圧Ｖinに比例したデジタル信号を出力するカウンタ
と、 このデジタル信号から未知入力電圧値に演算する演算回
路と、前記積分回路および微分回路に前記電圧が同時に入力す
るように前記アナログスイッチを制御する制御回路と を
備えた構成としたことを特徴とするＡ／Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3341462A JP3036561B2 (ja) | 1991-12-24 | 1991-12-24 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3341462A JP3036561B2 (ja) | 1991-12-24 | 1991-12-24 | Ａ／ｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175848A JPH05175848A (ja) | 1993-07-13 |
| JP3036561B2 true JP3036561B2 (ja) | 2000-04-24 |
Family
ID=18346257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3341462A Expired - Lifetime JP3036561B2 (ja) | 1991-12-24 | 1991-12-24 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3036561B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5369969B2 (ja) * | 2009-07-31 | 2013-12-18 | 日本電気株式会社 | 電源ノイズ測定回路および測定方法 |
-
1991
- 1991-12-24 JP JP3341462A patent/JP3036561B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05175848A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI381173B (zh) | 電容量測電路及其電容量測方法 | |
| US4806846A (en) | High accuracy direct reading capacitance-to-voltage converter | |
| US3654560A (en) | Drift compensated circuit | |
| US4816745A (en) | Method and arrangement for measuring the resistance ratio in a resistance half-bridge | |
| US4091683A (en) | Single channel electrical comparative measuring system | |
| US4574271A (en) | Multi-slope analog-to-digital converter | |
| JP3036561B2 (ja) | Ａ／ｄ変換装置 | |
| EP3296709B1 (en) | Temperature-to-digital converter | |
| US4058808A (en) | High performance analog to digital converter for integrated circuits | |
| US4656459A (en) | Dual slope converter with large apparent integrator swing | |
| JPH05172877A (ja) | 抵抗値・容量値の測定装置 | |
| JP2913395B2 (ja) | 静電容量型センサ | |
| JP2671343B2 (ja) | 容量測定装置 | |
| JPH0583135A (ja) | ２重積分型ａ／ｄコンバータ | |
| SU982191A1 (ru) | Интегрирующий аналого-цифровой преобразователь | |
| SU1323985A1 (ru) | Цифровой измеритель коэффициента передачи четырехполюсника | |
| JPS6355109B2 (ja) | ||
| JPS5950612A (ja) | Ａ−ｄ変換器 | |
| SU1166144A1 (ru) | Устройство дл интегрировани посто нного тока | |
| JPH0578041U (ja) | ２重積分型ａ／ｄ変換器 | |
| JPH0635195Y2 (ja) | 時間間隔計測回路 | |
| JP3066921B2 (ja) | 浮遊静電容量の影響を補正したゲート発振器 | |
| JPH076939B2 (ja) | 容量型センサの信号処理回路 | |
| JPH02104129A (ja) | アナログ／ディジタル変換器 | |
| JP2003107115A (ja) | 回線容量測定回路 |