JPH02104129A - アナログ／ディジタル変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 この発明はアナログ／ディジタル変換器に関し、特に積
分形アナログ／ディジタル変換器に関する。

〔従来の技術〕

第３図は従来の積分形アナログ／ディジタル変換器（以
下Ａ／Ｄ変換器という）を示す回路図である。図におい
て１は変換対象のアナログ信号である電圧Ｖ、を入力す
るアナログ入力端子であり、該入力端子１に与えられた
電圧■、はアナログスイッチ１０及び抵抗値Ｒの抵抗１
００を介してオペアンプ１０３の負入力を端子に与えら
れる。また一端を接地した基準電源２から入力された負
極性の基準電圧−■□はアナログスイッチ２０．抵抗１
００を介して同様に負入力端子に与えられる。オペアン
プ１０３の正入力端子は接地され、負入力端子と出力端
子とは容量Ｃを有するコンデンサ１０２と該コンデンサ
１０２の蓄積電圧を零にするためのアナログスイッチ４
０とに夫々並列接続されている。そしてオペアンプ１０
３．コンデンサ１０２により積分回路１１が構成される
。

またオペアンプ１０３の出力電圧■８は正入力端２　　
子を接地したコンパレータ１０４の負入力端子に与えら
れ、そこからの比較結果の出力信号■。は、基準クロッ
クパルスＣＬＫを発振する発振器１０５のクロックパル
スＣＬＫ及びクロックパルスＣＬＫの入力タイミングを
制御するコントローラ２００からのゲート制御信号Ｖ、
と共に３人力１出力形のＡＮＤゲート１０６に与えられ
る。そこから出力された出力パルスＤＣはそれを計数す
るカウンタ１０７に与えられ、計数結果の出力信号Ｄ０
を出力する。この計数結果が電圧Ｖｌに対するディジタ
ル値となる。

次に動作について説明する。第４図はこの発明のＡ／Ｄ
変換器の動作を説明するためのタイミングチャートであ
り、ある時刻にアナログスイッチ１０をオンして、電圧
■１を選択する。このときアナログスイッチ２０及び同
４０は共にオフにする。この状態で一定時間Ｔ１経過し
た後のオペアンプ１０３の出力電圧■。は（１）式で示
される。

但し　Ｃ：コンデンサ１０２の静電容量に初期の電圧値
−〇） Ｒ：抵抗１００の抵抗値 そして時間Ｔ、経過後にスイッチ１０をオフ、スイッチ
２０をオンにすると共に、コントロール２００からゲー
ト制御信号Ｖ、＝“Ｈ”を出力すると、基準電圧−■８
が選択され、その後の経過時間ｔにおいて（２）式で示
す出力電圧■、が得られる。

なお、この時間ＴＩ経過後にコントロール２００のゲー
ト制御信号■９が“Ｈ”となり、カウンタ１０７が出力
パルスＤ、の計数を開始する。そして基準電圧−ＶＲが
選択されてから出力電圧■。が零となるまでの時間をＴ
２とすれば、（２）弐よりとなる。従って（３）式より
基準電圧−ＶＲ＋時間Ｔ１を既知のものとすれば、電圧
■１に比例した時間Ｔ２を得ることができる。この時間
ＴＩ　　＋’ｌ’２にて、出力電圧■、＝０となり、よ
ってコンパレータ１０４の出力信号■。が“Ｌ”となっ
て、ＡＮＤゲ−）１０６が閉じられるので、出力パルス
Ｄｃがカウンタ１０７に入力されなくなり、このカウン
タ１０７の出力信号Ｄ０の計数結果を調べることにより
時間Ｔ２が判明する。時間Ｔ２が判明すると、時間Ｔ１
及び基準電圧−■８は既知なので（３）弐より変換対象
として入力された電圧Ｖ１がディジタルの出力信号り。

に−意に変換される。

そしてこの変換が終了してから、次の変換を行うまでに
、アナログスイッチ４０をオンにして、コンデンサ１０
２を短絡状態にしておき、コンデンサ１０２の蓄積電圧
を零にし、積分回路１１がコンデンサ１０２の電圧によ
る入力オフセット電圧を積分して誤差を生じることを防
止する。

〔発明が解決しようとする課題〕

従来の積分形Ａ／Ｄ変換器は以上のように構成されてい
るので、積分回路の入力オフセット電圧を積分して誤差
を生じせしめないように、積分用のコンデンサを短絡す
るためのアナログスイッチが必要となっていた。このア
ナログスイッチは高精度であり、高価であるので、装置
のコストを上昇させると共に、その内部抵抗の大きさに
より、オフセット電圧が残存してしまうという問題があ
った。

この発明は上記の事情に漏みなされたものであり、積分
回路に逆極性の基準電圧を交互に入力することにより、
高精度のアナログスイッチを用いることなく、安価に積
分回路の入力オフセット電圧の誤差を減少させるＡ／Ｄ
変換器を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るアナログ／ディジタル変換器は正逆両極
性の２つの基準電圧を用い、それを非変換動作時に交互
的に切換え、積分器に与えるようにしたものである。

〔作用〕

この発明におけるアナログ／ディジタル変換器は、非変
換動作時に、互いに逆極性の基準電圧を積分器に交互に
入力することにより、積分器の出力電圧が基準レベルに
保持され、積分器の入力オフセット電圧誤差が減少する
。

〔実施例〕

以下、この発明をその一実施例を示す図面に基づいて説
明する。

第１図はこの発明に係るアナログ／ディジタル変換器（
以下Ａ／Ｄ変換器という）の構成を示す回路図である。

図においてｌは変換対象のアナログ入力端子であり、該
入力端子１に与えられた電圧Ｖ１は、アナログスイッチ
１０を介して抵抗値Ｒを有する抵抗１００の一端に与え
られている。また抵抗１００の一端には、第１基準電源
２から入力された負の基準電圧−■５及び該基準電圧−
■８と逆極性を有する第２基準電源３から入力された正
の基準電圧■、がアナログスイッチ２０及び同３０を介
して夫々与えられている。抵抗Ｒの他端からの出力は正
入力端子を接地したオペアンプ１０３の負入力端子と、
静電容量Ｃを有するコンデンサ１０２の一端とに与えら
れ、コンデンサ１０２の他端とオブアンブ１０３の出力
端子とは一括接続され、その出力電圧ｖ０がコンパレー
タ１０４の負入力端子に与えられる。そして、オペアン
プ１０３及びコンデンサ１０２により積分回路１１が構
成される。

コンパレータ１０４は正入力端子を接地し、出力電圧■
、と接地電圧とを比較し、その比較結果■ｃを出力する
。即ち出力電圧■、が負のとき、比較結果の出力信号■
。＝“Ｈ”となる。コンパレータ１０４の出力信号■。

は、基準クロックパルスＣＬＫを発振する発振器１０５
のクロックパルスＣＬＫ及びクロックパルスＣＬＫの入
力タイミングを制御するゲート制御信号■９を出力する
コントロール２００から出力されたゲート制御信号■９
と共に３人力１出力形のＡＮＤゲート１０６に与えられ
る。ＡＮＤゲート１０６からの出力パルスＤｃはそれを
計数するカウンタ１０７に与えられ、そこでパルス数を
計数され、計数結果の出力信号Ｄ０を出力する。この計
数結果が電圧Ｖ、に対するディジタル値となる。

次に上述の如く構成されたこの発明のＡ／Ｄ変換器の動
作について説明する。

第２図はこの発明の詳細な説明するタンミングチャート
であり、ある時間にアナログスイッチ２０をオンし、負
の基準電圧−■５を選択し、時間Ｒ □経過後に、アナログスイッチ２０をオフ、同３０をオ
ンし、負の基準電圧−ｖｌＩの選択から正のＴＲ 基準電圧■えの選択へと切換え、時間□＋ＴＲ経過後に
アナログスイッチ２０をオン、同３０をオフし、正の基
準電圧■８の選択から負の基準電圧−■。

ＴＲ の選択へと切換え、時間−＋２・ＴＲ経過後にアナログ
スイッチ２０をオフ、同３０をオンし、負の基準電圧−
■、の選択へと切換え、この正負の基準電圧Ｖ、、−Ｖ
、の印加を非変換動作時に交互的にスイッチ２０．同３
０のオン、オフにより繰り返し、出力電圧■。が零にな
るタイミング、この例では時間３・ＴＲ経過後アナログ
スイッチ１０オン。

同３０をオフし、変換対象の電圧■１を選択する。

これを予め定めた時間Ｔ、継続し、その後アナログスイ
ッチ１０をオフ、同２０をオンし、電圧■、から負の基
準電圧−■３へと切り換えると共にゲート制御信号■９
を“Ｈ”とし、ＡＮＤゲー目０６の出力パルスＤＣの計
数を開始する。そして出力電圧■。が時間Ｔ２後に零に
なると、出力信号■。

が”Ｌ″となり、出力パルスＤＣがカウンタ１０７に人
力されなくなり、このときの計数結果の出力信号り。に
より時間Ｔ２が判明する。従って前記（３）式より電圧
■、がディジタルの出力信号り。に−意に変換される。

そして電圧■１の積分回路１１への入力の前に、正負の
基準電圧Ｖ、、−Ｖ、をアナログスイッチ２０、３０の
切換えにより、選択することにより出力電圧■。を零電
位とすることができる。

さらに、正負の基準電圧Ｖｌ＋　　　ｖ、を微調整する
手段を加えると、コンデンサＣの特性により生じる正負
の基準電圧Ｖ、、−Ｖ□の絶対電圧の差を打ち消すこと
が可能となり、より入力オフセット電圧を減少させる。

なお、上記実施例では、アナログスイッチ１０゜２０、
３０を個別なもので構成したが、この発明はこれに限る
ものではなく、これらのアナログスイッチをアナログ・
マルチプレクサで構成してもよく、またマイクロプロセ
ッサでオン、オフ制御してもよいことは言うまでもない
。

また、上記実施例では正負の基準電圧の積分回路への交
互の印加の終了を時間３・ＴＲ後としているが、この基
準電圧の印加は変換動作詩以外、常に行っており、印加
の終了は積分回路の出力電圧が零電位となるときであれ
ばいつでもよい。

〔発明の効果〕

以上説明したとおり、この発明によれば、互いに逆特性
の基準電圧を変換動作詩以外のときに常に交互に積分回
路に入力することによって、高精度で高価なアナログス
イッチを用いることなく積分回路の入力オフセット電圧
誤差を減少させることができ、高精度で安価なＡ／Ｄ変
換器を得ることができる。

【図面の簡単な説明】

第１図はこの発明に・係るアナログ／ディジタル変換器
の構成を示す回路図、第２図はアナログ／ディジタル変
換器の各部のタイミングチャート、第３図は従来のアナ
ログ／ディジタル変換器の構成を示す回路図、第４図は
従来のアナログ／ディジタル変換器の各部のタイミング
チャートである。 １・・・アナログ入力端子　　２・・・第１基準電源３
・・・第２基準電源　　１０・・・アナログスイッチ１
１・・・積分回路　　２０・・・アナログスイッチ３０
・・・アナログスイッチ　　ＶＲ・・・正の基準電圧■
１・・・電圧　　−■１・・・負の基準電圧なお、図中
、同一符号は、同一、又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 １、アナログの変換対象電圧と基準電圧とが与えられ、
   それらを積分する積分器を備え、その時定数を利用して
   前記変換対象電圧と基準電圧とを比較し、変換対象電圧
   をディジタル値を変換するアナログ／ディジタル変換器
   において、 逆極性を有する２つの基準電圧を生成する基準電源と、
   各基準電圧と前記アナログ電圧との前記積分器への入力
   を切り換える切換手段とを備え、 非変換動作時に前記切換手段により、前記２つの基準電
   圧を交互的に前記積分器に与えることを特徴とするアナ
   ログ／ディジタル変換器。