JPH07111446B2 - 信号パルス幅測定回路 - Google Patents
信号パルス幅測定回路Info
- Publication number
- JPH07111446B2 JPH07111446B2 JP20321489A JP20321489A JPH07111446B2 JP H07111446 B2 JPH07111446 B2 JP H07111446B2 JP 20321489 A JP20321489 A JP 20321489A JP 20321489 A JP20321489 A JP 20321489A JP H07111446 B2 JPH07111446 B2 JP H07111446B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- delay
- pulse width
- count
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は定周期発振信号のパルス幅を測定する信号パ
ルス幅測定回路に関するものである。
ルス幅測定回路に関するものである。
第３図は、従来の信号パルス幅測定回路のブロック図で
ある。図において、（５）は発振器、（４）は発振器
（５）から出力される信号をカウントパルスとして被測
定発振信号のパルス幅内にカウントできるカウントパル
ス数を測定するカウント回路、（６）は被測定信号、
（７）は発振器（５）より出力されるクロックパルス、
（８）はカウント回路（４）のカウント値、（９）はカ
ウント終了時点のカウント値である。
ある。図において、（５）は発振器、（４）は発振器
（５）から出力される信号をカウントパルスとして被測
定発振信号のパルス幅内にカウントできるカウントパル
ス数を測定するカウント回路、（６）は被測定信号、
（７）は発振器（５）より出力されるクロックパルス、
（８）はカウント回路（４）のカウント値、（９）はカ
ウント終了時点のカウント値である。
第４図は、第３図の回路の被測定信号（６）、クロック
パルス（７）及びカウント値（８）を示すタイミングチ
ャートである。
パルス（７）及びカウント値（８）を示すタイミングチ
ャートである。
次に動作について第４図を用いて説明する。被測定信号
（６）はカウント回路（４）にカウントイネーブル信号
として入力され、発振器（５）から出力されるクロック
パルス（７）はクロック信号としてカウント回路（４）
に入力されることにより被測定信号（６）のパルス幅内
にカウント回路（４）に入力した発振器（５）からのク
ロックパルス（７）のパルス数をカウント回路（４）で
計算し、カウント値（８）として出力される。測定パル
ス幅はカウント終了時点のカウント値（９）とクロック
パルス（７）の周期の積として得られる。
（６）はカウント回路（４）にカウントイネーブル信号
として入力され、発振器（５）から出力されるクロック
パルス（７）はクロック信号としてカウント回路（４）
に入力されることにより被測定信号（６）のパルス幅内
にカウント回路（４）に入力した発振器（５）からのク
ロックパルス（７）のパルス数をカウント回路（４）で
計算し、カウント値（８）として出力される。測定パル
ス幅はカウント終了時点のカウント値（９）とクロック
パルス（７）の周期の積として得られる。
従来の信号パルス幅測定回路は以上のように構成されて
いるので、被測定信号以上の高周波クロックを使わなく
てはパルス幅を測定できないという問題点があった。
いるので、被測定信号以上の高周波クロックを使わなく
てはパルス幅を測定できないという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、被測定信号以上の高周波クロックを使わなく
てもパルス幅を測定できる信号パルス幅測定回路を得る
ことを目的とする。
たもので、被測定信号以上の高周波クロックを使わなく
てもパルス幅を測定できる信号パルス幅測定回路を得る
ことを目的とする。
この発明に係る信号パルス幅測定回路は、被測定信号を
遅延データに基づき遅延させるディレイ回路と、その出
力信号と被測定信号とのAND信号を生成させるAND回路
と、その出力信号をカウントするカウント回路と、その
カウント値を遅延データに変換するデータ変換回路を備
えたものである。
遅延データに基づき遅延させるディレイ回路と、その出
力信号と被測定信号とのAND信号を生成させるAND回路
と、その出力信号をカウントするカウント回路と、その
カウント値を遅延データに変換するデータ変換回路を備
えたものである。
この発明における信号パルス幅測定回路は、ディレイ回
路により被測定信号を遅延させ、このディレイ回路出力
信号と被測定信号とのAND信号によりディレイ回路のデ
ィレイ値を変更させることにより、被測定信号のパルス
幅分遅延した時点の累計ディレイ値より測定信号のパル
ス幅を得る。
路により被測定信号を遅延させ、このディレイ回路出力
信号と被測定信号とのAND信号によりディレイ回路のデ
ィレイ値を変更させることにより、被測定信号のパルス
幅分遅延した時点の累計ディレイ値より測定信号のパル
ス幅を得る。
以下、この発明の一実施例を図について説明する。第１
図は信号パルス幅測定回路のブロック図である。図にお
いて（４）、（６）、（７）、（９）は第３図の従来例
に示したものと同等であるので説明を省略する。（２）
は被測定信号（６）を遅延データに基づき遅延させるデ
ィレイ回路、（10）はディレイ信号、（１）は被測定信
号（６）とディレイ信号（10）とのAND信号を生成させ
るANDゲート、（３）はカウント回路（４）のカウント
値（12）をディレイ回路（２）に入力するディレイデー
タ（13）に変換するデコーダー、（11）はAND信号であ
る。
図は信号パルス幅測定回路のブロック図である。図にお
いて（４）、（６）、（７）、（９）は第３図の従来例
に示したものと同等であるので説明を省略する。（２）
は被測定信号（６）を遅延データに基づき遅延させるデ
ィレイ回路、（10）はディレイ信号、（１）は被測定信
号（６）とディレイ信号（10）とのAND信号を生成させ
るANDゲート、（３）はカウント回路（４）のカウント
値（12）をディレイ回路（２）に入力するディレイデー
タ（13）に変換するデコーダー、（11）はAND信号であ
る。
第２図は第１図の回路の被測定信号（６）、ディレイ信
号（10）、AND信号（11）、カウント値（12）、ディレ
イデータ（13）のタイミングチャートである。
号（10）、AND信号（11）、カウント値（12）、ディレ
イデータ（13）のタイミングチャートである。
次に動作について第２図のタイミングチャートおよび下
表を参考にし説明する。
表を参考にし説明する。
被測定信号（６）は第１図に示すＤ点で分岐し、一方は
ディレイデータ（13）“0"であるディレイ回路（２）に
入力され、時間Ｘだけ遅延したディレイ信号（10）が出
力される。ANDゲート（１）にはディレイ信号（10）と
被測定信号（６）とが入力され、AND信号（11）が出力
される。このAND信号（11）をカウント回路（４）でカ
ウントすることによりカウント値（12）“1"が出力され
る。このカウント値（12）“1"をディレイ回路（２）の
ディレイデータ（13）“D1"にデコーダー（３）で変換
する。次に被測定信号（６）がディレイ回路（２）に入
力されると時間2X遅延したディレイ信号（10）が出力さ
れる。この動作を繰り返すことによりAND信号（11）は
出力されなくなり、測定パルス幅はカウント終了時点の
カウント値（９）と１カウント当りのディレイ回路
（２）のディレイ値との積として得られる。
ディレイデータ（13）“0"であるディレイ回路（２）に
入力され、時間Ｘだけ遅延したディレイ信号（10）が出
力される。ANDゲート（１）にはディレイ信号（10）と
被測定信号（６）とが入力され、AND信号（11）が出力
される。このAND信号（11）をカウント回路（４）でカ
ウントすることによりカウント値（12）“1"が出力され
る。このカウント値（12）“1"をディレイ回路（２）の
ディレイデータ（13）“D1"にデコーダー（３）で変換
する。次に被測定信号（６）がディレイ回路（２）に入
力されると時間2X遅延したディレイ信号（10）が出力さ
れる。この動作を繰り返すことによりAND信号（11）は
出力されなくなり、測定パルス幅はカウント終了時点の
カウント値（９）と１カウント当りのディレイ回路
（２）のディレイ値との積として得られる。
以上のようにこの発明によれば被測定信号をディレイデ
ータに基づき遅延させるディレイ回路と、その出力信号
と上記被測定信号と上記被測定信号とのAND信号を生成
させるAND回路と、上記AND回路から出力するAND信号を
カウントするカウント回路と、そのカウント値を上記デ
ィレイ回路へ入力するディレイデータに変換するデータ
変換回路を備えたため、被測定信号以上の高周波を使わ
なくてもパルス幅を測定できるという効果がある。
ータに基づき遅延させるディレイ回路と、その出力信号
と上記被測定信号と上記被測定信号とのAND信号を生成
させるAND回路と、上記AND回路から出力するAND信号を
カウントするカウント回路と、そのカウント値を上記デ
ィレイ回路へ入力するディレイデータに変換するデータ
変換回路を備えたため、被測定信号以上の高周波を使わ
なくてもパルス幅を測定できるという効果がある。
第１図はこの発明の一実施例による信号パルス幅測定回
路のブロック図、第２図は第１図の各部信号を示すタイ
ミングチャート、第３図は従来の信号パルス幅測定回路
のブロック図、第４図は第３図の各部信号を示すタイミ
ングチャートである。 図において、（１）はANDゲート、（２）はディレイ回
路、（３）はデコーダー、（４）はカウント回路、
（６）は被測定信号、（９）はカウント終了時点のカウ
ント値、（10）はディレイ信号、（11）はAND信号、（1
2）はカウント値、（13）はディレイデータである。な
お、図中、同一符号は同一又は相当部分を示す。
路のブロック図、第２図は第１図の各部信号を示すタイ
ミングチャート、第３図は従来の信号パルス幅測定回路
のブロック図、第４図は第３図の各部信号を示すタイミ
ングチャートである。 図において、（１）はANDゲート、（２）はディレイ回
路、（３）はデコーダー、（４）はカウント回路、
（６）は被測定信号、（９）はカウント終了時点のカウ
ント値、（10）はディレイ信号、（11）はAND信号、（1
2）はカウント値、（13）はディレイデータである。な
お、図中、同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】定周期発振信号のパルス幅を測定する信号
パルス幅測定回路において、上記被測定信号をディレイ
データに基づき遅延させるディレイ回路と、その出力信
号と上記被測定信号とのAND信号を生成させるAND回路
と、上記AND信号をカウントするカウント回路と、その
カウント値を上記ディレイ回路へ入力するディレイデー
タに変換するデータ変換回路を備え、上記AND信号が出
力しなくなった時点のカウント回路のカウント値と１カ
ウント当りの遅延値とにより被測定信号のパルス幅を測
定することを特徴とする信号パルス幅測定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20321489A JPH07111446B2 (ja) | 1989-08-03 | 1989-08-03 | 信号パルス幅測定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20321489A JPH07111446B2 (ja) | 1989-08-03 | 1989-08-03 | 信号パルス幅測定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0365663A JPH0365663A (ja) | 1991-03-20 |
| JPH07111446B2 true JPH07111446B2 (ja) | 1995-11-29 |
Family
ID=16470355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20321489A Expired - Lifetime JPH07111446B2 (ja) | 1989-08-03 | 1989-08-03 | 信号パルス幅測定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07111446B2 (ja) |
-
1989
- 1989-08-03 JP JP20321489A patent/JPH07111446B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0365663A (ja) | 1991-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0177557B1 (en) | Counting apparatus and method for frequency sampling | |
| US5097208A (en) | Apparatus and method for measuring gate delays in integrated circuit wafers | |
| JPH01164118A (ja) | 時間差測定回路 | |
| US4685075A (en) | Apparatus for measuring propagation time of ultrasonic waves | |
| JPH07111446B2 (ja) | 信号パルス幅測定回路 | |
| JP3055225B2 (ja) | 位相差計測装置 | |
| EP0246355A2 (en) | Error and calibration pulse generator | |
| JP2699399B2 (ja) | 時間差測定回路 | |
| JPH0540469Y2 (ja) | ||
| SU974330A1 (ru) | Устройство дл определени середины временных интервалов | |
| JP2559237Y2 (ja) | シリアルデータサンプリング信号発生装置 | |
| SU1765892A1 (ru) | Рециркул ционный преобразователь врем -код однократных импульсов | |
| SU1034010A1 (ru) | Преобразователь врем -код | |
| RU2080608C1 (ru) | Измеритель спектральных параметров радиосигналов | |
| SU917172A1 (ru) | Цифровой измеритель временных интервалов | |
| SU1402964A1 (ru) | Устройство дл измерени сдвига фаз | |
| JPH03109096U (ja) | ||
| JP2581254B2 (ja) | 逓倍器 | |
| SU1283976A1 (ru) | Преобразователь кода в период повторени импульсов | |
| SU1464284A1 (ru) | Частотный селектор | |
| SU1196908A1 (ru) | Устройство дл определени среднего значени | |
| SU1264101A1 (ru) | Цифровой фазометр | |
| JPH0455274B2 (ja) | ||
| JP2000138588A (ja) | パルス幅信号変換回路 | |
| SU1179208A1 (ru) | Ультразвуковое импульсное устройство дл контрол материалов |