JPS60149220A - 比較装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は２進信号の比較装置に関する。一般にこのよう
な比較装置は、マイクロプロセッサや半導体記憶装置の
ような中規模および大規模集積回路の機能試験、および
組立てられた印刷回路板の試験に用いられる。

〔従来技術及びその問題点〕

これらの技術分野における本質的な測定業務としては、
予定の時間間隔または時間窓の全持続期間にわたり未知
の２進信号を基準値と比較することである。

〔発明の目的） この目的のために従来の測定器〔例えば本出願人の製造
に係るモデルＨＰ８１８２’Ａデータ・アナライザ〕で
は、未知信号と基準信号とがそれぞれｌＪｉ他的ＯＲゲ
ートの入力端子の一つに接続されている。未知信号にお
ける実際のｆｌｏが基準値と違っていると、１ＴｔＪ記
１ノド他的ＯＲゲートは後続のＡＮＤゲートに誤差信号
を送り出す。そして、このＡＮＤゲートは予定の時間窓
の期間中、窓信号により開いている。そしてもしも比較
装置の誤差が時間窓中に発生すれば、前記ＡＮＤゲート
は対応する誤差信号を発生する。

実際のＡＮＤゲートは理想的なＡＮＤゲートとほとんど
同様に動作し、その後に出力パルスの立上りおよび立下
り時間を決める低域フィルタが接続されている。入力パ
ルスの重なり時間が出力信号の立上り時間より小さいと
、該出力パルスはその全振幅にまで立上らず、そして出
力パルスの幅は入力端子に存在する入力パルスの実際の
重なり時間より小さくなる。人力パルスの重なり時間が
出力信号の立上り時間の半分に等しければ、出力パルス
の幅は０に等しくなり、その結果、情報が失われる。

したがって、」二連の既知回路のＥＣＬ　（エミッタ結
合形論理回路）は、時間窓の始めと終りでそれぞれ幅が
２〜４ｎｓの二つの時間隔を発生する。

前記の時間隔内では窓信号と比較装置信号との重なり時
間が減っているため、不完全信号のレベルを確認するこ
とができない。

（発明の概要〕 本発明によれば、未知信号のレベルはエツジ・トリガＤ
型フリップフロップ回路または同等の双安定型フリップ
フロップ回路を用いたサンプリング動作により、時間窓
の全持続時間中監視される。

このような回路において、サンプル時間はクロック信号
の縁で最大１００ｐｓの時間精度で規定される。そして
前記クロック信号はフリップフロップ回路でスイッチン
グ操作をトリガし、該フリップフロップ回路の後続出力
レベルはサンプル時間における入力レベルで決まるよう
にトリガされる。

本発明による比較装置において、時間窓の初めに存在す
る未知信号のレベルは窓信号によりトリガされる第一フ
リップフロップ回路の出力信号を決定する。ＩｒＩＩ記
第−フリップフロップ回路の出力信号は次に未知信号が
時間窓の初めでに基準値からずれているか否かを決定す
る。この動作により上記の時間精度が達成される。

しかしながら、時間窓が始まってから時間的に未知な点
で発生する未知信号の基準値からのずれは、第一フリッ
プフロップ回路で検出することができない。なぜならば
、時間窓の始まりを示す窓１８号から適当な他の信号の
縁を得ることはできないからである。

この問題を解決するには、先ず基準レベルからこれとは
異なるレベルに転移するどいこを認識するこから導かれ
る。それは時間窓が始まってから未知信号内で発生する
が、窓信号の状態を決めるクロック信号の縁として利用
できる。本発明によれば、この目的のために第二フリッ
プフロップ回路が設けられている。このフリップフロッ
プ回路は、上記の時間精度で、基準値に対する未知信号
のずれが時間窓の中で起ったか否かを検出する。

フリップフロップ回路の出力信号を論理的に組合せて、
時間窓の全持続期間中未知信号のレベルが基準値に等し
いか否か、あるいは未知信号が時間窓内のある時刻に基
準値からずれているか否かの出力信号を発生する。

測定後、初めの状態を回復することができるように第二
フリップフロップ回路にはリセット入力端子を設けなけ
ればならない。これに反して、第一フリップフロップ回
路は窓信号で常にクロックされており、しかも測定の終
りには最も新しい出力信号を出すので、リセットする必
要がない。

なお、本発明によれば、クロック用時間に関してサンプ
ル時間の位置が変化するフリップフロップ回路を使用す
ることができる。また、複合論理回路は、信号レベルを
論理状態に割当てて使用するのに適当である。更には、
回路素子を付加することなく比較装置を号サンプリング
回路として動作させることができる。また、比較装置の
出力信号は時間窓の終りで後続の記憶要素に移される。

また、本発明装置は未知信号と自由に選定できる基準値
との比較が可能である。更には、予定の時点あるいは時
間窓の全持続期間中に未知信号と基準値とを選択的に比
較することができる。また、本発明の比較装置は測定サ
イクル後、非常に小さなむだ時間でクロック信号に同期
してリセットされる。しかしてこのリセット能力はかく
て高速クロックに適するように特殊化される。以下図面
を用いて本発明を詳述する。

【発明の実施例〕

第１図は本発明の一実施例による比較装置のブロック図
で、時間窓の持続期間中エツジ・トリガＤ型フリップフ
ロップ回路によるサンプリング・プロセスによって未知
信号が基準値の０と比較される。

未知信号に対する入力端子は、エツジ・トリガＤ型フリ
ップフロップ回路１０１のＤ入力端子Ｄ１と、第二のエ
ツジ・トリガＤ型フリップフロップ回路１０２のクロッ
ク入力端子Ｔ２とにそれぞ接続されている。また、窓信
号に対する入力端子は、第二のフリップフロップ回路１
０２のＤ入力端子Ｄ２と第一のフリップフロップ回路１
０１のクロック入力端子Ｔ１とにそれぞ接続されている
。

第一ニフリップフロップ回路１０２はリセット信号を受
信するためのリセット入力端子Ｒを具えている。二つの
フリップフロップ回路はそれぞれ一つの出力端子Ｑ１と
Ｑ２とを具えている。出力端子Ｑ１と０２とは互いに接
続されてＥＣＬ回路の分野で衆知のワイアドＯＲ結線に
よって出力端子を形成している。代りに、フリップフロ
ップ回路の出力をＯＲゲートで結合して同じ論理機能を
得ることもできる。フリップフロップ回路１０２のリセ
ット入力端子Ｒに論理１を短時間加えれば、該回路′１
０２の出力は論理０にセ、ツトされる。

典型的なＥＣＬＣリフリップフロ９路のクロック用時間
は、クロック信号の縁が論理０と論理１との間の信号差
の中間値を通る時点として定義される。無作為に選んだ
単独のエツジ・トリガＤ型フリップフロップ試料では、
計時後出力端子に続いて現われる出ノ１信号が、クロッ
ク時間のわずか前あるいは後にあるサンプル時間に存在
する入力信号によって決まる。クロック時間に関するサ
ンプル時間の位置は試料ごとに変化する。そしてその差
廿数ナノ秒の範囲にある。サンプル時間の相対的な位置
の差が校正手続きに原因があり、構成要素が同様なデー
タあるいは他のこのような補正対策を備えている場合に
は、信号のサンプリングは１００ｐｓまでの時間精度で
可能である。

第１図に示す本発明の実施例において、回路に使用して
いるフリップフロップ回路は、そのサンプル時間が計時
時間と等しくなるように選定されていると仮定している
。フリップフロップ回路１０２のリセット入力端子に論
理０が存在するかぎり、該回路は時間窓の期間中未知信
号と基準値のＯとを比較するように動作することができ
る。第１図に示す回路の各種モードにおける機能を第２
図Ａ〜Ｄの波形図により詳細に説明する。

第２図Ａは窓信号の形状を示す０時刻ｔ１で窓信号は参
照番号１で示すようにトリガしきい値を越えて上昇し、
そして参照番号２で示すように時刻ｔ２で再びしきい値
より下に下降する。この窓信号によって時刻ｔ１からｔ
２まで続く時間窓が比較プロセスに対して規定される。

時刻ｔ１とｔ２との間のある時刻に有効ｔ＋ｔｉ　１の
未知ｆａ号が回路の入力端子に現われると、出力端子は
論理ｌを出す、なお、上記の説明で、［有効（ｆＪ　Ｉ
　Ｊとは未知信号のレベルが対応するトリガしきい仙の
上にあることを意味する。

第２Ｂ図は未知信号の二つの可能な形状を示す。

曲線５では、基準値からのずれが時間窓の始まる曲に現
われ、そして時刻ｔ１で終っている。ｔｔｈ線６では、
基準値からのずれが時刻ｔ２で始まり、そしである時間
遅れて安定している。これら二つの曲線により誤差認識
に関連する時間限界が定義される。第２図Ｂのｆａ７と
１０は時間限界内で降下し、そして回路の出力端子で論
理１を発生する未知信号の複数の可能な形状を表わして
いる。

フリップフロップ回路１０１の出力信号の時間的な形状
を第２図Ｃに示す、フリップフロップ回路１０１は時間
窓の始まりで且つ窓信号の立上り縁でトリガされる。第
２図Ｂに参照番号１１と１７で境界線の場所を示すよう
に、時間窓の始まりでフリップフロップ回路１０１の入
゛力端子が未知信号の論理１で付勢されれば、第２図Ｃ
の曲線１３と１４で示したように、フリップフロップ回
路１０１の出力は窓信号によって偵ｌにクロックされる
。第２図Ｃにおいて直線１５と１６で未知信号の複数の
形状が存在することを示す、この形状は時間窓が始まる
前に立上り信号の縁があり、そして始まってから立下り
信号の縁がある。また、上記、の存在は、フリップフロ
ップ回路１０１によってすべて示となる。第２図Ｃの直
線７′と１０とは第２図Ｂで起り得る複数の未知信号の
始まりと終りとを示す直線７と１０とに対応する。

フリップフロップ回路１０２の出力信号の時間的形状を
第２Ｄ図に示す。フリップフロップ回路１０２が存在す
ることにより、回路はフリップフロップ回路１０１では
検出できない未知信号に対する基準ず１６からのずれに
応答できることになる。

このような未知信号は、時間窓の始めで基準値に対応す
るレベルをもっているが、基４！！値からのずれは時間
窓の中だけで発生する。時間窓内で発生する基準イ１ム
から異なるレベルへの遷移は、窓信号のレベルをフリッ
ププロップ回路１０，２でクロックするクロック用の縁
として作用する。

第２図Ｂの参照番号１７で示すように、時刻ｔ１または
それ以降で、且つ第２図Ｂの参照番号１８で示すように
時刻ｔ２の前に発生する未知信号の縁によって、フリッ
プフロップ回路１０２の出力端子に論理ｌが現われる。

フリップフロップ回路１０２の対応する出力信号を第２
図りでは１９および２０で示しである。直線２１と２２
とは時刻ｔ１とｔ２との間に立上り縁のある未知信号が
、すべてフリップフロップ回路１０２で検出されること
を示してい、る。第２図りの直線７°′と１０°゛とは
第２図Ｂの直線７と１０とに対応する。

」二連から明らかなように、前記フリップフロップ回路
１０１と１０２とはその一時的な動作において次のよう
に相補特性をもっている。すなわち、比較装置は時間窓
の全存続期間中、未知信号と基準値とを比較し、そし工
時間窓内のある時刻に未知信号が基準値からずれた場合
は、常にその出力端子に論理１を与える。

本発明の一実施例による回路の機能を第２図に示した信
号波形で説明してきた。しかしながら、この説明から明
らかなように回路は任意の窓信号で動作でき１．しかも
常に、時間窓の始まりに存在するかあるいは時間窓内の
もつと後の時刻で発生するところの未知信号の基準値か
らのずれを示している。時間窓が終ってから比較結果を
回路の出力端子から読取ることができる。そして、例え
ば後続のレジスタ段または他の既知の回路要素で行われ
る読取りが終ってから、回路は次の測定の準備のためリ
セットパルスをフリップフロップ回路１０セのリセット
入力端子に加えてこれをリセットすることができる。フ
リップフロップ回路１０１は窓信号で常にクロックされ
ており、したがって時間窓よりｍｌのフリップフロップ
回路の状態とは無関係な各測定の終りに出力信号が更新
されるので、該回路１０１はリセットする必要がない。

リセット入力端子Ｒに論理１を連続して加えることによ
り、第二のフリップフロップ回路１０２の出力端子Ｑ２
を連続的に論理０にしておくことができる。この状態で
フリップフロップ回路はクロック制御の下に未知信号を
サンプルすることができる。フリッププロップ回路１０
１のクロック入力端子にクロック信号の立上り縁が現わ
れると、未知信号はサンプル時刻でフリップフロップ回
路１０１にてクロックされる。この第２の動作モードは
、特に切換えが非常に簡単なので、論理アナライザおよ
びデータアナライザの回路に使用するのに有利である。

」二連したように、市場から購入できるフリップフロッ
プ回路の瞬時動作は試料ごとに異なっている。したがっ
て、フリップフロップ回路１０１と１０２の各クロック
入力端子またはデータ入力端子の少なくとも一つまたは
両方の前に可変遅延装置を接続して、フリップフロップ
回路１０１と１０２との間のクロック時間に対するサン
プル時間の位置の差（これは設定時間と保持時間との概
念の中に入る）を補償するようにするのが使利である。

これによって、特殊な動作特性を備えたフリップフロッ
プ回路を選び出さなくてよいから、生産コストが低くな
る。

本発明の別の実施例による比較装置のブロック図を第３
図に示す。第１図と比較して拡張したこの回路は、規定
する基準値を選択可能にしたもので、測定の結果を時間
窓の終りで記憶させ、その結果をクロックに同期させて
更に次に伝えるようにし、そしてフリップフロップ回路
１０２を窓比較モードでリセットするのに役立つ。

遅延装置１０３とフリップフロップ回路１０１および１
０２のＤ入力端子およびクロック入力端子とは、第１図
と同様に未知信号と窓信号を受信するように相互に接続
されている。この実施例では、未知信号と基準信号とを
受信するｆＪｉ他的ＯＲゲート１００が未知信号に対す
る入力端子Ｄ１の前に接続されている。フリップフロッ
プ回路１゜１と１０２との出力端子は、互いにＯＲゲー
トの組合せで接続されており、そして第３のＤ型フリッ
プフロップ回路１０４のＤ入力端子に接続されている。

クロック信号はインバータ１０５を経由してフリップフ
ロップ回路１０４のクロック入力端子Ｔ３に供給される
。フリップフロップ回路１０２には出力端子Ｑ２と相補
的な出力端子１丁が設けられており、その出力信号は反
転入力端子を有するＡＮＤゲート１０６の入力端子の一
つに供給される。窓信号はリセット信号を発生するため
ＡＮＤゲート１０６の他の入方恣に加えられる。

前記ＡＮＤゲート１０６からのリセット信号はフリップ
フロップ回路１０２のリセット人力端子Ｒの前段に接続
されているＯＲゲート１０７により、モード選択信号と
結合して回路を比較装置あるいはサンプリング回路とし
て選択可能に動作できるようにしている。

未知信号は適切に選択された基準信号の伯１または０と
選択的に比較される。同様な機能は未知信号を選択可能
に反転させても達成することができる。時間窓の終りに
前記インバータ１０５は窓信号の立下り縁と相補的な立
上り縁を発生し、これによってフリップフロップ回路１
０１と１０２の各Ｑ出力端子に存在す、る測定結果がフ
リップフロップ回路１０４でクロックされる。フリップ
フロップ回路１０２の出力端子Ｑ２に論理１が存ｒＦす
る場合、窓信号によって時間窓の終りでリセット信号が
発生し、このリセットパルスはフリップフロップ回路１
０４へ測定結果を書込む場合に少なくとも１ゲート伝達
遅れだけ遅延する。このようにリセット動作は時間窓が
終ってかられずか後で自動的に且つクロック信号と同期
して行われるので、回路は反復クロック速度で信号を監
視するのに使用することができる。

前記は回路の例および信号の形状はすべて信号の立上り
縁でトリガされるようなフリップフロップ回路について
説明してきた。しかしながら、本発明による回路は、回
路配置が適合できる場合には立下り縁でトリガされるフ
リップフロップ回路を用いて釦立ててもよく、また可能
と思われるフリップフロップ回路の種類を混合して使用
してもよい。第３図の反転入力端子を有するＡＮＤゲー
ト１０６はＮＯＲゲートで置き換えてもよい。また、ワ
イプドＯＲ結線の代りにＯＲゲートによってフリップフ
ロップ回路１０１と１０２との出力信号から比較装置の
出力信号が発生する場合に、フリップフロップ回路１０
２をリセットする信号は、フリップフロップ回路１０２
の出力端子Ｑ２で反転された窓信号と出力信号とをＡＮ
Ｄゲートに導入して発生させることができる。

このような設計では、フリップフロップ回路１０２の相
補出力端子Ｑ２は無くてもよい。回路化数学の規則にし
たがう本発明の実施例のその他の変形については当業界
にたずされる人々には明らかである。このような変更例
においては、異なる論理値に異なる信号レベルを割当て
ることができ、そしてゲートとフリップフロップ回路と
の組合せ機佳をこれにしたがっているいろに選択するこ
とができる。更には各回路素子の信号伝達時間が異なる
のを補正するために、遅延回路を設けることができる。

【図面の簡単な説明】

第１図は本発明の一実施例による比較装置のブロック図
、第２図Ａ〜Ｄはその各部における波形図、第３図は他
の実施例を示す回路図である。 １０１．１０２．１０４：フリップフロップ回路、１０
３：遅延回路、１０５．１０６．１０７：ゲート回路。 出願人 横筒・ヒユーレット・パッカード株式会社代理人　弁理
士　長　谷　川　次　男

Claims (1)

1. 【特許請求の範囲】 規定可能な時間窓の期間中二進の未知信号のレベルを予
   定の基準レベルと比較する装置で、次の（イ）〜（庄＼
   ）より成る比較装Ｎ６ （イ）手れぞれ信号入力端子とクロック入力端子および
   出力端子とを具えた第一および第二のフリップフロップ
   回路、 〔ロ〕前記第−フリップフロップ回路の信号入力端子と
   第二フリップフロップ回路のクロック入力端子とを接続
   して未知信号を受信する手段、〔ハ〕前記第−フリップ
   フロップ回路のクロック入力端子と第二フリップフロッ
   プ回路の信号、入力端子とを接続して窓信号を受信する
   手段、〔二〕ｍＩ記両フリップフロップ回路の各視力端
   子を接続して出力信号を送り出す手段、 （ホ）＃記第二フリップフロップ回路には更にリセット
   パルスを受信する端子が具えである。