JPS6016145B2 - クロツク信号抽出方式 - Google Patents
クロツク信号抽出方式Info
- Publication number
- JPS6016145B2 JPS6016145B2 JP54031801A JP3180179A JPS6016145B2 JP S6016145 B2 JPS6016145 B2 JP S6016145B2 JP 54031801 A JP54031801 A JP 54031801A JP 3180179 A JP3180179 A JP 3180179A JP S6016145 B2 JPS6016145 B2 JP S6016145B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- extracted
- time slot
- data time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明は、伝送路上で雑音や波形歪を受けた、２倍のク
ロック周波数のベースバンドをもつマンチェスタ符号よ
りクロック情報を確実に抽出する方式に関するものであ
る。
ロック周波数のベースバンドをもつマンチェスタ符号よ
りクロック情報を確実に抽出する方式に関するものであ
る。
従来ディジタル伝送において２倍のクロック周波数のベ
ースバンドをもつ入力信号よりクロツク情報を抽出する
には両波整流信号を使用（アナログ操作）する方法、波
形変化点（微分波形）を使用（ディジタル操作）する方
法が知られている。
ースバンドをもつ入力信号よりクロツク情報を抽出する
には両波整流信号を使用（アナログ操作）する方法、波
形変化点（微分波形）を使用（ディジタル操作）する方
法が知られている。
しかしながら、これらの方法は何れも欠点を有している
。即ち、ベースバンド信号として情報速度の倍のクロツ
ク速度をもつマンチェスタ（Ｎ鷺ｎｃｈｅｓｔｅｒ）符
号、２値ＡＭ符号、スプリットフェイズ（Ｓｐｌｉｔ、
Ｐｈａｓｅ）符号を採用する場合、上記２つの方法では
クロツク抽出信号として位相が反転したクロック情報も
正規なものと判定される可能性を有し、ハード構成上困
難がある。
。即ち、ベースバンド信号として情報速度の倍のクロツ
ク速度をもつマンチェスタ（Ｎ鷺ｎｃｈｅｓｔｅｒ）符
号、２値ＡＭ符号、スプリットフェイズ（Ｓｐｌｉｔ、
Ｐｈａｓｅ）符号を採用する場合、上記２つの方法では
クロツク抽出信号として位相が反転したクロック情報も
正規なものと判定される可能性を有し、ハード構成上困
難がある。
この原因は前者の方法による場合は正負波形の整流作用
が非対称であることに、また、後者の方法による場合は
次段のクロック波フヱルタ＋増幅器特性による不要波通
過にそれぞれ起因している。本発明の目的は、ベースバ
ンド信号として情報速度の倍のクロック速度をもつ、雑
音や波形歪を受けたマンチェスタ符号等より常に正常な
クロツク情報を抽出し得るクロック信号抽出方式を供す
るにある。この目的のため、本発明は、受信ベースバン
ド信号の立上り、立下りを検出して信号変化信号を抽出
し、信号変化信号が得られる度にその抽出時点より１／
２・（データタイムスロット）以上１データタイムスロ
ット未満の時間内で次の信号変化信号が抽出されない場
合はこのことを検出して目的とするクロツク情報を抽出
することを特徴とする。
が非対称であることに、また、後者の方法による場合は
次段のクロック波フヱルタ＋増幅器特性による不要波通
過にそれぞれ起因している。本発明の目的は、ベースバ
ンド信号として情報速度の倍のクロック速度をもつ、雑
音や波形歪を受けたマンチェスタ符号等より常に正常な
クロツク情報を抽出し得るクロック信号抽出方式を供す
るにある。この目的のため、本発明は、受信ベースバン
ド信号の立上り、立下りを検出して信号変化信号を抽出
し、信号変化信号が得られる度にその抽出時点より１／
２・（データタイムスロット）以上１データタイムスロ
ット未満の時間内で次の信号変化信号が抽出されない場
合はこのことを検出して目的とするクロツク情報を抽出
することを特徴とする。
但し、データタイムスロットとは情報速度の周期をいう
。以下、本発明を第１図から第４図により説明する。
。以下、本発明を第１図から第４図により説明する。
先ず第１図、第２図より説明すれば、それは本発明の一
実施態様に係る回路構成と要部の一例での入出力波形を
示したものである。
実施態様に係る回路構成と要部の一例での入出力波形を
示したものである。
図示の如く入力端子１を介し、第２図に示されるマンチ
ェスタ符号ａが単安定発振器（単安定マルチパイプレー
タあるいはワンショツト回路）２およびインバータ３付
の単安定発振器４に入力されるとすれば、単安定発振器
２，４はともに立上りでトリガされるから、単安定発振
器２，４はマソチェスタ符号ａの立上り、立下りでそれ
ぞれトリガされ、それらのトリガ出力ｂ，ｃは第２図に
示す如くなる。ここで各単安定発振器２，４のトリガ出
力ｂ，ｃのパルス幅を１／２・（データタイムスロット
）以上、且つ１データタイムスロット未満とし（本例で
は３／４・（データタイムスロット）、トリガ出力ｂ、
ｃを論理和素子としてのノアゲート５に入力させれば、
ノアゲート５の出力ｄは第２図に示す如くになる。即ち
、マンチェスタ符号ａより２倍のクロック成分が確実に
消去された正規な位相情報をもつクロツク情報が出力ｄ
として得られるものである。しかしながら、第１図に示
す回路構成は単安定発振器を使用するから大容量のコン
デンサを必要とし、ＩＣ化に向いた構成とはいえない。
ェスタ符号ａが単安定発振器（単安定マルチパイプレー
タあるいはワンショツト回路）２およびインバータ３付
の単安定発振器４に入力されるとすれば、単安定発振器
２，４はともに立上りでトリガされるから、単安定発振
器２，４はマソチェスタ符号ａの立上り、立下りでそれ
ぞれトリガされ、それらのトリガ出力ｂ，ｃは第２図に
示す如くなる。ここで各単安定発振器２，４のトリガ出
力ｂ，ｃのパルス幅を１／２・（データタイムスロット
）以上、且つ１データタイムスロット未満とし（本例で
は３／４・（データタイムスロット）、トリガ出力ｂ、
ｃを論理和素子としてのノアゲート５に入力させれば、
ノアゲート５の出力ｄは第２図に示す如くになる。即ち
、マンチェスタ符号ａより２倍のクロック成分が確実に
消去された正規な位相情報をもつクロツク情報が出力ｄ
として得られるものである。しかしながら、第１図に示
す回路構成は単安定発振器を使用するから大容量のコン
デンサを必要とし、ＩＣ化に向いた構成とはいえない。
第３図はカウンタを用いＩＣ化が容易とされた本発明の
他の実施態様に係る回路構成を、また、第４図はその要
部の一例での入力波形をそれぞれ示したものである。図
示の如く入力端子６を介するマンチェスタ符号ａを微分
回路（トリガ出力パルスのパルス幅が極小であれば単安
定発振器を使用可）７に入力させれば、立上り、立下り
に応じた微分出力ｅが得られるが、これをカウンタ９の
リセット信号とする一方、カウンタ９によって入力端子
８を介する高周波数（データ速度の数倍以上の高い周波
数）のクロックｆがウカントされるように構成したもの
である。ここでカウンタ９の最大計数値をＮとし、（デ
ータタイムスロット）〉Ｎ・（高周波クロツクｆの周期
）之１／２・（データタイムスロット）となるようにＮ
を選べば、カウン夕９は微分出力ｅがある度にリセット
され、カウント動作を最初より繰り返すようになるが、
ある１つの微分出力があった後に１／２・（データタイ
ムスロット）の時間が経過し、しかも１データタイムス
ロット未満の時間が経過する前になお次の微分出力がな
い場合は、カウンタ９がクロツクｆをＮ個カウントした
時点で最大計数値出力ｇを出力することから、結果的に
最大計数値出力ｇが第２図における出力ｄと同様な意味
をもつことになるものである。因みにカウンタ９につい
て言及すれば、カウンタ９はクロツクｆをＮ個カウント
することによって出力ｇを出力するが、この後はこれ以
降に到来する微分出力ｅによりリセットされるまでその
出力状態を維持するものとなっている。具体的にはカウ
ンタ９は１入力否定アンドゲートとカウンタよりなり、
クロツクｆはそのアンドゲートを介しカウンタに入力さ
れるが、出力ｇが出力された後は出力ｇがそのアンドゲ
ートを閉じるべく機能するようになっているものである
。第２図、第４図からも理解されるように、クロツク抽
出信号としての出力ｄあるいは出力ｇはその立下りがデ
ータ内容が“０”から“１”、“１”から“０”の変化
に同期して抽出されるから、入力されるマンチェスタ符
号の変化に確実に対応したクロック抽出信号が得られる
ことになる。
他の実施態様に係る回路構成を、また、第４図はその要
部の一例での入力波形をそれぞれ示したものである。図
示の如く入力端子６を介するマンチェスタ符号ａを微分
回路（トリガ出力パルスのパルス幅が極小であれば単安
定発振器を使用可）７に入力させれば、立上り、立下り
に応じた微分出力ｅが得られるが、これをカウンタ９の
リセット信号とする一方、カウンタ９によって入力端子
８を介する高周波数（データ速度の数倍以上の高い周波
数）のクロックｆがウカントされるように構成したもの
である。ここでカウンタ９の最大計数値をＮとし、（デ
ータタイムスロット）〉Ｎ・（高周波クロツクｆの周期
）之１／２・（データタイムスロット）となるようにＮ
を選べば、カウン夕９は微分出力ｅがある度にリセット
され、カウント動作を最初より繰り返すようになるが、
ある１つの微分出力があった後に１／２・（データタイ
ムスロット）の時間が経過し、しかも１データタイムス
ロット未満の時間が経過する前になお次の微分出力がな
い場合は、カウンタ９がクロツクｆをＮ個カウントした
時点で最大計数値出力ｇを出力することから、結果的に
最大計数値出力ｇが第２図における出力ｄと同様な意味
をもつことになるものである。因みにカウンタ９につい
て言及すれば、カウンタ９はクロツクｆをＮ個カウント
することによって出力ｇを出力するが、この後はこれ以
降に到来する微分出力ｅによりリセットされるまでその
出力状態を維持するものとなっている。具体的にはカウ
ンタ９は１入力否定アンドゲートとカウンタよりなり、
クロツクｆはそのアンドゲートを介しカウンタに入力さ
れるが、出力ｇが出力された後は出力ｇがそのアンドゲ
ートを閉じるべく機能するようになっているものである
。第２図、第４図からも理解されるように、クロツク抽
出信号としての出力ｄあるいは出力ｇはその立下りがデ
ータ内容が“０”から“１”、“１”から“０”の変化
に同期して抽出されるから、入力されるマンチェスタ符
号の変化に確実に対応したクロック抽出信号が得られる
ことになる。
なお、本発明による場合、“０”または“１”が連続す
るような場合にはクロック情報は得られなく、したがっ
て、クロック情報はいわゆる歯抜け状態が存在する可能
性があるものとして抽出されることになる。しかしなが
ら、このようにして抽出されたクロックは最終的にはク
ロック位相情報として周波数一定のＰＬＬ回路（純ディ
ジタル構成）に位相制御用として与えられることから、
ＰＬＬ回路の出力としては正しいクロック情報が得られ
ることになるものである。以上説明したように本発明は
、受信ベースバンド信号の立上り、立下りを検出するこ
とによって信号レベルが変化した旨の信号変化信号を抽
出し、信号変化信号が得られる度にその抽出時点より１
／２・データタイムスロット）以上１データタイムスロ
ット未満の時間内で次の信号変化信号が抽出されない場
合はこの旨を検出することによってクロック情報を抽出
するものであるから、例えば入力データとしてのマンチ
ェスタ符号内に含まれる不要クロック成分、即ち、論理
“０”または“１”の連続デー外こもとづく不要クロッ
ク成分がたとえそのマンチェスタ符号が不安定であった
としても確実に消去され、有効なクロック情報のみを含
んだクロックを抽出し得るという効果が得られる。
るような場合にはクロック情報は得られなく、したがっ
て、クロック情報はいわゆる歯抜け状態が存在する可能
性があるものとして抽出されることになる。しかしなが
ら、このようにして抽出されたクロックは最終的にはク
ロック位相情報として周波数一定のＰＬＬ回路（純ディ
ジタル構成）に位相制御用として与えられることから、
ＰＬＬ回路の出力としては正しいクロック情報が得られ
ることになるものである。以上説明したように本発明は
、受信ベースバンド信号の立上り、立下りを検出するこ
とによって信号レベルが変化した旨の信号変化信号を抽
出し、信号変化信号が得られる度にその抽出時点より１
／２・データタイムスロット）以上１データタイムスロ
ット未満の時間内で次の信号変化信号が抽出されない場
合はこの旨を検出することによってクロック情報を抽出
するものであるから、例えば入力データとしてのマンチ
ェスタ符号内に含まれる不要クロック成分、即ち、論理
“０”または“１”の連続デー外こもとづく不要クロッ
ク成分がたとえそのマンチェスタ符号が不安定であった
としても確実に消去され、有効なクロック情報のみを含
んだクロックを抽出し得るという効果が得られる。
入力データに波形歪が含まれていると、一般に入力デー
タ波形の立上り、立下り時点が変動するが、入力デー外
こ雑音が相加した場合は波形の立上り、立下り時点が変
動する以外に、雑音パスルによる不要なクロツク情報の
抽出といったことが起る。これらの情報に対しては、雑
音相加、波形歪には許容限界内においてこれらの情報を
取り入れながら伝送装置を設計していく必要がある。本
発明では抽出されたクロック情報を後にＰＬＬ回路に入
力して再生したクロツク信号を得ようとしてており、ク
ロツク情報としてはクロック抽出信号の位相の平均値が
有効なものと考えられる。従って一般にクロック情報は
変動しておりこれは主として波形歪と雑音によるが、雑
音パルスによる不要な波形変化信号は一般に正規なクロ
ック情報の間に生起するので本発明によって隣接の正規
なクロック情報と共に消去されるため、本発明は上記し
たような不安定なデータ波形入力に有効となっている。
タ波形の立上り、立下り時点が変動するが、入力デー外
こ雑音が相加した場合は波形の立上り、立下り時点が変
動する以外に、雑音パスルによる不要なクロツク情報の
抽出といったことが起る。これらの情報に対しては、雑
音相加、波形歪には許容限界内においてこれらの情報を
取り入れながら伝送装置を設計していく必要がある。本
発明では抽出されたクロック情報を後にＰＬＬ回路に入
力して再生したクロツク信号を得ようとしてており、ク
ロツク情報としてはクロック抽出信号の位相の平均値が
有効なものと考えられる。従って一般にクロック情報は
変動しておりこれは主として波形歪と雑音によるが、雑
音パルスによる不要な波形変化信号は一般に正規なクロ
ック情報の間に生起するので本発明によって隣接の正規
なクロック情報と共に消去されるため、本発明は上記し
たような不安定なデータ波形入力に有効となっている。
タ 第１図、第２図は、本発明の一実施態様に係る回路
構成と要部の一例での入出力波形を示す図、第３図、第
４図は、本発明の他の実施態様に係る回路構成と要部の
一例での入力出力波形を示す図である。 ｏ ２，４・・・単安定発振器、３・・・ィンバー夕
「 ５・・・ノアゲート、７・・・微分回路９・・・カ
ゥンタ。 第１図第２図 第３図 第４図
構成と要部の一例での入出力波形を示す図、第３図、第
４図は、本発明の他の実施態様に係る回路構成と要部の
一例での入力出力波形を示す図である。 ｏ ２，４・・・単安定発振器、３・・・ィンバー夕
「 ５・・・ノアゲート、７・・・微分回路９・・・カ
ゥンタ。 第１図第２図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １ ２倍のクロツク周波数のベースバンドをもつマンチ
エスタ符号等よりクロツク情報を抽出する方式において
、ベースバンド信号の立上り、立下りを検出して信号が
変化した旨の信号変化信号を抽出し、信号変化信号が抽
出される度に抽出時点より１／２・（データタイムスロ
ツト）以上１データタイムスロツト未満の時間内に次に
抽出されるべき信号変化信号が抽出されないことを検出
した際、該検出にもとづき以後抽出される信号変化信号
よりクロツク情報を抽出するようにしたことを特徴とす
るクロツク信号抽出方式。 ２ トリガ出力パルス幅が１／２・（データタイムスロ
ツト）以上１データタイムスロツト未満に設定された単
安定発振器各々より得られる立上り、立下りにそれぞれ
応じたトリガ出力パルスとしての信号変化信号を論理和
し、該論理和出力をクロツク情報として抽出する特許請
求の範囲第１項記載のクロツク信号抽出方式。 ３ 立上り、立下りを微分することによつて得られた信
号変化信号信号をリセツト信号としてデータ速度の数倍
以上の高い周波数を有する高周波クロツクをカウントし
ているカウンタに入力させ、リセツト信号が入力される
度に入力時点より該カウンタが１／２・（データタイム
スロツト）以上１データタイムスロツト未満の時間に亘
つて上記高周波クロツクをカウントし得たことをカウン
ト出力より検出し、該検出にもとづきクロツク情報を抽
出する特許請求の範囲第１項記載のクロツク信号抽出方
式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54031801A JPS6016145B2 (ja) | 1979-03-20 | 1979-03-20 | クロツク信号抽出方式 |
| US06/131,446 US4531223A (en) | 1979-03-20 | 1980-03-18 | Clock derivation circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54031801A JPS6016145B2 (ja) | 1979-03-20 | 1979-03-20 | クロツク信号抽出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55124343A JPS55124343A (en) | 1980-09-25 |
| JPS6016145B2 true JPS6016145B2 (ja) | 1985-04-24 |
Family
ID=12341168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54031801A Expired JPS6016145B2 (ja) | 1979-03-20 | 1979-03-20 | クロツク信号抽出方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4531223A (ja) |
| JP (1) | JPS6016145B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3346942C1 (de) * | 1983-12-24 | 1985-01-24 | Hewlett-Packard GmbH, 7030 Böblingen | Vergleicherschaltung fuer binaere Signale |
| JPS6187446A (ja) * | 1984-09-28 | 1986-05-02 | Sanyo Electric Co Ltd | クロツク同期方式 |
| US4705970A (en) * | 1985-02-04 | 1987-11-10 | American Telephone And Telegraph Company, At&T Bell Laboratories | Programmable interval timer with lock means |
| US4823363A (en) * | 1985-07-09 | 1989-04-18 | Nec Corporation | Phase-locked clock regeneration circuit for digital transmission systems |
| GB2193863B (en) * | 1986-07-25 | 1990-12-12 | Plessey Co Plc | Improvements relating to data transmission systems |
| US4805197A (en) * | 1986-12-18 | 1989-02-14 | Lecroy Corporation | Method and apparatus for recovering clock information from a received digital signal and for synchronizing that signal |
| US4809301A (en) * | 1987-11-25 | 1989-02-28 | The United States Of America As Represented By The Secretary Of The Air Force | Detection apparatus for bi-phase signals |
| US4857760A (en) * | 1988-02-10 | 1989-08-15 | Tektronix, Inc. | Bipolar glitch detector circuit |
| US4862482A (en) * | 1988-06-16 | 1989-08-29 | National Semiconductor Corporation | Receiver for Manchester encoded data |
| US5023891A (en) * | 1989-07-25 | 1991-06-11 | Sf2 Corporation | Method and circuit for decoding a Manchester code signal |
| US5056114A (en) * | 1989-08-03 | 1991-10-08 | Northern Telecom Limited | Method and apparatus for decoding Manchester encoded data |
| US5313503A (en) * | 1992-06-25 | 1994-05-17 | International Business Machines Corporation | Programmable high speed digital phase locked loop |
| US5703908A (en) * | 1993-10-08 | 1997-12-30 | Rutgers University | Fixed reference shift keying modulation for mobile radio telecommunications |
| JP2912285B2 (ja) * | 1997-02-27 | 1999-06-28 | 日本電気アイシーマイコンシステム株式会社 | アナログ・デジタル混在回路の過渡解析方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3624528A (en) * | 1970-06-23 | 1971-11-30 | Motorola Inc | Digital demodulator |
| US3767860A (en) * | 1972-07-18 | 1973-10-23 | Atlantic Res Corp | Modulation identification system |
| FR2292380A1 (fr) * | 1974-11-25 | 1976-06-18 | Cit Alcatel | Dispositif numerique de reconnaissance d'un message nrz |
-
1979
- 1979-03-20 JP JP54031801A patent/JPS6016145B2/ja not_active Expired
-
1980
- 1980-03-18 US US06/131,446 patent/US4531223A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4531223A (en) | 1985-07-23 |
| JPS55124343A (en) | 1980-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6016145B2 (ja) | クロツク信号抽出方式 | |
| JPH028488B2 (ja) | ||
| US4312075A (en) | Timing-phase recovery circuit | |
| US4426714A (en) | Clock signal derivation system | |
| EP0170454B1 (en) | Fsk demodulator | |
| US4599736A (en) | Wide band constant duty cycle pulse train processing circuit | |
| US4599735A (en) | Timing recovery circuit for synchronous data transmission using combination of L Bi phase and modified biphase codes | |
| US3185931A (en) | Differentially coherent biphase demodulator | |
| US5524121A (en) | Digital data modulating method | |
| US4809304A (en) | Method of extracting a synchronous clock signal from a single- or double-density coded signal, and apparatus for performing the method | |
| JPH0257395B2 (ja) | ||
| SU769758A2 (ru) | Цифровой демодул тор частотно- модулированных сигналов | |
| JPH0376060B2 (ja) | ||
| JPS63148743A (ja) | 差分バイフエ−ズ復調方法 | |
| JP3232834B2 (ja) | 復調装置 | |
| JP3999039B2 (ja) | 差周波数検出回路 | |
| JPS6212585B2 (ja) | ||
| JPS5912844Y2 (ja) | Ｆｓ信号復調装置 | |
| JPH0117160B2 (ja) | ||
| JPS5896440A (ja) | 識別再生クロツク発生回路 | |
| JPS58114553A (ja) | Ｆｓｋ変調信号の復調回路 | |
| JPH07105699B2 (ja) | デジタルフイルタ回路 | |
| JPH01140812A (ja) | 信号復調方式 | |
| JPH04119742A (ja) | 受信データ識別装置 | |
| JPS6081951A (ja) | Ｆｓｋ復調器 |