JP2002311109A - 交差電圧判定回路 - Google Patents

Abstract

(57)【要約】 【課題】 差動出力回路が規格を満足するかどうかを容
易に判別すること。 【解決手段】 差動出力回路の差動出力（正転・反転出
力）波形が、第１または第２の基準電圧を横切る時間
を、それぞれ論理波形で検出し、検出した波形の論理変
化の一方をフリップフロップ回路のデータに、もう一方
の論理波形の変化をクロックに使用し、フリップフロッ
プにデータが保持されるか否かで、差動出力波形が、基
準電圧を通過する時間の順番を諭理信号で検出し、且
つ、差動出力回路の動作に連動して検出基準電圧を選択
制御する制御回路を兼ね備え、差動出力波形の正転出力
の立上り・反転波形の立下りの時の第１、第２の基準電
圧を横切る時間、及び、差動出力波形の正転出力の立下
り・反転波形の立上りの時の第１、第２の基準電圧を横
切る時間の４つの時間を自動的に切換え検出し、交差電
圧の位置を論理で抽出して判定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路に
係り、特に差動出力回路の差動出力（正転・反転出力）
波形の交差点電圧が規格内に入っているかどうかを判別
する交差電圧判定回路に関する。

【０００２】

【従来の技術】従来より、ＵＳＢトランシーバ等では、
差動出力回路を内蔵する半導体集積回路が用いられ、こ
の差動出力回路の差動出力波形の交差電圧は仕様などに
より規定されている場合がある。

【０００３】図８は、上記した半導体集積回路に内蔵さ
れる差動出力回路の差動出力（正転・反転出力）の波形
例を示した図である。正転と反転の差動出力の波形は交
差ポイント９０で交差するが、この交差点の電圧が電圧
Ｖ１，Ｖ２で示される交差電圧の規定範囲に納まってい
ることが、仕様などにより規定されている場合がある。

【０００４】そこで、従来は差動出力の波形が上記規格
を満足しているかどうかを選別判定するために、デジタ
ルテスタが使用されている。

【０００５】

【発明が解決しようとする課題】しかし、上記のように
半導体集積回路に内蔵される差動出力回路の差動出力が
規格内に納まっているか、どうかは、デジタルテスタを
用いて判定しているが、一般の半導体集積回路の製造工
程で使用されているデジタルテスタでは、測定不能であ
るか、測定に多くの所要時間を必要とし、規格を満足す
る差動出力回路の選別が困難であるという問題があっ
た。

【０００６】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、差動出力回路が
規格を満足するかどうかを容易に判別することができる
交差電圧判定回路を提供することである。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、第１の手段の特徴は、正転出力信号と反転出力信号
を出力する差動出力回路の前記正転出力信号と反転出力
信号の交差点電圧が基準電圧Ｖ１とＶ２の間に納まって
いるかどうかを判定する交差電圧判定回路において、前
記正転出力信号と前記基準電圧Ｖ１及び前記基準電圧Ｖ
２とをそれぞれ比較する第１の比較機能と、前記反転出
力信号と前記基準電圧Ｖ１及び前記基準電圧Ｖ２とをそ
れぞれ比較する第２の比較機能と、前記第１の比較機能
の比較対象基準電圧が前記基準電圧Ｖ１及び前記基準電
圧Ｖ２の時に出力される２個の比較結果信号を入力デー
タとし、前記第２の比較機能の比較対象基準電圧が前記
基準電圧Ｖ１の時に出力される比較結果信号及び前記基
準電圧Ｖ２の時に出力される比較結果信号の反転信号を
クロックとして用いて、前記入力データのラッチの可否
により前記交差点電圧が基準電圧Ｖ１とＶ２の間に納ま
っているかどうかを示す判定信号を出力する判定機能と
を具備することにある。

【０００８】第２の手段の前記第１の比較機能は、前記
差動出力回路の正転出力信号が基準電圧Ｖ１又はＶ２を
通過する時間に応じて論理レベルを出力する第１のコン
パレータと、前記第１のコンパレータの比較対象基準電
圧として外部から与えられる前記Ｖ１と前記Ｖ２を交互
に選択して供給する第１の選択回路とを有し、前記第２
の比較機能は、前記差動出力回路の反転出力信号が基準
電圧Ｖ１又はＶ２を通過する時間に応じて論理レベルを
出力する第２のコンパレータと、前記第２のコンパレー
タの比較対象基準電圧として外部から与えられる前記Ｖ
１と前記Ｖ２を交互に選択して供給する第２の選択回路
とを有し、前記判定機能は、前記差動出力回路が論理変
化する時間以前の正論理または負諭理を選択信号とし、
前記第２のコンパレータから出力される一方の論理信号
と、他方の論理信号の反転信号を入力とする第３の選択
回路と、前記第３選択回路の出力信号をクロックとして
用いて、前記第１のコンパレータの出力を入力データと
してラッチするフリップフロップとを有し、前記第１の
選択回路と前記第２の選択回路は共通であることを特徴
とする。

【０００９】第３の手段の前記第１、第２の選択回路
は、前記差動出力回路が論理変化する時間以前の正論理
または負論理をクロックとして用いるＴ型フリップフロ
ップと、前記Ｔ型フリップフロップの出力信号を選択信
号とし、前記外部から与えられる基準電圧Ｖ１，Ｖ２の
いずれか一方を交互に選択して前記第１、第２のコンパ
レータへ供給するアナログスイッチ回路とを有すること
を特徴とする。

【００１０】第４の手段の特徴は、前記第１のコンパレ
ータの出力を遅延させるダミー回路を設け、このダミー
回路により遅延された前記出力を前記フリップフロップ
に入力することにある。

【００１１】第５の手段の特徴は、前記第１のコンパレ
ータと前記フリップフロップを接続するパスと、前記第
２のコンパレータと前記フリップフロップを前記第３の
選択回路を介して接続するパスとの信号遅延差を吸収す
るセットアップ、ホールド時間を前記フリップフロップ
に持たせたことにある。

【００１２】第６の手段の特徴は、前記基準電圧Ｖ１及
び前記基準電圧Ｖ２を発生する基準電圧発生回路を前記
交差電圧判定回路と同一チップ内に形成することにあ
る。

【００１３】第７の手段の特徴は、正転出力信号と反転
出力信号を出力する差動出力回路の前記正転出力信号と
反転出力信号の交差点電圧が基準電圧Ｖ１とＶ２の間に
納まっているかどうかを判定する交差電圧判定回路にお
いて、前記正転出力信号と前記基準電圧Ｖ１及び前記基
準電圧Ｖ２とをそれぞれ比較する第１の比較機能と、前
記反転出力信号と前記基準電圧Ｖ１及び前記基準電圧Ｖ
２とをそれぞれ比較する第２の比較機能と、前記第１の
比較機能の比較対象基準電圧が前記基準電圧Ｖ１及び前
記基準電圧Ｖ２の時に出力される２個の比較結果信号を
入力データとし、前記第２の比較機能の比較対象基準電
圧が前記基準電圧Ｖ１の時に出力される比較結果信号及
び前記基準電圧Ｖ２の時に出力される比較結果信号の反
転信号をクロックとして用いて、前記入力データのラッ
チの可否により前記交差点電圧が基準電圧Ｖ１とＶ２の
間に納まっているかどうかを示す判定信号を出力する第
１の判定機能と、前記第２の比較機能の比較対象基準電
圧が前記基準電圧Ｖ１及び前記基準電圧Ｖ２の時に出力
される２個の比較結果信号を入力データとし、前記第１
の比較機能の比較対象基準電圧が前記基準電圧Ｖ１の時
に出力される比較結果信号及び前記基準電圧Ｖ２の時に
出力される比較結果信号の反転信号をクロックとして用
いて、前記入力データのラッチの可否により前記交差点
電圧が基準電圧Ｖ１とＶ２の間に納まっているかどうか
を示す判定信号を出力する第２の判定機能と、前記第
１、前記第２の判定機能の判定結果のいずれか一方を交
互に選択して出力する出力選択機能とを具備することに
ある。

【００１４】第８の手段の前記第１の比較機能は、前記
差動出力回路の正転出力信号が基準電圧Ｖ１又はＶ２を
通過する時間に応じて論理レベルを出力する第１のコン
パレータと、前記第１のコンパレータの比較対象基準電
圧として外部から与えられる前記Ｖ１と前記Ｖ２を交互
に選択して供給する第１の選択回路とを有し、前記第２
の比較機能は、前記差動出力回路の反転出力信号が基準
電圧Ｖ１又はＶ２を通過する時間に応じて論理レベルを
出力する第２のコンパレータと、前記第２のコンパレー
タの比較対象基準電圧として外部から与えられる前記Ｖ
１と前記Ｖ２を交互に選択して供給する第２の選択回路
とを有し、前記第１の判定機能は、前記差動出力回路が
論理変化する時間以前の正論理または負論理を選択信号
とし、前記第２のコンパレータから出力される一方の論
理信号と、他方の論理信号の反転信号を入力とする第３
の選択回路と、前記第３の選択回路の出力信号をクロッ
クとして用いて、前記第１のコンパレータの出力を入力
データとしてラッチする第１のフリップフロップとを有
し、前記第２の判定機能は、前記差動出力回路が論理変
化する時間以前の正論理または負論理を選択信号とし、
前記第１のコンパレータから出力される一方の論理信号
と、他方の論理信号の反転信号を入力とする第４の選択
回路と、前記第４の選択回路の出力信号をクロックとし
て用いて、前記第２のコンパレータの出力を入力データ
としてラッチする第２のフリップフロップとを有し、前
記出力選択機能は、前記差動出力回路が論理変化する時
間以前の正論理または負論理をクロック入力としたＴ型
フリップフロップと、前記Ｔ型フリップフロップの出力
信号を選択信号とし、前記第１、第２のフリップフロッ
プのラッチ出力のいずれか一方を交互に選択して出力す
るマルチプレクサとを有することを特徴とする。

【００１５】第９の手段の特徴は、前記差動回路と前記
交差電圧判定回路を同一の半導体集積回路内に形成する
ことにある。

【００１６】本発明は、差動出力回路の差動出力（正転
・反転出力）波形が交差する電圧が、第１の基準電圧と
第２の基準電圧の間にあるか否かを判定する機能とし
て、差動出力の立上り側と、差動出力の立下り側で、基
準電圧を通過する時間の早い・遅いで検知する事が出来
る。例えば、第１の基準電圧が第２の基準電圧より低い
場合、差動出力の立上りが差動出力の立下りより早く、
第１の基準電圧を横切り、且つ、差動出力の立上りが差
動出力の立下りより遅く、第２の基準電圧を横切つた場
合、差動出力の交差する電圧は、第１の基準電圧と第２
の基準電圧の間にあると判定できる。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は、本発明の交差電圧判定回
路の第１の実施形態に係る構成を示した回路図である。
図２は本例の交差電圧判定回路の動作を示したタイミン
グチャートである。交差電圧判定回路１００は、例えば
差動出力回路６０と同一のチップ内に形成され、差動出
力回路６０が規格内に入っているどうかを判別する動作
を行う。

【００１８】図１における交差電圧判定回路はアナログ
スイッチ５０を有し、このアナログスイッチ５０は第１
の基準電圧Ｖ１を端子Ａに入力し、第２の基準電圧Ｖ２
を端子Ｂに入力する。前記アナログスイッチ５０は、端
子Ｓの入力レベルで入力を選択し、ローレベルで端子Ａ
が選択され、出力端子Ζに基準電圧Ｖ１が出力される。
また、ハイレベルで端子Ｂが選択され、出力端子Ζに基
準電圧Ｖ２が出力される。前記アナログスイッチ５０の
選択入力端子Ｓには、セレクト（select）信号が入力さ
れる。このセレクト（select）信号は、Ｔ型フリツプフ
ロツプ４０の出力端子ＱＮより与えられる。前記Ｔ型フ
リップフロップ４０のクロック入力端子ＣＫは、差動出
力回路６０の入力信号ＶＰの逆相信号ＶＭを入力する。

【００１９】前記アナログスイッチ５０の端子Ζから出
力される基準電圧信号は、第１のコンパレータ２０及び
第２のコンパレータ２１のそれぞれの非反転端子である
入力端子（一）に入力する。前記第１のコンパレータ２
０の反転端子である入力端子（＋）は、差動出力回路６
０の出力信号ＤＭを入力し、前記第２のコンパレータ２
１の（＋）入力端子は、差動出力回路の出力信号ＤＰを
入力する。前記第１のコンパレータ２０の出力信号ＤＭ
ｄａｔａは選択回路（マルチプレクサ）１０の入力端子
Ｂに入力し、入力端子Ａはインバータ１１を介したＤＭ
ｄａｔａの反転信号を入力する。前記選択回路１０の選
択端子Ｓには、差動出力回路６０の入力信号ＶＰの逆相
信号ＶＭを入力し、出力端子Ｚより出力信号ＤＭｃｋを
出力する。

【００２０】フリップフロップ３０は立上りクロックで
データをラッチするフリップフロップであり、データ入
力端子Ｄは、前記第２のコンパレータ２１の出力信号Ｄ
Ｐｄａｔａを入力し、クロック入力端子ＣＫには、前記
選択回路１０の出力信号ＤＭｃｋを入力する。

【００２１】ここで、差動出力回路６０は入力パルス信
号ＶＰ及び、ＶＰの反転信号ＶＭが入力され、一定のス
イッチング時間を経た後、ＤＰにスルーレートを持った
ＶＰと同相の波形として出力される。同じくＤＭには，
ＶＭと同相のスルーレートを持つた波形が出力される。
尚、基準電圧Ｖ１，Ｖ２は外部から交差電圧判定回路１
００に与えられる。

【００２２】以下、図２のタイミングチャートを使って
ＤＰとＤＭの出力交差電圧が、基準電圧Ｖ１とＶ２の間
にある時の動作を説明する。尚、この実施形態では、Ｖ
１及びＶ２の電位はＶ１＜Ｖ２とする。この実施形態で
は、差動出力回路６０の入力波形ＶＰがハイレベル、Ｖ
Ｍがローレベルで安定した時間に交差電圧判定回路１０
０のＲＥＳＥＴ信号（図２（Ｅ））としてハイレベルが
フリップフロップ３０、４０に印可され、前記交差電圧
判定回路１００が動作状態となる。

【００２３】まず、第１の動作として、差動出力回路６
０の入力波形ＶＰ（図２（Ａ））がハイレベルからレロ
ーレベルに、ＶＭ（図２（Ｂ））がローレベルからハイ
レベルに変化するとき、Ｔ型フリップフロップ４０から
出力されるセレクト信号（図２（Ｆ））は、ＶＭの立上
り波形に同期してローレベルをアナログスイッチ５０の
端子Ｓに入力される。これにより、アナログスイッチ５
０により基準電圧Ｖ１が選択され、コンパレータ２０、
２１の（−）入力端子に出力される。

【００２４】次に、差動出力回路６０に入力されたＶＰ
及びＶＭは、前記差動出力回路６０のスイッチングディ
レイ分遅れてＤＰ（図２（Ｃ））及びＤＭ（図２
（Ｃ））に、あるスルーレートを持った波形として出力
される。この時、ＤＰの立下り波形が基準電圧Ｖ１を横
切った時間に同期して、コンパレータ２１よりローレベ
ルの論理信号ＤＰｄａｔａ（図２（Ｇ））が出力され
る。また、ＤＭの立上り波形も、基準電圧Ｖ１を横切っ
た時間に同期して、コンパレータ２０よりハイレベルの
論理信号ＤＭｄａｔａが出力される。

【００２５】この時、選択回路１０は、差動出力回路６
０の入力信号ＶＭ（ハイレベル）によりＢ端子が選択さ
れており、ＤＭｄａｔａの正転信号がそのまま論理信号
ＤＭｃｋ（図２（Ｈ））としてＺ端子からフリップフロ
ップ３０のＣＫ端子に出力され、フリップフロップ３０
の立上りクロック信号となる。この時、フリップフロッ
プ３０にハイレベルがラッチされれば、ＤＰ立下り波形
が基準電圧Ｖ１を横切つた時間が、ＤＭ立上り波形が基
準電圧Ｖ１を横切った時間より遅い時間であったことに
なり、少なくとも、ＤＰ立下り波形とＤＭ立上り波形の
交差電圧ポイントは、基準電圧Ｖ１より高い位置にある
ことが分る。フリップフロップ３０のラッチデータはＱ
端子からＯＵＴ信号（図２（Ｉ））として出力される。

【００２６】次に、第２の動作として、差動出力回路６
０の入力波形ＶＰがローレベルからハイレベル、ＶＭが
ハイレベルからローレベルに変化するが、ＶＭは立下り
のためセレクト信号はローレベルのままであり、アナロ
グスイッチ５０により選択される基準電圧もＶ１のまま
である。したがって、コンパレータ２１はＤＰの立上り
波形が基準電圧Ｖ１を横切った時間に同期してハイレベ
ルをフリップフロップ３０の端子Ｄに出力し、コンパレ
ータ２０は、ＤＭの立下り波形が基準電圧Ｖ１を横切っ
た時間に同期してローレベルをＤＭｄａｔａとしてイン
バータ１１に出力する。

【００２７】この時、選択回路１０は、ＶＭがローレベ
ルに変化した時点で選択端子をＢからＡ端子に切換え
る。出力信号ＤＭｃｋはローレベルにセットされてお
り、ローレベルのＤＭｄａｔａの出力はインバータ１１
で反転され、選択回路１０を通してフリップフロップ３
０の立上りクロックとして入力される。このとき、フリ
ップフロップ３０にハイレベルがラッチされず、ＤＰ立
上り波形が基準電圧Ｖ１を横切つた時間が、ＤＭ立下り
波形が基準電圧Ｖ１を横切った時問より早い時間であっ
たことになり、少なくとも、ＤＰ立上り波形とＤＭ立下
り波形の交差電圧ポイントは、基準電圧Ｖ１より高い位
置にあることが分る。

【００２８】次に、第３の動作として、再び差動出力回
路６０の入力波形ＶＰがハイレベルからローレベルに、
ＶＭがローレベルからハイレベルに変化する。この時、
ＶＭは立上り信号のためセレクト信号はハイレベルに変
化し、アナログスイッチ５０により基準電圧Ｖ２が選択
される。したがつて、コンパレータ２１は、ＤＰの立下
り波形が基準電圧Ｖ２を横切った時間に同期してローレ
ベルをＤＰｄａｔａとしてフリップフロップ３０の端子
Ｄに出力し、コンパレータ２０は、ＤＭの立上り波形が
基準電圧Ｖ２を横切った時間に同期してハイレベルをＤ
Ｍｄａｔａとして選択回路１０の端子Ｂに出力する。

【００２９】この時、選択回路１０は、ＶＭがハイレベ
ルに変化した時点で選択端子をＡからＢ端子に切換え、
出力信号ＺからのＤＭｃｋはローレベルにセットされて
おり、ハイレベルのＤＭｄａｔａの出力は、選択回路１
０を通してフリップフロップ３０の立上りクロックとし
て入力される。

【００３０】この時、前記フリップフロップ３０にロー
レベルがラッチされれば、ＤＰ立下り波形が基準電圧Ｖ
２を横切った時間が、ＤＭ立上り波形が基準電圧Ｖ２を
横切った時間より早い時間であったことになり、少なく
とも、ＤＰ立下り波形とＤＭ立上り波形の交差電圧ボイ
ントは、基準電圧Ｖ２より低い位置にあることが分る。

【００３１】次に、第４の動作として、再び差動出力回
路６０の入力波形ＶＰがローレベルからハイレベルに、
ＶＭがハイレベルからローレベルに変化する。この時、
ＶＭは立下り信号のためセレクト信号はハイレべルのま
まであり、アナログスイッチ５０により基準電圧Ｖ２が
選択される。したがって、コンパレータ２１はＤＰの立
上り波形が基準電圧Ｖ２を横切った時間に同期してハイ
レベルをフリップフロップ３０の端子Ｄに、コンパレー
タ２０はＤＭの立下り波形が基準電圧Ｖ２を横切つた時
間に同期してローレレベルをＤＭｄａｔａとしてインバ
ータ１１に出力する。

【００３２】この時、選択回路１０は、ＶＭがローレベ
ルに変化した時点で選択端子をＢからＡ端子に切換え、
出力端子Ｚからの出力信号ＤＭｃｋはローレベルにセッ
トされており、ローレベルのＤＭｄａｔａの出力はイン
バータ１１で反転され、選択回路１０を通してフリップ
フロップ３０の立上りクロックとして入力される。この
時、前記フリップフロップ３０にローレベルがラッチさ
れれば、ＤＰ立上り波形が基準電圧Ｖ２を横切つた時問
が、ＤＭ立下り波形が基準電圧Ｖ２を横切った時間より
遅い時間であったことになり、少なくとも、ＤＰ立上り
波形とＤＭ立下り波形の交差電圧ポイントは、基準電圧
Ｖ２より低い位置にあることが分る。

【００３３】以上の第１、第２、第３、第４の動作が一
致した時、ＤＰ立上り波形とＤＭ立下り波形の交差電圧
と、ＤＰ立下り波形とＤＭ立上り波形の交差電圧が共
に、基準電圧Ｖ１とＶ２の間にあることが判定できる。

【００３４】本実施形態によれば、フリップフロップ３
０の端子Ｑから出力がハイレベルであるか、ローレベル
であるかを一般のデジタルテスタで測定するだけで、差
動出力回路の正転と反転の差動出力の波形の交差ポイン
トが、電圧Ｖ１，Ｖ２で示される交差電圧の規定範囲に
納まっているどうか、即ち、規格を満足するかどうかを
容易に判別することができる。

【００３５】尚、交差電圧判定回路１００と差動出力回
路６０は同一の半導体集積回路内に形成されるが、場合
によっては、交差電圧判定回路１００を独立させて、１
チップにすることもできる。

【００３６】図３は、本発明の交差電圧判定回路の第２
の実施形態に係る構成を示した回路図である。本実施形
態は、コンパレータ２１の出力とフリップフロップ３０
の入力端子Ｄとの間にダミー回路２００が挿入されてい
るところが図１に示した第１の実施形態と異なるが、他
の構成は同様である。

【００３７】ダミー回路２００は選択回路１０と同一の
マルチプレクサ１５で構成され、コンパレータ２１の出
力信号はこのマルチプレクサ１５を通して、フリップフ
ロップ３０のＤ端子に入力される。従って、コンパレー
タ２０の出力端子から、フリップフロップ３０のＣＫ端
子までのパス遅延と、コンパレータ２１の出力端子か
ら、フリップフロップ３０のＤ端子までのパス遅延まで
を同一にすることができ、差動出力の波形の交差ポイン
トが、電圧Ｖ１，Ｖ２で示される交差電圧規定範囲にぎ
りぎりに納まっているような微妙な判定の時も誤判定な
く正確な判定を行うことができる。他の動作は図１に示
した第１の実施形態と同様であり、同様の効果がある。

【００３８】尚、コンパレータ２１とフリップフロップ
３０を接続するパスと、コンパレータ２０とフリップフ
ロップ３０を選択回路１０を介して接続するパスとの信
号遅延差を吸収するように、フリップフロップ３０のセ
ットアップ、ホールド時間を設計すれば、ダミー回路２
００がなくとも、交差電圧の規定範囲にぎりぎりに納ま
っているような微妙な判定の時も、誤判定なく正確な判
定を行うことができる。

【００３９】図４は、本発明の交差電圧判定回路の第３
の実施形態に係る構成を示した回路図である。本例は、
図２に示した第２の実施形態の構成に加えて、基準電圧
発生回路３００が設けられ、この基準電圧発生回路３０
０から発生された基準電圧Ｖ１，Ｖ２がアナログスイッ
チ５０で選択されるようになっている。

【００４０】本例は基準電圧発生回路３００を交差電圧
判定回路１００、差動出力回路６０と同一半導体集積回
路内に形成した構成とすることによって、外部から基準
電圧Ｖ１，Ｖ２を与える必要がなく、チップのピンを削
減することができる。他の構成は図２に示した第２の実
施形態と同様で、同様の効果がある。

【００４１】尚、基準電圧発生回路３００を図１の第１
の実施形態の構成に設けて同一半導体集積回路内に形成
することにより、同様に、チップのピンを削減する効果
がある。また、外部に基準電圧発生回路を用意する必要
がなく、測定時の操作性を向上させることができる。

【００４２】ここで、上記した第１、第２、第３の実施
形態の交差電圧判定回路の出力信号は、フリップフロッ
プ３０のＱの出力信号であるため、フリップフロップ３
０がデータをラッチするタイミングとして、セットアッ
プとホールドの両方のタイミングを用い、両タイミング
でのラッチした結果により差動出力回路６０が規格を満
足しているかどうかを判定している。しかし、フリップ
フロップ３０のセットアップ時間とホールド時間には誤
差があり、しかも、セットアップでラッチするか、ホー
ルドでラッチするかによりＤＰとＤＭの交差電圧の判定
電圧ポイントの基準電圧に対する方向性が逆になるた
め、交差電圧の規定範囲にぎりぎりに納まっているよう
な微妙な判定の際には、判定に違いが生じる場合がで
き、その分、マージンがとれないということが言える。

【００４３】図５は、本発明の交差電圧判定回路の第４
の実施形態に係る構成を示した回路図である。図６は本
例の交差電圧判定回路の動作を示したタイミングチャー
トである。本例はフリップフロップ３０、３１のセット
アップタイムのみで差動出力回路６０の交差電圧の判定
を行うように動作する。

【００４４】本例の交差電圧判定回路１００は、選択回
路１０及びデータラッチ用のフリップフロップ３０の他
に、選択回路（マルチプレクサ）１２及びデータラッチ
用のフリップフロップ３１と、出力用選択回路（マルチ
プレクサ）１４及び出力用選択回路１４の選択動作を切
り換える信号ＳＨｓｅｌを発生するＴ型フリップフロッ
プ４１が設けられており、他の構成は図１に示した第１
の実施形態と同様である。

【００４５】次に本実施形態の動作について説明する。
選択回路１２は、ＤＰｄａｔａ（図６（Ｊ））の正転信
号を入力端子Ｂに、ＤＰｄｅｔａの反転信号を入力端子
Ａに入力し、選択端子Ｓに、差動出力回路６０の入力信
号ＶＰを入力する。フリップフロップ３１は、選択回路
１２の出力信号ＤＰｃｋ（図６（Ｈ））をクロック端子
ＣＫに、コンパレータ２０からのＤＭｄａｔａ（図６
（Ｇ））をデータ端子Ｄに入力する。出力用選択回路１
４は、フリップフロップ３１の出力端子Ｑの出力信号Ｄ
ＭＱ（図６（Ｉ））を入力端子Ａに、フリップフロップ
３０の出力端子Ｑの出力信号ＤＰＱ（図６（Ｌ））を入
力端子Ｂに入力し、且つ、選択端子Ｓに、差動出力回路
６０の入力信号ＶＰをクロックとしたＴ型フリップフロ
ップ４１のＱ出力を選択信号ＳＨｓｅｌ（図６（Ｍ））
として入力する。

【００４６】選択回路１２とフリップフロップ３１の動
作は、使用するデータが異なるだけで、その動作は選択
回路１０とフリップフロップ３０と同様であるが、選択
信号ＳＨｓｅｌがローレベルの時、出力用選択回路１４
が端子Ａを、ハイレベルの時、端子Ｂを選択するため、
ＯＵＴ信号として、フリップフロップ３１がラッチした
出力信号ＤＭＱか、或いはフリップフロップ３０がラッ
チした出力信号ＤＰＱが出力されることになる。しか
も、図６（Ｈ）、図６（Ｋ）の矢印で示したように、フ
リップフロップ３０、３１がＤＰｄａｔａ、ＤＭｄａｔ
ａをラッチするタイミングは全てセットアップになる。

【００４７】本実施形態によれば、出力用選択回路１４
の出力信号ＯＵＴは、常にフリップフロップ３０とフリ
ップフロップ３１のそれぞれのセットアップでデータを
ラッチした時のみの信号を選択して出力することができ
るため、交差電圧が規定範囲にぎりぎりに納まっている
ような微妙な判定の際にも、判定に違いが生じる場合が
なく、その分、マージンを大きくとることができる。他
の効果は図１に示した第１の実施形態と同様である。

【００４８】尚、出力用選択回路１４の選択信号Ｓの入
力信号ＳＨｓｅｌを、その反転信号であるＴ型フリップ
フロップ４１のＱＮ出力に変更する事により、全てホー
ルドタイムでラッチしたデータのみを、出力信号ＯＵＴ
として取り出すことができ、同様の効果がある。

【００４９】図７は本発明の交差電圧判定回路の第５の
実施形態に係る構成を示した回路図である。本例では、
図４に示した第４の実施形態の構成にパス遅延を補正す
るダミー回路２０１をコンパレータ２０とフリップフロ
ップ３１との間、ダミー回路２００をコンパレータ２１
とフリップフロップ３０との間に挿入して、微妙な判定
の時も誤判定なく正確な判定を行うことができ、判別精
度を向上させている。

【００５０】尚、図７に示した構成に、図４に示した基
準電圧発生回路を設けて、図４の実施形態と同様にチッ
プのピン数を減少させることができ、の効果を得ること
ができる。また、基準電圧発生回路は図６に示した構成
に設けても、チップのピンを削減することができる。ま
た、外部に基準電圧発生回路を用意する必要がなく、測
定時の操作性を向上させることができる。

【００５１】また、本発明は上記実施形態に限定される
ことなく、その要旨を逸脱しない範囲において、具体的
な構成、機能、作用、効果において、他の種々の形態に
よっても実施することができる。

【００５２】

【発明の効果】以上詳細に説明したように、本発明の交
差電圧判定回路によれば、差動出力回路の交差電圧の電
圧ボイントがどの範囲にあるかを、論理レベルで抽出で
き、デジタルテスターでも容易に差動出力回路が規格を
満足しているかどうかを短時間で判定できる。また、交
差電圧の判定にセットアップタイムまたはホールドタイ
ムのいずれか一方を用いているため、精度の高い交差電
圧の抽出判定が実現できる他、信号経路の遅延時間の合
わせこみも容易であり、さらに精度の高い交差電圧の抽
出判定が実現できる。また、基準電圧を同一の半導体集
積回路内に設ければ専用の基準電圧電圧入力端子を外部
に設ける必要もなくなる。

【図面の簡単な説明】

【図１】本発明の交差電圧判定回路の第１の実施形態に
係る構成を示した回路図である。

【図２】タイミングチャートを使ってＤＰとＤＭの出力
交差電圧が、基準電圧Ｖ１とＶ２の間にある時の動作を
説明する。

【図３】本発明の交差電圧判定回路の第２の実施形態に
係る構成を示した回路図である。

【図４】本発明の交差電圧判定回路の第３の実施形態に
係る構成を示した回路図である。

【図５】本発明の交差電圧判定回路の第４の実施形態に
係る構成を示した回路図である。

【図６】本例の交差電圧判定回路の動作を示したタイミ
ングチャートである。

【図７】本発明の交差電圧判定回路の第５の実施形態に
係る構成を示した回路図である。

【図８】従来の半導体集積回路に内蔵される差動出力回
路の差動出力（正転・反転出力）の波形例を示した図で
ある。

【符号の説明】

１０、１２、 選択回路 １１、１３ インバータ １４ 出力用選択回路 １５ マルチプレクサ ２０、２１ コンパレータ ３０、３１ フリップフロップ ４０、４１ Ｔ型フリップフロップ ５０ アナログスイッチ ６０ 差動出力回路 １００ 交差電圧判定回路 ２００、２０１ ダミー回路 ３００ 基準電圧発生回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩見 俊一 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Ｆターム(参考） 2G132 AA12 AD01 AE14 AK09 AL09 AL11 5J056 AA04 BB59 BB60 CC00 CC04 CC09 CC14 FF08 KK01

Claims (9)

【特許請求の範囲】
1. 【請求項１】 正転出力信号と反転出力信号を出力する
   差動出力回路の前記正転出力信号と反転出力信号の交差
   点電圧が基準電圧Ｖ１とＶ２の間に納まっているかどう
   かを判定する交差電圧判定回路において、 前記正転出力信号と前記基準電圧Ｖ１及び前記基準電圧
   Ｖ２とをそれぞれ比較する第１の比較機能と、 前記反転出力信号と前記基準電圧Ｖ１及び前記基準電圧
   Ｖ２とをそれぞれ比較する第２の比較機能と、 前記第１の比較機能の比較対象基準電圧が前記基準電圧
   Ｖ１及び前記基準電圧Ｖ２の時に出力される２個の比較
   結果信号を入力データとし、前記第２の比較機能の比較
   対象基準電圧が前記基準電圧Ｖ１の時に出力される比較
   結果信号及び前記基準電圧Ｖ２の時に出力される比較結
   果信号の反転信号をクロックとして用いて、前記入力デ
   ータのラッチの可否により前記交差点電圧が基準電圧Ｖ
   １とＶ２の間に納まっているかどうかを示す判定信号を
   出力する判定機能と、 を具備することを特徴とする交差電圧判定回路。
2. 【請求項２】 前記第１の比較機能は、前記差動出力回
   路の正転出力信号が基準電圧Ｖ１又はＶ２を通過する時
   間に応じて論理レベルを出力する第１のコンパレータ
   と、前記第１のコンパレータの比較対象基準電圧として
   外部から与えられる前記Ｖ１と前記Ｖ２を交互に選択し
   て供給する第１の選択回路とを有し、前記第２の比較機
   能は、前記差動出力回路の反転出力信号が基準電圧Ｖ１
   又はＶ２を通過する時間に応じて論理レベルを出力する
   第２のコンパレータと、前記第２のコンパレータの比較
   対象基準電圧として外部から与えられる前記Ｖ１と前記
   Ｖ２を交互に選択して供給する第２の選択回路とを有
   し、 前記判定機能は、前記差動出力回路が論理変化する時間
   以前の正論理または負諭理を選択信号とし、前記第２の
   コンパレータから出力される一方の論理信号と、他方の
   論理信号の反転信号を入力とする第３の選択回路と、前
   記第３選択回路の出力信号をクロックとして用いて、前
   記第１のコンパレータの出力を入力データとしてラッチ
   するフリップフロップとを有し、 前記第１の選択回路と前記第２の選択回路は共通である
   ことを特徴とする請求項１に記載の交差電圧判定回路。
3. 【請求項３】 前記第１、第２の選択回路は、前記差動
   出力回路が論理変化する時間以前の正論理または負論理
   をクロックとして用いるＴ型フリップフロップと、前記
   Ｔ型フリップフロップの出力信号を選択信号とし、前記
   外部から与えられる基準電圧Ｖ１，Ｖ２のいずれか一方
   を交互に選択して前記第１、第２のコンパレータへ供給
   するアナログスイッチ回路とを有することを特徴とする
   請求項２に記載の交差電圧判定回路。
4. 【請求項４】 前記第１のコンパレータの出力を遅延さ
   せるダミー回路を設け、このダミー回路により遅延され
   た前記出力を前記フリップフロップに入力することを特
   徴とする請求項２又は３に記載の交差電圧判定回路。
5. 【請求項５】 前記第１のコンパレータと前記フリップ
   フロップを接続するパスと、前記第２のコンパレータと
   前記フリップフロップを前記第３の選択回路を介して接
   続するパスとの信号遅延差を吸収するセットアップ、ホ
   ールド時間を前記フリップフロップに持たせたことを特
   徴とする請求項２又は３に記載の交差電圧判定回路。
6. 【請求項６】 前記基準電圧Ｖ１及び前記基準電圧Ｖ２
   を発生する基準電圧発生回路を前記交差電圧判定回路と
   同一チップ内に形成することを特徴とする請求項１乃至
   ５いずれかに記載の交差電圧判定回路。
7. 【請求項７】 正転出力信号と反転出力信号を出力する
   差動出力回路の前記正転出力信号と反転出力信号の交差
   点電圧が基準電圧Ｖ１とＶ２の間に納まっているかどう
   かを判定する交差電圧判定回路において、 前記正転出力信号と前記基準電圧Ｖ１及び前記基準電圧
   Ｖ２とをそれぞれ比較する第１の比較機能と、 前記反転出力信号と前記基準電圧Ｖ１及び前記基準電圧
   Ｖ２とをそれぞれ比較する第２の比較機能と、 前記第１の比較機能の比較対象基準電圧が前記基準電圧
   Ｖ１及び前記基準電圧Ｖ２の時に出力される２個の比較
   結果信号を入力データとし、前記第２の比較機能の比較
   対象基準電圧が前記基準電圧Ｖ１の時に出力される比較
   結果信号及び前記基準電圧Ｖ２の時に出力される比較結
   果信号の反転信号をクロックとして用いて、前記入力デ
   ータのラッチの可否により前記交差点電圧が基準電圧Ｖ
   １とＶ２の間に納まっているかどうかを示す判定信号を
   出力する第１の判定機能と、 前記第２の比較機能の比較対象基準電圧が前記基準電圧
   Ｖ１及び前記基準電圧Ｖ２の時に出力される２個の比較
   結果信号を入力データとし、前記第１の比較機能の比較
   対象基準電圧が前記基準電圧Ｖ１の時に出力される比較
   結果信号及び前記基準電圧Ｖ２の時に出力される比較結
   果信号の反転信号をクロックとして用いて、前記入力デ
   ータのラッチの可否により前記交差点電圧が基準電圧Ｖ
   １とＶ２の間に納まっているかどうかを示す判定信号を
   出力する第２の判定機能と、 前記第１、前記第２の判定機能の判定結果のいずれか一
   方を交互に選択して出力する出力選択機能と、 を具備することを特徴とする交差電圧判定回路。
8. 【請求項８】 前記第１の比較機能は、前記差動出力回
   路の正転出力信号が基準電圧Ｖ１又はＶ２を通過する時
   間に応じて論理レベルを出力する第１のコンパレータ
   と、前記第１のコンパレータの比較対象基準電圧として
   外部から与えられる前記Ｖ１と前記Ｖ２を交互に選択し
   て供給する第１の選択回路とを有し、前記第２の比較機
   能は、前記差動出力回路の反転出力信号が基準電圧Ｖ１
   又はＶ２を通過する時間に応じて論理レベルを出力する
   第２のコンパレータと、前記第２のコンパレータの比較
   対象基準電圧として外部から与えられる前記Ｖ１と前記
   Ｖ２を交互に選択して供給する第２の選択回路とを有
   し、 前記第１の判定機能は、前記差動出力回路が論理変化す
   る時間以前の正論理または負論理を選択信号とし、前記
   第２のコンパレータから出力される一方の論理信号と、
   他方の論理信号の反転信号を入力とする第３の選択回路
   と、前記第３の選択回路の出力信号をクロックとして用
   いて、前記第１のコンパレータの出力を入力データとし
   てラッチする第１のフリップフロップとを有し、 前記第２の判定機能は、前記差動出力回路が論理変化す
   る時間以前の正論理または負論理を選択信号とし、前記
   第１のコンパレータから出力される一方の論理信号と、
   他方の論理信号の反転信号を入力とする第４の選択回路
   と、前記第４の選択回路の出力信号をクロックとして用
   いて、前記第２のコンパレータの出力を入力データとし
   てラッチする第２のフリップフロップとを有し、 前記出力選択機能は、前記差動出力回路が論理変化する
   時間以前の正論理または負論理をクロック入力としたＴ
   型フリップフロップと、前記Ｔ型フリップフロップの出
   力信号を選択信号とし、前記第１、第２のフリップフロ
   ップのラッチ出力のいずれか一方を交互に選択して出力
   するマルチプレクサと、 を有することを特徴とする請求項７に記載の交差電圧判
   定回路。
9. 【請求項９】 前記差動回路と前記交差電圧判定回路を
   同一の半導体集積回路内に形成することを特徴とする請
   求項１乃至８いずれかに記載の交差電圧判定回路。