JPH01212368A - パルス幅計測回路 - Google Patents
パルス幅計測回路Info
- Publication number
- JPH01212368A JPH01212368A JP3789088A JP3789088A JPH01212368A JP H01212368 A JPH01212368 A JP H01212368A JP 3789088 A JP3789088 A JP 3789088A JP 3789088 A JP3789088 A JP 3789088A JP H01212368 A JPH01212368 A JP H01212368A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- pulse width
- clk
- circuit
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005259 measurement Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000003708 edge detection Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ジッダ計測装置などにおいて、休止期間を
持つことなくパルス幅を連続的に計測するパルス幅計測
回路に関する。
持つことなくパルス幅を連続的に計測するパルス幅計測
回路に関する。
従来、ジッタ計測装置には、パルス幅を計測するための
パルス幅計測回路として計測用カウンタが設置されてい
るが、このカウンタは休止期間を持つため、パルス幅の
計測が間欠的に行われている。
パルス幅計測回路として計測用カウンタが設置されてい
るが、このカウンタは休止期間を持つため、パルス幅の
計測が間欠的に行われている。
このようなパルス幅計測回路では、たとえば、第３図の
Ａに示すパルスについて、各パルス幅Ｔａ、Ｔｂ、Ｔｃ
を計測する場合、休止期間Ｔ、Ｉを持つため、パルス幅
Ｔａを計測して、休止期間Ｔ＋ｔの後、パルス幅Ｔｃを
計測し、パルス幅Ｔｂの計測を無視することになり、各
パルス幅Ｔａ〜Ｔｃを連続して計測することができなか
った。
Ａに示すパルスについて、各パルス幅Ｔａ、Ｔｂ、Ｔｃ
を計測する場合、休止期間Ｔ、Ｉを持つため、パルス幅
Ｔａを計測して、休止期間Ｔ＋ｔの後、パルス幅Ｔｃを
計測し、パルス幅Ｔｂの計測を無視することになり、各
パルス幅Ｔａ〜Ｔｃを連続して計測することができなか
った。
このため、第３図のＢに示すパルスのように、パルス幅
が大きく、パルス間隔が狭いパルスについて、パルス幅
（パルスの高レベル区間）Ｔ１、Ｔ ２ 、Ｔ ｓ
・・・および間隔（パルスの低レベル区間）Ｔ、 、Ｔ
、 ・・・を計測する場合には、休止期間ＴＲ内にパ
ルス幅Ｔ＋ 、Ｔ１、Ｔｓおよび間隔Ｔｔ、Ｔ−が含ま
れてしまうため、必要なパルス幅および間隔を計測する
ことができない。
が大きく、パルス間隔が狭いパルスについて、パルス幅
（パルスの高レベル区間）Ｔ１、Ｔ ２ 、Ｔ ｓ
・・・および間隔（パルスの低レベル区間）Ｔ、 、Ｔ
、 ・・・を計測する場合には、休止期間ＴＲ内にパ
ルス幅Ｔ＋ 、Ｔ１、Ｔｓおよび間隔Ｔｔ、Ｔ−が含ま
れてしまうため、必要なパルス幅および間隔を計測する
ことができない。
このように休止期間ＴＲを持つパルス幅計測回、路では
、パルスによって表されたデータの収集能力が低く、確
率的に低い異常現象を見逃す危険性が高いため、精密な
データ収集ができないという欠点があった。
、パルスによって表されたデータの収集能力が低く、確
率的に低い異常現象を見逃す危険性が高いため、精密な
データ収集ができないという欠点があった。
このため、パルス幅を精密に計測しようとすると、休止
期間を補償するに十分な計測時間が必要となり、計測時
間（検査時間）が長くなる欠点があった。
期間を補償するに十分な計測時間が必要となり、計測時
間（検査時間）が長くなる欠点があった。
そこで、この発明は、連続したパルス幅の計測を実現し
、計測時間の短縮化を実現することを目的とする。
、計測時間の短縮化を実現することを目的とする。
この発明のパルス幅計測回路は、第１図に示すように、
パルスＰの高レベル区間にクロックパルスＣＬＫを計数
する第１の計数手段（カウンタ８）と、パルスＰの低レ
ベル区間にクロックパルスＣＬＫを計数する第２の計数
手段（カウンタ１４）と、第１および第２の計数手段の
計数値を記憶する記憶手段（データメモリ１８）とを備
えたものである。
パルスＰの高レベル区間にクロックパルスＣＬＫを計数
する第１の計数手段（カウンタ８）と、パルスＰの低レ
ベル区間にクロックパルスＣＬＫを計数する第２の計数
手段（カウンタ１４）と、第１および第２の計数手段の
計数値を記憶する記憶手段（データメモリ１８）とを備
えたものである。
このように構成すると、パルス幅を計測すべきパルスＰ
は、高レベル区間および低レベル区間を交互に持ってい
るので、第１の計数手段（カウンタ８）はパルスＰの高
レベル区間でクロックパルスＣＬＫを計数し、第２の計
数手段（カウンタ１４）はパルスＰの低しベ）ｋ区間で
クロックパルスＣＬＫを計数し、各計数値は記憶手段（
データメモリ１８）に記憶される。したがって、パルス
Ｐの高レベル区間および低レベル区間、すなわち、その
パルス幅を、休止期間なく計測することができる。
は、高レベル区間および低レベル区間を交互に持ってい
るので、第１の計数手段（カウンタ８）はパルスＰの高
レベル区間でクロックパルスＣＬＫを計数し、第２の計
数手段（カウンタ１４）はパルスＰの低しベ）ｋ区間で
クロックパルスＣＬＫを計数し、各計数値は記憶手段（
データメモリ１８）に記憶される。したがって、パルス
Ｐの高レベル区間および低レベル区間、すなわち、その
パルス幅を、休止期間なく計測することができる。
第１図は、この発明のパルス幅計測回路の実施例を示す
。
。
入力端子２には、第２図のＡに示すように、パルス幅の
計測に適当なりロックパルスＣＬＫ、また、入力端子４
には、第２図のＢに示すように、パルス幅を計測すべき
任意のパルスＰが加えられる。クロックパルスＣＬＫは
、パルス幅の計測精度に影響し、その周波数が高い程、
その計測精度が高くなる。
計測に適当なりロックパルスＣＬＫ、また、入力端子４
には、第２図のＢに示すように、パルス幅を計測すべき
任意のパルスＰが加えられる。クロックパルスＣＬＫは
、パルス幅の計測精度に影響し、その周波数が高い程、
その計測精度が高くなる。
これらパルスＰおよびクロックパルスＣＬＫは、第１の
ゲート回路として設置されたＡＮＤ回路６を以て論理積
を取り、その論理積出力が第１の計数手段として設置さ
れたカウンタ８に加えられている。また、パルスＰは負
論理のインバータ１０に加えられており、このインバー
タ１０を以て反転させて得られる第２図のＣに示すパル
ス（反転パルス）丁と、第２図のＡに示すクロックパル
スＣＬＫは、第２のゲート回路として設置されたＡＮＤ
回路１２を以て論理積を取り、その論理積出力が第２の
計数手段として設置されたカウンタ１４に加えられてい
る。
ゲート回路として設置されたＡＮＤ回路６を以て論理積
を取り、その論理積出力が第１の計数手段として設置さ
れたカウンタ８に加えられている。また、パルスＰは負
論理のインバータ１０に加えられており、このインバー
タ１０を以て反転させて得られる第２図のＣに示すパル
ス（反転パルス）丁と、第２図のＡに示すクロックパル
スＣＬＫは、第２のゲート回路として設置されたＡＮＤ
回路１２を以て論理積を取り、その論理積出力が第２の
計数手段として設置されたカウンタ１４に加えられてい
る。
そして、パルスＰは、そのエツジ検出手段として設置さ
れたタイミング回路１６に加えられており、第２図のＤ
に示すように、パルスＰのエツジに対応したタイミング
信号に＋、Ｋｔが、各カウンタ８．１４にリセット人力
Ｒとして加えられ、各カウンタ８．１４の計数値を記憶
するための記憶手段として設置されたデータメモリ１８
には記憶命令入力として加えられている。
れたタイミング回路１６に加えられており、第２図のＤ
に示すように、パルスＰのエツジに対応したタイミング
信号に＋、Ｋｔが、各カウンタ８．１４にリセット人力
Ｒとして加えられ、各カウンタ８．１４の計数値を記憶
するための記憶手段として設置されたデータメモリ１８
には記憶命令入力として加えられている。
したがって、ＡＮＤ回路６はパルスＰの高レベル（Ｈ）
区間において、クロックパルスＣＬＫとの論理積出力を
生じ、カウンタ８は、第２図の已に示すように、パルス
ＰのＨ区間の幅（時間）Ｔ１、Ｔ、・・・をクロックパ
ルスＣＬＫを単位として計測する。第２図のＥにおいて
、計数値Ｎ、、Ｎ。
区間において、クロックパルスＣＬＫとの論理積出力を
生じ、カウンタ８は、第２図の已に示すように、パルス
ＰのＨ区間の幅（時間）Ｔ１、Ｔ、・・・をクロックパ
ルスＣＬＫを単位として計測する。第２図のＥにおいて
、計数値Ｎ、、Ｎ。
はＨ区間の幅Ｔ、、Ｔ、を表す。また、ＡＮＤ回路１２
は反転パルス丁のＨ区間において、クロックパルスＣＬ
Ｋとの論理積出力を生じ、カウンタ１４は、第２図のＦ
に示すように、パルスＰの低レベル（Ｌ）区間の幅Ｔ２
をクロックパルスＣＬＫを単位として計測する。第２図
のＦにおいて、計数値Ｎ！はＬ区間の輻Ｔ２を表す。
は反転パルス丁のＨ区間において、クロックパルスＣＬ
Ｋとの論理積出力を生じ、カウンタ１４は、第２図のＦ
に示すように、パルスＰの低レベル（Ｌ）区間の幅Ｔ２
をクロックパルスＣＬＫを単位として計測する。第２図
のＦにおいて、計数値Ｎ！はＬ区間の輻Ｔ２を表す。
そして、各カウンタ８．１４の計数値ＮＩ、Ｎｚ、Ｎ、
は、データメモリ１８に加えられ、データメモリ１８に
は、第２図のＥおよびＦに示す計数値Ｎ＋ 、Ｎｔ 、
Ｎｓによって表されたパルスＰのＨ１Ｌ区間の幅ＴＩ、
Ｔｘ 、Ｔ３が交互に記憶される。
は、データメモリ１８に加えられ、データメモリ１８に
は、第２図のＥおよびＦに示す計数値Ｎ＋ 、Ｎｔ 、
Ｎｓによって表されたパルスＰのＨ１Ｌ区間の幅ＴＩ、
Ｔｘ 、Ｔ３が交互に記憶される。
このように、入力端子２にパルス幅の計測に適当なりロ
ックパルスＣＬＫ、また、入力端子４にパルス幅を計測
すべき任意のパルスＰが加えられると、パルスＰのエツ
ジ検出によってタイミング回路１６が発したタイミング
信号に、 、Ｋ、に呼応し、カウンタ８はパルスＰのＨ
区間の幅Ｔ＋、Ｔ、を計測し、また、カウンタ１４はパ
ルスＰのＬ区間の幅Ｔ２を交互に間断なく計測１する。
ックパルスＣＬＫ、また、入力端子４にパルス幅を計測
すべき任意のパルスＰが加えられると、パルスＰのエツ
ジ検出によってタイミング回路１６が発したタイミング
信号に、 、Ｋ、に呼応し、カウンタ８はパルスＰのＨ
区間の幅Ｔ＋、Ｔ、を計測し、また、カウンタ１４はパ
ルスＰのＬ区間の幅Ｔ２を交互に間断なく計測１する。
そして、各カウンタ８．１４のＨ区間およびＬ区間を表
す計数値Ｎ、、Ｎ、 、Ｎ３ ・・・は、タイミング
回路１６が発するタイミング信号に、、に、に呼応して
データメモリ１８に転送されてパルスＰのパルス幅デー
タとして交互に記憶される。
す計数値Ｎ、、Ｎ、 、Ｎ３ ・・・は、タイミング
回路１６が発するタイミング信号に、、に、に呼応して
データメモリ１８に転送されてパルスＰのパルス幅デー
タとして交互に記憶される。
このような計測および記憶動作は、パルスＰが続く限り
連続して行われ、従来の休止期間ＴＩＩがないため、信
転性の高いパルス幅計測が実現され、確率的に低い異常
現象の収集も確実に行えるとともに、計測時間が短縮化
できるのである。
連続して行われ、従来の休止期間ＴＩＩがないため、信
転性の高いパルス幅計測が実現され、確率的に低い異常
現象の収集も確実に行えるとともに、計測時間が短縮化
できるのである。
以上説明したように、この発明によれば、休止期間を持
つことなく、連続してパルス幅の計測を行うことができ
、信頼性の高い計測が実現できるとともに、計測時間の
短縮化を図ることができる。
つことなく、連続してパルス幅の計測を行うことができ
、信頼性の高い計測が実現できるとともに、計測時間の
短縮化を図ることができる。
第１図はこの発明のパルス幅計測回路の実施例を示すブ
ロック図、第２図は第１図に示したパルス幅計測回路の
動作を示す図、第３図は従来のパルス幅計測回路の計測
動作を示す図である。 ８・・・カウンタ（第１の計数手段） １４・・・カウンタ（第２の計数手段）１８・・・デー
タメモリ（記憶手段）
ロック図、第２図は第１図に示したパルス幅計測回路の
動作を示す図、第３図は従来のパルス幅計測回路の計測
動作を示す図である。 ８・・・カウンタ（第１の計数手段） １４・・・カウンタ（第２の計数手段）１８・・・デー
タメモリ（記憶手段）
Claims (1)
- 【特許請求の範囲】 パルス幅を検出すべきパルスの高レベル区間にクロック
パルスを計数する第１の計数手段と、前記パルスの低レ
ベル区間にクロックパルスを計数する第２の計数手段と
、 第１および第２の計数手段の計数値を記憶する記憶手段
とを備えたパルス幅計測回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3789088A JPH01212368A (ja) | 1988-02-19 | 1988-02-19 | パルス幅計測回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3789088A JPH01212368A (ja) | 1988-02-19 | 1988-02-19 | パルス幅計測回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01212368A true JPH01212368A (ja) | 1989-08-25 |
Family
ID=12510133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3789088A Pending JPH01212368A (ja) | 1988-02-19 | 1988-02-19 | パルス幅計測回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01212368A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003065059A1 (fr) * | 2002-01-30 | 2003-08-07 | Kabushiki Kaisha Bridgestone | Dispositif de sortie de valeur mesuree, appareil de controle de valeur mesuree, dispositif de sortie de valeur de courant, et appareil de controle de courant |
| JP2013024787A (ja) * | 2011-07-25 | 2013-02-04 | Nec Access Technica Ltd | ジッタ検出装置、ジッタ検出方法、及びジッタ検出プログラム |
-
1988
- 1988-02-19 JP JP3789088A patent/JPH01212368A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003065059A1 (fr) * | 2002-01-30 | 2003-08-07 | Kabushiki Kaisha Bridgestone | Dispositif de sortie de valeur mesuree, appareil de controle de valeur mesuree, dispositif de sortie de valeur de courant, et appareil de controle de courant |
| US6987387B2 (en) | 2002-01-30 | 2006-01-17 | Kabushiki Kaisha Bridgestone | Measurement value output device, measurement value monitoring device, current value output device and current monitoring device |
| CN1307424C (zh) * | 2002-01-30 | 2007-03-28 | 株式会社普利司通 | 测量值输出装置、测量值监视装置、电流值输出装置以及电流监视装置 |
| JP2013024787A (ja) * | 2011-07-25 | 2013-02-04 | Nec Access Technica Ltd | ジッタ検出装置、ジッタ検出方法、及びジッタ検出プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3936745A (en) | Method of measuring the duration of a discontinuous signal | |
| US5059834A (en) | Circuit device for eliminating noise from an input signal independent of time of arrival of noise or noise width | |
| JPH01212368A (ja) | パルス幅計測回路 | |
| JPS63226115A (ja) | ゼロクロスカウンタ | |
| JPH07280857A (ja) | パルス幅測定回路 | |
| JP2584990Y2 (ja) | パルス幅計測装置 | |
| US4785251A (en) | Digital frequency and phase comparator | |
| JPS6199415A (ja) | 周波数カウンタ装置 | |
| JP2911130B2 (ja) | 位相差検出装置 | |
| JPS5831525B2 (ja) | Ａ−ｄ ヘンカンキニオケルヨミトリソクドイジヨウケンシユツホウシキ | |
| JPH0362051B2 (ja) | ||
| JP2818504B2 (ja) | 時間測定回路 | |
| US3761887A (en) | Interval counting circuit and method | |
| JP2947003B2 (ja) | バイポーラクロック擾乱検出回路 | |
| JPH0210915A (ja) | パルス状信号の極性統一回路 | |
| SU711537A1 (ru) | Измеритель коротких интервалов времени | |
| JPS6042896B2 (ja) | 計重機の異常検出装置 | |
| JPH0395484A (ja) | 電子時計の歩度計測装置 | |
| JPH0392777A (ja) | クロック評価装置 | |
| KR940002522B1 (ko) | 디지탈 분주 확인 회로 | |
| JPS59162666U (ja) | 逆数演算型周波数測定器 | |
| SU832738A1 (ru) | Устройство контрол параметровОшибОК B КАНАлЕ СВ зи | |
| JPS6221069Y2 (ja) | ||
| JP3256356B2 (ja) | 時間差測定方法 | |
| JPS63133066A (ja) | 速度検出方法 |