JP2947003B2 - バイポーラクロック擾乱検出回路 - Google Patents
バイポーラクロック擾乱検出回路Info
- Publication number
- JP2947003B2 JP2947003B2 JP5147093A JP14709393A JP2947003B2 JP 2947003 B2 JP2947003 B2 JP 2947003B2 JP 5147093 A JP5147093 A JP 5147093A JP 14709393 A JP14709393 A JP 14709393A JP 2947003 B2 JP2947003 B2 JP 2947003B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- bipolar
- negative
- detection circuit
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318522—Test of Sequential circuits
- G01R31/318527—Test of counters
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【産業上の利用分野】本発明はバイポーラクロック擾乱
検出回路に関し、特にバイポーラクロックの余剰パルス
やパルス欠落による擾乱の検出回路に関する。
検出回路に関し、特にバイポーラクロックの余剰パルス
やパルス欠落による擾乱の検出回路に関する。
【０００２】
【従来の技術】一般に、バイポーラクロックは、図２に
示すように、主クロックに装置内の基準位相を示すた
め、主クロックの偶数分周となる副クロックをバイポー
ラバイオレーションによって重畳している。
示すように、主クロックに装置内の基準位相を示すた
め、主クロックの偶数分周となる副クロックをバイポー
ラバイオレーションによって重畳している。
【０００３】従来、この種のバイポーラクロック擾乱検
出回路は、図３に示すように、バイポーラクロックから
正極性パルスのみを検出し、バイポーラ／ユニポーラ変
換して出力する正極性パルス検出回路１と、バイポーラ
クロックから負極性パルスのみを検出し、バイポーラ／
ユニポーラ変換して出力する負極性パルス検出回路２と
を有している。
出回路は、図３に示すように、バイポーラクロックから
正極性パルスのみを検出し、バイポーラ／ユニポーラ変
換して出力する正極性パルス検出回路１と、バイポーラ
クロックから負極性パルスのみを検出し、バイポーラ／
ユニポーラ変換して出力する負極性パルス検出回路２と
を有している。
【０００４】また、このバイポーラクロック擾乱検出回
路は正極性パルス検出回路１及び負極性パルス検出回路
２の出力を入力して基準位相指示信号を抽出するバイポ
ーラバイオレーション検出回路６と、この基準位相指示
信号に位相同期して同期はずれの警報を発出する位相同
期発振回路７とを有している。
路は正極性パルス検出回路１及び負極性パルス検出回路
２の出力を入力して基準位相指示信号を抽出するバイポ
ーラバイオレーション検出回路６と、この基準位相指示
信号に位相同期して同期はずれの警報を発出する位相同
期発振回路７とを有している。
【０００５】正極性パルス検出回路１はバイポーラクロ
ックを入力して正極性パルスのみの信号Ｓ1 を出力し、
負極性パルス検出回路２はバイポーラクロックを入力し
て負極性パルスのみの信号Ｓ2 を出力する。
ックを入力して正極性パルスのみの信号Ｓ1 を出力し、
負極性パルス検出回路２はバイポーラクロックを入力し
て負極性パルスのみの信号Ｓ2 を出力する。
【０００６】バイポーラバイオレーション検出回路６は
正極性パルス検出回路１からの正極性パルスのみの信号
Ｓ1 と負極性パルス検出回路２からの負極性パルスのみ
の信号Ｓ2 とを入力し、これらの信号Ｓ1 ，Ｓ2 からバ
イポーラバイオレーションを検出することによって基準
位相指示信号を出力する。位相同期発振回路７はこの基
準位相指示信号を入力し、位相同期を確立し、位相同期
がはずれた場合には警報を発出する。
正極性パルス検出回路１からの正極性パルスのみの信号
Ｓ1 と負極性パルス検出回路２からの負極性パルスのみ
の信号Ｓ2 とを入力し、これらの信号Ｓ1 ，Ｓ2 からバ
イポーラバイオレーションを検出することによって基準
位相指示信号を出力する。位相同期発振回路７はこの基
準位相指示信号を入力し、位相同期を確立し、位相同期
がはずれた場合には警報を発出する。
【０００７】
【発明が解決しようとする課題】上述した従来のバイポ
ーラクロック擾乱検出回路では、バイポーラクロックの
擾乱を位相同期発振回路を用いて検出しているので、回
路規模が大きくなるとともに、バイポーラクロックの擾
乱に対して位相同期がとれてしまう場合には警報が発出
されないという問題がある。
ーラクロック擾乱検出回路では、バイポーラクロックの
擾乱を位相同期発振回路を用いて検出しているので、回
路規模が大きくなるとともに、バイポーラクロックの擾
乱に対して位相同期がとれてしまう場合には警報が発出
されないという問題がある。
【０００８】そこで、本発明の目的は上記問題点を解消
し、位相同期発振回路を用いることなくバイポーラクロ
ックの擾乱を検出することができ、該擾乱の影響が後段
の回路に及ぶ前に基準クロックの切替え等を行うことが
できるバイポーラクロック擾乱検出回路を提供すること
にある。
し、位相同期発振回路を用いることなくバイポーラクロ
ックの擾乱を検出することができ、該擾乱の影響が後段
の回路に及ぶ前に基準クロックの切替え等を行うことが
できるバイポーラクロック擾乱検出回路を提供すること
にある。
【０００９】
【課題を解決するための手段】本発明によるバイポーラ
クロック擾乱検出回路は、バイポーラ信号から正極性パ
ルスを検出する正極性パルス検出手段と、前記バイポー
ラ信号から負極性パルスを検出する負極性パルス検出手
段と、前記正極性パルス検出手段で検出された前記正極
性パルスを計数する正極性パルス計数手段と、前記負極
性パルス検出手段で検出された前記負極性パルスを計数
する負極性パルス計数手段と、前記正極性パルス計数手
段の計数値と前記負極性パルス計数手段の計数値との差
が予め設定された閾値以上となったか否かを判定する判
定手段と、前記判定手段で前記正極性パルス計数手段の
計数値と前記負極性パルス計数手段の計数値との差が前
記閾値以上と判定されたときに位相同期はずれの警報を
発出する手段とを備え、前記正極性パルス計数手段及び
前記負極性パルス計数手段が所定のタイミングで同時に
リセットされるよう構成している。
クロック擾乱検出回路は、バイポーラ信号から正極性パ
ルスを検出する正極性パルス検出手段と、前記バイポー
ラ信号から負極性パルスを検出する負極性パルス検出手
段と、前記正極性パルス検出手段で検出された前記正極
性パルスを計数する正極性パルス計数手段と、前記負極
性パルス検出手段で検出された前記負極性パルスを計数
する負極性パルス計数手段と、前記正極性パルス計数手
段の計数値と前記負極性パルス計数手段の計数値との差
が予め設定された閾値以上となったか否かを判定する判
定手段と、前記判定手段で前記正極性パルス計数手段の
計数値と前記負極性パルス計数手段の計数値との差が前
記閾値以上と判定されたときに位相同期はずれの警報を
発出する手段とを備え、前記正極性パルス計数手段及び
前記負極性パルス計数手段が所定のタイミングで同時に
リセットされるよう構成している。
【００１０】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【００１１】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、バイポーラクロック擾乱検
出回路は、バイポーラ信号から正極性パルスのみを検出
する正極性パルス検出回路１と、バイポーラ信号から負
極性パルスのみを検出する負極性パルス検出回路２と、
正極性パルス検出回路１の出力信号Ｓ1 をカウントする
カウンタ３と、負極性パルス検出回路２の出力信号Ｓ2
をカウントするカウンタ４と、カウンタ３，４の差が予
め定めた閾値を越えると警報を発出する比較回路５と、
正極性パルス検出回路１の出力信号Ｓ1 と負極性パルス
検出回路２の出力信号Ｓ2 とを入力して基準位相指示信
号を抽出するバイポーラバイオレーション検出回路６と
を有している。
ック図である。図において、バイポーラクロック擾乱検
出回路は、バイポーラ信号から正極性パルスのみを検出
する正極性パルス検出回路１と、バイポーラ信号から負
極性パルスのみを検出する負極性パルス検出回路２と、
正極性パルス検出回路１の出力信号Ｓ1 をカウントする
カウンタ３と、負極性パルス検出回路２の出力信号Ｓ2
をカウントするカウンタ４と、カウンタ３，４の差が予
め定めた閾値を越えると警報を発出する比較回路５と、
正極性パルス検出回路１の出力信号Ｓ1 と負極性パルス
検出回路２の出力信号Ｓ2 とを入力して基準位相指示信
号を抽出するバイポーラバイオレーション検出回路６と
を有している。
【００１２】この図１を用いて本発明の一実施例の動作
について説明する。正極性パルス検出回路１は入力バイ
ポーラクロックの正極性パルスのみを抽出した信号Ｓ1
を出力し、負極性パルス検出回路２は入力バイポーラク
ロックの負極性パルスのみを抽出した信号Ｓ2 を出力す
る。
について説明する。正極性パルス検出回路１は入力バイ
ポーラクロックの正極性パルスのみを抽出した信号Ｓ1
を出力し、負極性パルス検出回路２は入力バイポーラク
ロックの負極性パルスのみを抽出した信号Ｓ2 を出力す
る。
【００１３】カウンタ３は正極性パルス検出回路１の出
力信号Ｓ1 をクロックとしてカウントアップし、カウン
タ４は負極性パルス検出回路２の出力信号Ｓ2 をクロッ
クとしてカウントアップする。これらカウンタ３，４は
所定のタイミングで同時にリセットされる。
力信号Ｓ1 をクロックとしてカウントアップし、カウン
タ４は負極性パルス検出回路２の出力信号Ｓ2 をクロッ
クとしてカウントアップする。これらカウンタ３，４は
所定のタイミングで同時にリセットされる。
【００１４】比較回路５はカウンタ３，４の計数結果を
入力し、これらの計数結果を比較する。カウンタ３，４
は交互にカウントアップするため、通常、カウンタ３，
４の計数結果はバイポーラバイオレーションによるずれ
以上にずれることはない。
入力し、これらの計数結果を比較する。カウンタ３，４
は交互にカウントアップするため、通常、カウンタ３，
４の計数結果はバイポーラバイオレーションによるずれ
以上にずれることはない。
【００１５】しかしながら、入力バイポーラクロックに
擾乱が生じ、正極性パルスに余剰パルスの混入が発生し
た場合、カウンタ３は一定時間内に正常時よりも余剰パ
ルス分多くカウントするので、比較回路５においてカウ
ンタ４の計数結果とのずれが検出される。
擾乱が生じ、正極性パルスに余剰パルスの混入が発生し
た場合、カウンタ３は一定時間内に正常時よりも余剰パ
ルス分多くカウントするので、比較回路５においてカウ
ンタ４の計数結果とのずれが検出される。
【００１６】比較回路５に正常時のバイポーラバイオレ
ーションによるカウンタ３，４のずれを含んだ閾値を予
め定めておけば、上のような場合の計数結果のずれが閾
値を越えるため、比較回路５から警報が発出される。
ーションによるカウンタ３，４のずれを含んだ閾値を予
め定めておけば、上のような場合の計数結果のずれが閾
値を越えるため、比較回路５から警報が発出される。
【００１７】また、負極性パルスに余剰パルスの混入が
発生した場合も、カウンタ４が一定時間内に正常時より
も余剰パルス分多くカウントするので、比較回路５から
警報が発出される。
発生した場合も、カウンタ４が一定時間内に正常時より
も余剰パルス分多くカウントするので、比較回路５から
警報が発出される。
【００１８】同様に、入力バイポーラクロックの擾乱に
よって正極性パルスまたは負極性パルスにパルスの欠落
を招いた場合にも、カウンタ３あるいはカウンタ４が正
常時よりも少なくカウントするので、比較回路５から警
報が発出される。
よって正極性パルスまたは負極性パルスにパルスの欠落
を招いた場合にも、カウンタ３あるいはカウンタ４が正
常時よりも少なくカウントするので、比較回路５から警
報が発出される。
【００１９】このように、バイポーラクロックの正極性
パルス及び負極性パルスをカウンタ３，４で個別にカウ
ントし、これらカウンタ３，４の計数結果のずれが予め
定めた閾値を越えたときに比較回路５から警報を発出す
ることによって、位相同期発振回路を用いることなくバ
イポーラクロックの擾乱を検出することができ、該擾乱
の影響が後段の回路に及ぶ前に基準クロックの切替え等
を行うことができる。
パルス及び負極性パルスをカウンタ３，４で個別にカウ
ントし、これらカウンタ３，４の計数結果のずれが予め
定めた閾値を越えたときに比較回路５から警報を発出す
ることによって、位相同期発振回路を用いることなくバ
イポーラクロックの擾乱を検出することができ、該擾乱
の影響が後段の回路に及ぶ前に基準クロックの切替え等
を行うことができる。
【００２０】また、カウンタ３，４及び比較回路５を用
いてバイポーラクロックの擾乱を検出するので、従来の
位相同期発振回路を用いた検出回路よりも回路規模を小
さくすることができる。
いてバイポーラクロックの擾乱を検出するので、従来の
位相同期発振回路を用いた検出回路よりも回路規模を小
さくすることができる。
【００２１】
【発明の効果】以上説明したように本発明によれば、バ
イポーラ信号の正極性パルス及び負極性パルスを個別に
計数し、これら計数値の差が予め設定された閾値以上と
なったときに警報を発出することによって、位相同期発
振回路を用いることなくバイポーラクロックの擾乱を検
出することができ、該擾乱の影響が後段の回路に及ぶ前
に基準クロックの切替え等を行うことができるという効
果がある。
イポーラ信号の正極性パルス及び負極性パルスを個別に
計数し、これら計数値の差が予め設定された閾値以上と
なったときに警報を発出することによって、位相同期発
振回路を用いることなくバイポーラクロックの擾乱を検
出することができ、該擾乱の影響が後段の回路に及ぶ前
に基準クロックの切替え等を行うことができるという効
果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】バイポーラクロックと正極性パルスのみの信号
と負極性パルスのみの信号との波形例を示す図である。
と負極性パルスのみの信号との波形例を示す図である。
【図３】従来例の構成を示すブロック図である。
１ 正極性パルス検出回路 ２ 負極性パルス検出回路 ３，４ カウンタ ５ 比較回路
Claims (2)
- 【請求項１】 バイポーラ信号から正極性パルスを検出
する正極性パルス検出手段と、前記バイポーラ信号から
負極性パルスを検出する負極性パルス検出手段と、前記
正極性パルス検出手段で検出された前記正極性パルスを
計数する正極性パルス計数手段と、前記負極性パルス検
出手段で検出された前記負極性パルスを計数する負極性
パルス計数手段と、前記正極性パルス計数手段の計数値
と前記負極性パルス計数手段の計数値との差が予め設定
された閾値以上となったか否かを判定する判定手段と、
前記判定手段で前記正極性パルス計数手段の計数値と前
記負極性パルス計数手段の計数値との差が前記閾値以上
と判定されたときに位相同期はずれの警報を発出する手
段とを有し、前記正極性パルス計数手段及び前記負極性
パルス計数手段が所定のタイミングで同時にリセットさ
れるよう構成したことを特徴とするバイポーラクロック
擾乱検出回路。 - 【請求項２】 前記閾値は、正常時のバイポーラバイオ
レーションによる前記正極性パルス計数手段及び前記負
極性パルス計数手段のずれを含んだ値となるように予め
設定されたことを特徴とする請求項１記載のバイポーラ
クロック擾乱検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5147093A JP2947003B2 (ja) | 1993-05-26 | 1993-05-26 | バイポーラクロック擾乱検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5147093A JP2947003B2 (ja) | 1993-05-26 | 1993-05-26 | バイポーラクロック擾乱検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06338773A JPH06338773A (ja) | 1994-12-06 |
| JP2947003B2 true JP2947003B2 (ja) | 1999-09-13 |
Family
ID=15422323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5147093A Expired - Lifetime JP2947003B2 (ja) | 1993-05-26 | 1993-05-26 | バイポーラクロック擾乱検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2947003B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2988300B2 (ja) * | 1995-01-27 | 1999-12-13 | 日本電気株式会社 | バイポーラクロック擾乱検出回路 |
| DE69627813T2 (de) | 1995-10-11 | 2004-03-11 | The Nippon Signal Co., Ltd. | Zähler und gerät zur erfassung eines rotationsstillstandes unter verwendung des zählers |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62213350A (ja) * | 1986-03-13 | 1987-09-19 | Nec Corp | ピンポン伝送方式における信号伝送方法 |
-
1993
- 1993-05-26 JP JP5147093A patent/JP2947003B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06338773A (ja) | 1994-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970025148A (ko) | 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차 검출회로 | |
| US5442278A (en) | Apparatus for detecting the frequency of an input signal by counting pulses during an input signal cycle | |
| US6469544B2 (en) | Device for detecting abnormality of clock signal | |
| JP2947003B2 (ja) | バイポーラクロック擾乱検出回路 | |
| EP0756799B1 (en) | Device for deriving a clock signal from a synchronizing signal and a video recorder provided with the device | |
| JP2988300B2 (ja) | バイポーラクロック擾乱検出回路 | |
| JPH06204993A (ja) | クロック断検出回路 | |
| JP2616395B2 (ja) | バイポーラクロック擾乱検出回路 | |
| JP3054498B2 (ja) | 画像表示装置及び入力信号判別回路 | |
| JP2827904B2 (ja) | バイポーラクロック擾乱検出回路 | |
| JPH0314315A (ja) | フィルタ | |
| JP3819359B2 (ja) | マルチシンク型表示装置 | |
| KR19980026381A (ko) | 동기상태 감시회로 | |
| JPH04104615A (ja) | クロック断検出回路 | |
| JP2751945B2 (ja) | 誤り率警報装置 | |
| JPH01212368A (ja) | パルス幅計測回路 | |
| JPS62257283A (ja) | 垂直同期信号検出回路 | |
| JPH0348339A (ja) | 固定障害判定回路 | |
| SU1142836A1 (ru) | Устройство дл обработки прерываний | |
| JP2002026704A (ja) | クロック異常検出装置及びその方法 | |
| JPS6048684A (ja) | テレビ信号判定方式 | |
| JPH0498540A (ja) | プロセッサ負荷監視方式 | |
| JPH04351120A (ja) | 位相同期検出装置 | |
| JPH06132798A (ja) | パルス検出回路 | |
| JPH0277854A (ja) | マイクロプロセッサのリセット方式 |