KR19980026381A - 동기상태 감시회로 - Google Patents

동기상태 감시회로 Download PDF

Info

Publication number
KR19980026381A
KR19980026381A KR1019960044804A KR19960044804A KR19980026381A KR 19980026381 A KR19980026381 A KR 19980026381A KR 1019960044804 A KR1019960044804 A KR 1019960044804A KR 19960044804 A KR19960044804 A KR 19960044804A KR 19980026381 A KR19980026381 A KR 19980026381A
Authority
KR
South Korea
Prior art keywords
signal
output
phase
input
reset
Prior art date
Application number
KR1019960044804A
Other languages
English (en)
Other versions
KR100221496B1 (ko
Inventor
주범순
이창문
이범철
Original Assignee
양승택
한국전자통신연구원
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 이준, 한국전기통신공사 filed Critical 양승택
Priority to KR1019960044804A priority Critical patent/KR100221496B1/ko
Publication of KR19980026381A publication Critical patent/KR19980026381A/ko
Application granted granted Critical
Publication of KR100221496B1 publication Critical patent/KR100221496B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 위상 동기루프(Phase Locked Loop, PLL) 동기회로의 입력클럭에 대한 출력클럭의 동기상태 및 위상 동기루프 동기회로의 출력 클럭펄스의 파형을 감시할 수 있도록 하기 위한 것으로서, 위상 동기루프 동기회로 입력클럭과 출력클럭을 입력하여 출력클럭에 대한 입력클럭의 위상관계를 신호레벨로 감지하여 출력하는 위상 검출기와, 상기 위상 검출기가 출력하는 위상관계를 나타내는 신호를 입력하여 신호레벨에 변동이 발생할 경우 변동횟수를 계수하고 계수한 값과 기준 설정값을 비교하여 위상변동 검출신호를 출력하며 계수한 값이 기준 설정값과 같게 되면 하기의 신호유지 및 리셋기로부터 리셋신호를 입력하여 계수기 출력값을 초기 상태로 리셋하는 계수 및 비교기와, 상기 계수 및 비교기가 출력하는 위상변동 검출신호를 입력하여 신호를 일정 시간동안 유지시켜 출력하며, 계수기가 계수한 값이 기준 설정값과 같게 되는 경우에는 리셋신호를 발생시켜 상기 계수 및 비교기 내의 계수기를 리셋하는 신호유지 및 리셋기와, 위상 동기루프 동기회로의 입력클럭을 입력하여 장애를 감시하고 출력하는 입력클럭 감시기 및 상기 신호유지 및 리셋기의 출력과 상기 입력클럭 감시기의 출력을 각각 입력한 후 이를 논리연산하여 위상 동기루프 동기회로의 동기상태 신호를 발생시키는 동기 상태신호 발생기로 구성된 것을 특징으로 하고 있다.

Description

동기상태 감시회로
종래에는 위상 동기루프(PLL) 회로가 출력하는 주파수를 직접 계수기로 계수하거나 아날로그 단안정 멀티바이브레이터를 사용하여 출력클럭의 주파수를 감시하는 방식으로 위상 동기루프(PLL) 동기회로의 동기상태를 감시하였으나, 위상 동기루프 동기회로의 출력클럭의 파형 및 입력클럭에 대한 출력클럭의 위상 동기상태를 감시 할 수 없었다.
본 발명은 상기 언급한 문제점을 해결하기 위한 것으로 논리소자로만 구성하여 디지털로 동작하며 동작환경의 변화에 영향이 없이, 위상 동기루프 동기회로의 위상 동기상태 및 출력클럭의 파형을 감시할 수 있게 한 동기상태 감시회로를 제공한다.
도 1은 본 발명에 의한 동기상태 감시회로의 블럭 구성도
* 도면의 주요부분에 대한 부호의 설명 *
1 : 위상 검출기2 : 계수 및 비교기
3 : 신호유지 및 리셋기4 : 입력클럭 감시기
5 : 동기 상태신호 발생기
본 발명은 상기 목적을 달성하기 위하여, 위상 동기루프(PLL) 동기회로의 입력클럭과 위상 동기루프 동기회로의 출력클럭을 입력하여, 출력클럭에 대한 입력클럭의 위상관계를 신호레벨로 감지하여 출력하는 위상 검출기와, 상기 위상변동 검출기가 출력하는 위상관계를 나타내는 신호를 입력하여 신호레벨에 변동이 발생할 경우 변동 횟수를 계수하고 계수한 값과 기준 설정값을 비교하여 위상변동 검출신호를 출력하며, 계수한 값이 기준 설정값과 같게 되면 하기의 신호유지 및 리셋기로부터 리셋신호를 입력하여 계수기 출력값을 초기 상태로 리셋하는 계수 및 비교기와, 상기 계수 및 비교기가 출력하는 위상변동 검출신호를 입력하여 신호를 일정 시간동안 유지시켜 출력하며, 상기 계수기가 계수한 값이 기준 설정값과 같게 되는 경우에는 리셋신호를 발생시켜 상기 계수 및 비교기 내의 계수기를 리셋하는 신호유지 및 리셋기와, 위상 동기구프(PLL) 동기회로의 입력클럭을 입력하여 장애를 감시하고 출력하는 입력클럭 감시기와, 상기 신호유지 및 리셋기의 출력과 상기 입력클럭 감시기의 출력을 각각 입력한 후 이를 논리연산하여 위상 동리루프(PLL) 동기회로의 동기상태 신호를 발생시키는 동기상태신호 발생기로 구성된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명에 의한 동기상태 감시회로의 블럭 구성도로서, 위상 검출기(1)와, 계수 및 비교기(2)와, 신호유지 및 리셋기(3)와 입력클럭 감시기(4) 및 동기 상태신호 발생기(5)로 구성되어 있다.
상기 구성에 따른 동작을 보면 상기 위상 검출기(1)는 D 플립플롭으로 구성되며, 위상 동기루프(PLL) 동기회로의 입력클럭과 출력클럭을 입력하여 입력클럭이 출력클럭보다 빠른 경우에는 논리레벨 '하이(High)'로 출력하고, 입력클럭이 출력클럭보다 늦은 경우에는 논리레벨 '로우(Low)'로 출력클럭에 대한 입력클럭의 위상관계를 출력한다.
상기 계수 및 비교기(2)는 디지털 계수기와 비교기로 구성되며, 상기 위상 검출기(1)의 위상관계를 나타내는 출력을 입력하여 출력에 변동이 발생한 경우, 출력 논리 레벨이 '로우(Low)'에서 '하이(High)'로 상승 천이하는 횟수를 계수기로 계수하고, 계수한 값을 시스템의 안정도와 성능을 고려하여 정한 기준 설정값과 비교하여 계수한 값이 기준 설정값보다 작은 경우에는 논리레벨 '로우(Low)'로 출력하며, 계수한 값이 기준 설정값과 같은 경우에는 논리레벨 '하이(High)'로 각각 표시되는 위상변동 검출신호를 출력한다.
또한 상기 계수한 값이 기준 설정값과 같게 되면 하기의 신호유지 및 리셋기로부터 리셋신호를 입력으로 하여 계수기 출력값을 초기 상태로 리셋한다.
상기 계수 및 비교기(2)는 시프트 레지스터를 사용하여 달리 구현할 수 있으며, 이 경우 시프트 레지스터의 데이터 입력단에 논리레벨 '하이(High)'를 입력하고 클럭 입력단에 상기 위상 검출기(1)의 위상관계를 나타내는 출력을 입력하여 출력 논리레벨이 '로우(Low)'에서 '하이(High)'로 상승 천이하는 횟수가 기준 설정값 이상 발생한 경우 논리레벨 '하이(High)'를 출력하는 단자를 출력 단자로 하여 위상변동 검출신호를 출력한다.
상기 신호유지 및 리셋기(3)는 D 플립플롭과 디지털 논리소자로 구성되며, 상기 계수 및 비교기(2)가 출력하는 위상변동 검출신호를 입력하여, 이 신호가 원하는 시간동안 유지되도록 하여 하기의 동기상태신호 발생기로 출력한다.
또한 위상변동 검출신호가 논리레벨 '하이(High)'인 경우, 즉 계수기가 계수한 값이 기준 설정값과 같게 되는 경우에는 리셋신호를 발생시켜 상기 계수 및 비교기(2)로 출력한다.
다음에 입력클럭 감시기(4)는 디지털 논리소자로 구성되며 위상 동기루프(PLL) 동기회로의 입력기준클럭을 입력하여, 입력기준클럭이 정상인 경우는 논리레벨 '로우(Low)'로, 비정상인 경우에는 논리레벨 '하이(High)'로 입력클럭 상태 감시신호를 출력한다.
상기 동기 상태신호 발생기(5)는 디지털 논리소자로 구성되며, 상기 신호유지 및 리셋기(3)의 출력과 상기 입력클럭 감시기(4)가 출력하는 입력클럭 상태 감시신호를 각각 입력하여, 위상 동기루프(PLL) 동기회로의 입력클럭이 정상이고 위상변동 횟수가 기준 설정값보다 작은 경우는 위상 동기루프(PLL) 동기회로가 정상적인 동기를 이루고 있는 것으로 판별하고 동기상태신호를 논리레벨 '로우(Low)'로 출력하며, 입력클럭이 비정상이거나 위상변동 횟수가 기준 설정값 이상인 경우는 위상 동기루프(PLL) 동기회로의 동기상태가 비정상적인 것으로 판별하여 동기상태신호를 논리레벨 '하이(High)'로 출력한다.
본 발명은 상기와 같이 디지털 논리소자로 구성된 동기상태 감시회로로서, 동기회로의 입력클럭 장애 및 동기상태를 감시할 수 있고, 동기회로의 입력클럭과 출력클럭간 위상 관계의 변동을 감시하여 위상 동기상태를 감시하기 때문에 출력 클럭펄스의 듀티 사이클 변화를 감시할 수 있다.
또한 디지털로 동작하기 때문에 동작환경의 영향을 받지 않고, 디지털 논리소자로 구성되어 집적화가 가능한 효과를 가진다.
본 발명은 위상 동기루프(PLL) 동기회로의 위상 동기상태를 감시하는 디지털 논리 소자로만 구성된 동기상태 감시회로를 제공함에 그 목적이 있다.

Claims (2)

  1. 위상 동기루프(Phase Locked Loop, PLL) 동기회로의 동기상태를 감시하는 회로에 있어서,
    위상 동기루프(PLL) 동기회로의 입력클럭과 출력클럭을 입력으로 하여, 출력클럭에 대한 입력클럭의 위상관계를 신호레벨로 감지하여 출력하는 위상 검출기와;
    상기 위상 검출기가 출력하는 위상관계를 나타내는 신호를 입력하여, 신호레벨에 변동이 발생할 경우 변동 횟수를 계수하고 계수한 값과 기준 설정값을 비교하여 위상변동 검출신호를 출력하며, 계수한 값이 기준 설정값과 같게 되면 하기의 신호유지 및 리셋기로부터 리셋신호를 입력하여 계수기 출력값을 초기 상태로 리셋하는 계수 및 비교기와;
    상기 계수 및 비교기가 출력하는 위상변동 검출신호를 입력하여 신호를 일정 시간 동안 유지시켜 출력하며, 계수기가 계수한 값이 기준 설정값과 같게 되는 경우에는 리셋신호를 발생시켜 상기 계수 및 비교기 내의 계수기를 리셋하는 신호유지 및 리셋기와;
    상기 위상 동기루프(PLL) 동기회로의 입력클럭을 입력하여 장애를 감시하고 출력하는 입력클럭 감시기와;
    상기 신호유지 및 리셋기의 출력과 상기 입력클럭 감시기의 출력을 각각 입력한 후 이를 논리연산하여 위상 동기루프(PLL) 동기회로의 동기상태 신호를 발생시키는 동기상태신호 발생기로 구성된 것을 특징으로 하는 동기상태 감시회로.
  2. 제 1 항에 있어서, 상기 계수 및 비교기는
    시프트 레지스터를 사용한 것을 특징으로 하는 동기상태 감시회로.
KR1019960044804A 1996-10-09 1996-10-09 동기상태 감시회로 KR100221496B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960044804A KR100221496B1 (ko) 1996-10-09 1996-10-09 동기상태 감시회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960044804A KR100221496B1 (ko) 1996-10-09 1996-10-09 동기상태 감시회로

Publications (2)

Publication Number Publication Date
KR19980026381A true KR19980026381A (ko) 1998-07-15
KR100221496B1 KR100221496B1 (ko) 1999-09-15

Family

ID=19476774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960044804A KR100221496B1 (ko) 1996-10-09 1996-10-09 동기상태 감시회로

Country Status (1)

Country Link
KR (1) KR100221496B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111757216A (zh) * 2019-03-29 2020-10-09 拉碧斯半导体株式会社 播放装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111757216A (zh) * 2019-03-29 2020-10-09 拉碧斯半导体株式会社 播放装置
CN111757216B (zh) * 2019-03-29 2023-08-01 拉碧斯半导体株式会社 播放装置

Also Published As

Publication number Publication date
KR100221496B1 (ko) 1999-09-15

Similar Documents

Publication Publication Date Title
US7154305B2 (en) Periodic electrical signal frequency monitoring systems and methods
KR0177731B1 (ko) 망동기용 디지탈 위상동기루프 제어방법
KR950005940B1 (ko) 클럭 감시 회로
KR19980087059A (ko) 페이즈 로크 루프용 로킹 식별회로
JPH088738A (ja) Ｐｌｌ回路装置
JP2001326566A (ja) クロック異常検出回路
US7284142B2 (en) Real time interrupt module for operating systems and time triggered applications
EP0517216A2 (en) Signal generator having switching function
US6246261B1 (en) Circuit for detecting the disappearing of a periodic signal
KR19980026381A (ko) 동기상태 감시회로
EP0673121A2 (en) Phase lock detector
JP2013197692A (ja) Ｐｌｌクロック発生回路
JPH04306930A (ja) クロック異常検出器
KR19990060348A (ko) 자체클럭을 이용한 클럭 감시회로
JP2808967B2 (ja) クロックホールドオーバ回路
JPH08221150A (ja) クロック異常検出装置
JPH06204993A (ja) クロック断検出回路
JPH0349319A (ja) 同期検出方式
JP2002296309A (ja) 周波数異常検出回路およびそれに用いる異常検出値設定回路
JP2947003B2 (ja) バイポーラクロック擾乱検出回路
JP2604644B2 (ja) クロック装置の外部マスタークロック異常検出回路
JPS59179B2 (ja) クロック監視方式
JP3302513B2 (ja) 位相同期回路の異常検出方式
KR200262927Y1 (ko) 클럭 페일 검출장치
JP2827904B2 (ja) バイポーラクロック擾乱検出回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110609

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee