JPH0498540A - プロセッサ負荷監視方式 - Google Patents
プロセッサ負荷監視方式Info
- Publication number
- JPH0498540A JPH0498540A JP2216799A JP21679990A JPH0498540A JP H0498540 A JPH0498540 A JP H0498540A JP 2216799 A JP2216799 A JP 2216799A JP 21679990 A JP21679990 A JP 21679990A JP H0498540 A JPH0498540 A JP H0498540A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- processor
- clock
- idle
- idle state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 title claims description 10
- 238000001514 detection method Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプロセッサ負荷監視方式に関し、特にプロセッ
サのアイドル状態を負荷状態の指標としているプロセッ
サ負荷監視方式に関する。
サのアイドル状態を負荷状態の指標としているプロセッ
サ負荷監視方式に関する。
従来、この種のプロセッサ負荷監視方式では、プロセッ
サにアイドルタイマを設けて、このアイドルタイマによ
ってプロセッサがアイドル状態にある時間を計測する方
式となっている。
サにアイドルタイマを設けて、このアイドルタイマによ
ってプロセッサがアイドル状態にある時間を計測する方
式となっている。
上述した従来のプロセッサ負荷監視方式では、通常、「
μＳ」単位の比較的時間単位の大きなタイマを用いてア
イドル時間を計測しているため、プロセッサの正確な負
荷状態を検出することが難しいという欠点がある。
μＳ」単位の比較的時間単位の大きなタイマを用いてア
イドル時間を計測しているため、プロセッサの正確な負
荷状態を検出することが難しいという欠点がある。
本発明の目的は、プロセッサのクロック単位での誤差の
ない負荷状況を検出することができるプロセッサ負荷監
視方式を提供することにある。
ない負荷状況を検出することができるプロセッサ負荷監
視方式を提供することにある。
本発明のプロセッサ負荷監視方式は、プロセツサがアイ
ドル状態にあることを検出するアイドル状態検出部と、
プロセッサクロックの出力によりカウンタ値を更新する
クロックカウンタと、前記アイドル状態検出部の出力と
前記プロセッサクロックの出力との論理積を行う論理積
回路と、前記論理積回路の出力によりカウンタ値を更新
するアイドルカウンタと、前記クロックカウンタ及び前
記アイドルカウンタのカウンタ値を読み出し前記クロッ
クカウンタのカウンタ値に対する前記アイドルカウンタ
のカウンタ値の比率を演算するカウンタ読み出し部とを
備える構成である。
ドル状態にあることを検出するアイドル状態検出部と、
プロセッサクロックの出力によりカウンタ値を更新する
クロックカウンタと、前記アイドル状態検出部の出力と
前記プロセッサクロックの出力との論理積を行う論理積
回路と、前記論理積回路の出力によりカウンタ値を更新
するアイドルカウンタと、前記クロックカウンタ及び前
記アイドルカウンタのカウンタ値を読み出し前記クロッ
クカウンタのカウンタ値に対する前記アイドルカウンタ
のカウンタ値の比率を演算するカウンタ読み出し部とを
備える構成である。
次に、本発明の実施例について図面を参照して説明する
。
。
本発明の一実施例を示す第１図を参照すると、プロセッ
サは、プロセッサを動作させている同期クロックを発生
するプロセッサクロック１と、プロセッサがイベント待
ちで処理を停止するアイドル状態を検出するアイドル状
態検出部２と、アイドル状態検出部２の出力であるプロ
セッサのアイドル状態とプロセッサクロ・ツク１の出力
との論理積をとり出力する論理積回路３と、プロセッサ
クロ・ツク１の出力でカウンタ値を更新するクロックカ
ウンタ４と、論理積回路３の出力でカウンタ値を更新す
るアイドルカウンタ５と、り、ロックカウンタ４及びア
イドルカウンタ５のカウンタ値を読み出し演算するカウ
ンタ読み出し部６とを備える。なお、クロックカウンタ
４及びアイドルカウンタ５は共通なリセット端子を有し
、カウンタ値のクリアを行うことかできる。
サは、プロセッサを動作させている同期クロックを発生
するプロセッサクロック１と、プロセッサがイベント待
ちで処理を停止するアイドル状態を検出するアイドル状
態検出部２と、アイドル状態検出部２の出力であるプロ
セッサのアイドル状態とプロセッサクロ・ツク１の出力
との論理積をとり出力する論理積回路３と、プロセッサ
クロ・ツク１の出力でカウンタ値を更新するクロックカ
ウンタ４と、論理積回路３の出力でカウンタ値を更新す
るアイドルカウンタ５と、り、ロックカウンタ４及びア
イドルカウンタ５のカウンタ値を読み出し演算するカウ
ンタ読み出し部６とを備える。なお、クロックカウンタ
４及びアイドルカウンタ５は共通なリセット端子を有し
、カウンタ値のクリアを行うことかできる。
以下に、動作を説明する。プロセッサ負荷状況の監視を
開始するには、まず、リセット端子からクロックカウン
タ４及びアイドルカウンタ５のカウンタをリセットして
、これらカウンタのカウンタ値をクリアする。クロック
カウンタ４は、プロセッサクロック１によりプロセッサ
が動作している間カウントアツプを続ける。この場合、
プロセッサクロック１の出力は、「ナノセコンドｊ単位
の極めて短かい時間単位の信号が使用される。
開始するには、まず、リセット端子からクロックカウン
タ４及びアイドルカウンタ５のカウンタをリセットして
、これらカウンタのカウンタ値をクリアする。クロック
カウンタ４は、プロセッサクロック１によりプロセッサ
が動作している間カウントアツプを続ける。この場合、
プロセッサクロック１の出力は、「ナノセコンドｊ単位
の極めて短かい時間単位の信号が使用される。
アイドルカウンタ５は、アイドル状態検出部２によりプ
ロセッサがイベント待ちなどでアイドル状態にあること
を検出して、プロセッサクロック１の出力信号をアイド
ル状態検出部２の出力信号により論理積回路３でゲート
してカウントアツプを行う。次に、カウンタ読み出し部
６は、クロックカウンタ４がオーバーフローする前に予
め定められた時間間隔でクロックカウンタ４及びアイド
ルカウンタ５のカウンタ値を読み出す。そして、カウン
タ読み出し部６は、クロックカウンタ４のカウンタ値に
対するアイドルカウンタ５のカウンタ値の比率を演算す
る。つまり、プロセッサが動作している全体時間に対す
るアイドル時間の合計値の比率を求めることにより、プ
ロセッサの負荷状況を検出する。次に、クロックカウン
タ４とアイドルカウンタ５とをリセットしてプロセッサ
の負荷状況監視を継続する。
ロセッサがイベント待ちなどでアイドル状態にあること
を検出して、プロセッサクロック１の出力信号をアイド
ル状態検出部２の出力信号により論理積回路３でゲート
してカウントアツプを行う。次に、カウンタ読み出し部
６は、クロックカウンタ４がオーバーフローする前に予
め定められた時間間隔でクロックカウンタ４及びアイド
ルカウンタ５のカウンタ値を読み出す。そして、カウン
タ読み出し部６は、クロックカウンタ４のカウンタ値に
対するアイドルカウンタ５のカウンタ値の比率を演算す
る。つまり、プロセッサが動作している全体時間に対す
るアイドル時間の合計値の比率を求めることにより、プ
ロセッサの負荷状況を検出する。次に、クロックカウン
タ４とアイドルカウンタ５とをリセットしてプロセッサ
の負荷状況監視を継続する。
なお、演算した負荷状況は、カウンタ読み出し部６の出
力により百分率表示で表示手段（図示せず）に表示する
こともできる。
力により百分率表示で表示手段（図示せず）に表示する
こともできる。
本発明は以上説明したように、プロセッサクロック及び
アイドル状態にある時間のみのプロセッサクロックを計
数し、プロセッサクロックのカウンタ値に対するアイド
ル状態にある時間に対応するプロセッサクロックのカウ
ンタ値を演算することにより、プロセッサのクロック単
位での誤差のない負荷状況を検出することができるとい
う効果を有する。
アイドル状態にある時間のみのプロセッサクロックを計
数し、プロセッサクロックのカウンタ値に対するアイド
ル状態にある時間に対応するプロセッサクロックのカウ
ンタ値を演算することにより、プロセッサのクロック単
位での誤差のない負荷状況を検出することができるとい
う効果を有する。
第１図は本発明の一実施例を示す構成図である。
１・・・・・・プロセッサクロック、２・・・・・・ア
イドル状態検出部、３・・・・・・論理積回路、４・・
・・・・クロックカウンタ、５・・・・・・アイドルカ
ウンタ、６・・・・・・カウンタ読み出し部。
イドル状態検出部、３・・・・・・論理積回路、４・・
・・・・クロックカウンタ、５・・・・・・アイドルカ
ウンタ、６・・・・・・カウンタ読み出し部。
Claims (1)
- プロセッサがアイドル状態にあることを検出するアイド
ル状態検出部と、プロセッサクロックの出力によりカウ
ンタ値を更新するクロックカウンタと、前記アイドル状
態検出部の出力と前記プロセッサクロックの出力との論
理積を行う論理積回路と、前記論理積回路の出力により
カウンタ値を更新するアイドルカウンタと、前記クロッ
クカウンタ及び前記アイドルカウンタのカウンタ値を読
み出し前記クロックカウンタのカウンタ値に対する前記
アイドルカウンタのカウンタ値の比率を演算するカウン
タ読み出し部とを備えたことを特徴とするプロセッサ負
荷監視方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2216799A JPH0498540A (ja) | 1990-08-17 | 1990-08-17 | プロセッサ負荷監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2216799A JPH0498540A (ja) | 1990-08-17 | 1990-08-17 | プロセッサ負荷監視方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0498540A true JPH0498540A (ja) | 1992-03-31 |
Family
ID=16694066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2216799A Pending JPH0498540A (ja) | 1990-08-17 | 1990-08-17 | プロセッサ負荷監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0498540A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19928798A1 (de) * | 1999-06-23 | 2000-12-28 | Siemens Ag | Verfahren zur Erfassung der Auslastung eines Prozessors |
| CN1324477C (zh) * | 2004-03-04 | 2007-07-04 | 中兴通讯股份有限公司 | 一种检测实时操作系统cpu占用率的方法 |
-
1990
- 1990-08-17 JP JP2216799A patent/JPH0498540A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19928798A1 (de) * | 1999-06-23 | 2000-12-28 | Siemens Ag | Verfahren zur Erfassung der Auslastung eines Prozessors |
| DE19928798C2 (de) * | 1999-06-23 | 2002-07-11 | Siemens Ag | Verfahren zur Erfassung der Auslastung eines Prozessors |
| CN1324477C (zh) * | 2004-03-04 | 2007-07-04 | 中兴通讯股份有限公司 | 一种检测实时操作系统cpu占用率的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0498540A (ja) | プロセッサ負荷監視方式 | |
| JPH09114541A (ja) | 割り込み発生時刻確認回路、処理装置 | |
| JP3145937B2 (ja) | マイクロコンピュータの暴走検出方法 | |
| JPH0245841A (ja) | 処理時間計測装置 | |
| JPH01196636A (ja) | プロセッサの暴走検知装置 | |
| JPH0365739A (ja) | 制御装置 | |
| JPH0277854A (ja) | マイクロプロセッサのリセット方式 | |
| JPH06195245A (ja) | 監視タイマ装置 | |
| JPS61267144A (ja) | プログラム異常検出方式 | |
| JPH0535889A (ja) | マイクロプロセツサ回路 | |
| JPH04211835A (ja) | マイクロコンピュータ | |
| JPS62216048A (ja) | プロセツサの暴走検出方式 | |
| JPH03233384A (ja) | ポジトロンｃｔ用偶発同時計数回路 | |
| JPH04286036A (ja) | ウォッチドッグタイマ装置 | |
| JPS63241622A (ja) | デ−タ処理装置 | |
| JPH01212368A (ja) | パルス幅計測回路 | |
| JPH0474231A (ja) | 割込み制御回路 | |
| JPH0296840A (ja) | 中央処理装置の暴走防止回路 | |
| JPH01163844A (ja) | マイクロコンピュータの制御回路 | |
| JP2003067079A (ja) | クロック停止検出回路 | |
| JPH038005A (ja) | タイマ制御方式 | |
| JPH0862336A (ja) | 異常診断機能付き放射線測定装置 | |
| JPH10232798A (ja) | 制御装置 | |
| JPS57207964A (en) | Information processing device | |
| JP2004126731A (ja) | Ｃｐｕの異常動作監視回路 |