JP2003067079A - クロック停止検出回路 - Google Patents
クロック停止検出回路Info
- Publication number
- JP2003067079A JP2003067079A JP2001251187A JP2001251187A JP2003067079A JP 2003067079 A JP2003067079 A JP 2003067079A JP 2001251187 A JP2001251187 A JP 2001251187A JP 2001251187 A JP2001251187 A JP 2001251187A JP 2003067079 A JP2003067079 A JP 2003067079A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- circuit
- output
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 外部部品の追加接続なしでＡＳＩＣ等のＬＳ
Ｉに搭載可能なクロック停止検出回路を提供する。 【解決手段】 ＰＬＬ回路１１の入力クロック（外部ク
ロック）をカウンタ２１を利用して分周し、比較・分周
用のカウンタ２４のアップ信号端子に導き、他方、ＰＬ
Ｌ回路１１の出力クロックをカウンタ２２，２３を利用
して前記アップ信号端子に導いた信号の周波数よりも低
い周波数の信号に分周して、上記の比較・分周用のカウ
ンタ２４のダウン信号端子に導き、外部クロックが継続
している期間は上記の比較・分周用のカウンタ２４の／
ＣＡＲＲＹ信号（桁上がり信号）が、外部クロックが停
止した直後からは／ＢＯＲＲＯＷ信号（桁下がり信号）
が、それぞれ継続して出力されるようにし、後段の論理
回路とフリップフロップ回路とで両者を比較しながら監
視する。
Ｉに搭載可能なクロック停止検出回路を提供する。 【解決手段】 ＰＬＬ回路１１の入力クロック（外部ク
ロック）をカウンタ２１を利用して分周し、比較・分周
用のカウンタ２４のアップ信号端子に導き、他方、ＰＬ
Ｌ回路１１の出力クロックをカウンタ２２，２３を利用
して前記アップ信号端子に導いた信号の周波数よりも低
い周波数の信号に分周して、上記の比較・分周用のカウ
ンタ２４のダウン信号端子に導き、外部クロックが継続
している期間は上記の比較・分周用のカウンタ２４の／
ＣＡＲＲＹ信号（桁上がり信号）が、外部クロックが停
止した直後からは／ＢＯＲＲＯＷ信号（桁下がり信号）
が、それぞれ継続して出力されるようにし、後段の論理
回路とフリップフロップ回路とで両者を比較しながら監
視する。
Description
【０００１】
【発明の属する技術分野】本発明は、クロック停止検出
回路に関し、特に、情報処理装置のウオッチドッグタイ
マ回路として、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓ
ｐｅｃｉｆｉｃＩＣ）に外部部品の追加なしで搭載可能
なクロック停止検出回路に関する。
回路に関し、特に、情報処理装置のウオッチドッグタイ
マ回路として、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓ
ｐｅｃｉｆｉｃＩＣ）に外部部品の追加なしで搭載可能
なクロック停止検出回路に関する。
【０００２】
【従来の技術】従来、コンピュータ等の情報処理装置で
は、ウオッチドッグタイマ回路と呼ばれるクロック停止
検出回路が設置されている。この従来のウオッチドッグ
タイマ回路は、一定周期で作動する単安定マルチバイブ
レータ（以下、「モノマルチ」と呼称する）で構成さ
れ、このモノマルチを、情報処理装置本体が常に起動状
態にしている。この場合、情報処理装置が停止した時に
は、このモノマルチの出力が低下するので、この時に、
他の出力を低下させるような処理を実行している。この
ウオッチドッグタイマ回路は、カウンターで構成してお
くと、クロック入力が停止した時に該カウンターが動作
しないことになるので、モノマルチで作成されている。
なお、特開平１１−６５８９４号公報の「モノマルチ回
路」には、ウオッチドッグタイマ回路などに使用される
ＡＳＩＣに搭載可能なようにモノマルチ回路を小型化す
る技術が開示されている。
は、ウオッチドッグタイマ回路と呼ばれるクロック停止
検出回路が設置されている。この従来のウオッチドッグ
タイマ回路は、一定周期で作動する単安定マルチバイブ
レータ（以下、「モノマルチ」と呼称する）で構成さ
れ、このモノマルチを、情報処理装置本体が常に起動状
態にしている。この場合、情報処理装置が停止した時に
は、このモノマルチの出力が低下するので、この時に、
他の出力を低下させるような処理を実行している。この
ウオッチドッグタイマ回路は、カウンターで構成してお
くと、クロック入力が停止した時に該カウンターが動作
しないことになるので、モノマルチで作成されている。
なお、特開平１１−６５８９４号公報の「モノマルチ回
路」には、ウオッチドッグタイマ回路などに使用される
ＡＳＩＣに搭載可能なようにモノマルチ回路を小型化す
る技術が開示されている。
【０００３】
【発明が解決しようとする課題】ところで、上記従来の
クロック停止検出回路は、モノマルチで作成されている
ので、抵抗素子や容量性素子といった外部部品の追加接
続が必要であるといった問題点を有していた。また、ク
ロック停止検出回路をＡＳＩＣに内蔵（搭載）しない
で、外部回路に依存する構成にすると、この外部回路が
ＡＳＩＣに内蔵する場合よりも増大するといった問題点
も有していた。なお、特開平１１−６５８９４号公報の
「モノマルチ回路」でも、抵抗素子や容量性素子といっ
た外部部品の追加接続を必要としている。本発明は、以
上のような従来のクロック停止検出回路における問題点
に鑑みてなされたものであり、外部部品の追加接続なし
でＡＳＩＣ等のＬＳＩに搭載可能なクロック停止検出回
路を提供することを目的とする。
クロック停止検出回路は、モノマルチで作成されている
ので、抵抗素子や容量性素子といった外部部品の追加接
続が必要であるといった問題点を有していた。また、ク
ロック停止検出回路をＡＳＩＣに内蔵（搭載）しない
で、外部回路に依存する構成にすると、この外部回路が
ＡＳＩＣに内蔵する場合よりも増大するといった問題点
も有していた。なお、特開平１１−６５８９４号公報の
「モノマルチ回路」でも、抵抗素子や容量性素子といっ
た外部部品の追加接続を必要としている。本発明は、以
上のような従来のクロック停止検出回路における問題点
に鑑みてなされたものであり、外部部品の追加接続なし
でＡＳＩＣ等のＬＳＩに搭載可能なクロック停止検出回
路を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記の課題を解決するた
めに、請求項１記載のクロック停止検出回路の発明は、
外部回路から供給されるクロックの供給状態を監視し、
クロックの供給が停止された状態を検出するクロック停
止検出回路において、前記外部回路から供給されるクロ
ックを入力するＰＬＬ回路と、前記ＰＬＬ回路に入力さ
れる入力クロックを、前記入力クロックの周波数よりも
低い周波数の第１の分周クロックに分周する第１の分周
手段と、前記ＰＬＬ回路から出力される出力クロック
を、前記第１の分周クロックよりもさらに低い周波数を
有する第２の分周クロックに分周する第２の分周手段
と、前記第１の分周クロックの１単位により＋１を計数
し、かつ前記第２の分周手段により−１を計数する計数
手段と、前記計数手段から出力される桁上がり信号と桁
下がり信号とを比較しながら監視することにより、前記
外部回路から供給されるクロックの供給停止時点の到来
を監視するクロック監視手段とを備えたことを特徴とす
る ここで、前記第１と第２の分周手段、及び前記計数手段
は、それぞれカウンタ回路により構成することができ
る。また、前記クロック監視手段は、前記桁上がり信号
の極性反転信号を自己の入力信号とし、かつ前記桁上が
り信号と桁下がり信号とをそれぞれ入力とするＯＲゲー
トから出力される内部クロック信号を自己のクロック信
号とする第１のフリップフロップと、前記第１のフリッ
プフロップの出力と前記桁上がり信号の極性反転信号と
を入力とするＡＮＤゲートからの出力を自己の入力と
し、かつ前記内部クロック信号を自己のクロック信号と
する第２のフリップフロップとにより構成することがで
きる。さらに、前記ＰＬＬ回路は、前記ＰＬＬ回路と同
様に前記外部回路からのクロックの供給を受けている他
システムの構成要素をも兼ねている回路であることが可
能である。即ち、本発明では、外部クロックを入力して
作動するＰＬＬ回路（他システムの回路要素であっても
よい）が、この外部クロックが停止した後でも、自走モ
ードで差動することに着目し、上記ＰＬＬ回路の入力ク
ロックと出力クロックとを分周回路と比較・監視回路を
介して比較しながら監視することにより外部クロックの
停止を検出する。より具体的には、ＰＬＬ回路の入力ク
ロックをカウンタを利用して分周し、比較・分周用のカ
ウンタのアップ信号端子に導き、他方、ＰＬＬ回路の出
力クロックをカウンタを利用して前記アップ信号端子に
導いた信号の周波数よりも低い周波数の信号に分周し
て、上記の比較・分周用のカウンタのダウン信号端子に
導き、外部クロックが継続している期間は上記の比較・
分周用のカウンタの桁上がり信号が、外部クロックが停
止した直後からは桁下がり信号が、それぞれ継続して出
力されるようにし、両者を比較しながら監視すること
で、モノマルチを使用しない回路構成により外部クロッ
クの停止を検出できるようにし、これにより、外部部品
の追加接続をすることなくＡＳＩＣ等のＬＳＩに搭載可
能なクロック停止検出回路を実現している。
めに、請求項１記載のクロック停止検出回路の発明は、
外部回路から供給されるクロックの供給状態を監視し、
クロックの供給が停止された状態を検出するクロック停
止検出回路において、前記外部回路から供給されるクロ
ックを入力するＰＬＬ回路と、前記ＰＬＬ回路に入力さ
れる入力クロックを、前記入力クロックの周波数よりも
低い周波数の第１の分周クロックに分周する第１の分周
手段と、前記ＰＬＬ回路から出力される出力クロック
を、前記第１の分周クロックよりもさらに低い周波数を
有する第２の分周クロックに分周する第２の分周手段
と、前記第１の分周クロックの１単位により＋１を計数
し、かつ前記第２の分周手段により−１を計数する計数
手段と、前記計数手段から出力される桁上がり信号と桁
下がり信号とを比較しながら監視することにより、前記
外部回路から供給されるクロックの供給停止時点の到来
を監視するクロック監視手段とを備えたことを特徴とす
る ここで、前記第１と第２の分周手段、及び前記計数手段
は、それぞれカウンタ回路により構成することができ
る。また、前記クロック監視手段は、前記桁上がり信号
の極性反転信号を自己の入力信号とし、かつ前記桁上が
り信号と桁下がり信号とをそれぞれ入力とするＯＲゲー
トから出力される内部クロック信号を自己のクロック信
号とする第１のフリップフロップと、前記第１のフリッ
プフロップの出力と前記桁上がり信号の極性反転信号と
を入力とするＡＮＤゲートからの出力を自己の入力と
し、かつ前記内部クロック信号を自己のクロック信号と
する第２のフリップフロップとにより構成することがで
きる。さらに、前記ＰＬＬ回路は、前記ＰＬＬ回路と同
様に前記外部回路からのクロックの供給を受けている他
システムの構成要素をも兼ねている回路であることが可
能である。即ち、本発明では、外部クロックを入力して
作動するＰＬＬ回路（他システムの回路要素であっても
よい）が、この外部クロックが停止した後でも、自走モ
ードで差動することに着目し、上記ＰＬＬ回路の入力ク
ロックと出力クロックとを分周回路と比較・監視回路を
介して比較しながら監視することにより外部クロックの
停止を検出する。より具体的には、ＰＬＬ回路の入力ク
ロックをカウンタを利用して分周し、比較・分周用のカ
ウンタのアップ信号端子に導き、他方、ＰＬＬ回路の出
力クロックをカウンタを利用して前記アップ信号端子に
導いた信号の周波数よりも低い周波数の信号に分周し
て、上記の比較・分周用のカウンタのダウン信号端子に
導き、外部クロックが継続している期間は上記の比較・
分周用のカウンタの桁上がり信号が、外部クロックが停
止した直後からは桁下がり信号が、それぞれ継続して出
力されるようにし、両者を比較しながら監視すること
で、モノマルチを使用しない回路構成により外部クロッ
クの停止を検出できるようにし、これにより、外部部品
の追加接続をすることなくＡＳＩＣ等のＬＳＩに搭載可
能なクロック停止検出回路を実現している。
【０００５】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は、本発明の実施の形態に係
るクロック停止検出回路の全体構成を示すブロック図で
ある。本実施の形態に係るクロック停止検出回路は、逓
倍数が５のＰＬＬ回路１１（Ｐｈａｓｅ ｌｏｃｋｅｄ
ｌｏｏｐ ）と、桁上げ桁下げ信号を出力するカウン
タ２１〜２４と、桁上がり／桁下がり信号のいずれをも
クロック信号として出力するＯＲゲート３１と、１クロ
ック分の遅延タイミングを作るＡＮＤゲート３３と、Ｏ
Ｒゲート３１の出力を内部クロックとし、外部回路から
のクロック停止時点から再開時点までの期間で信号を立
ち上げるフリップフロップ３２と，フリップフロップ３
２に内部クロックの１クロック分遅れて追随するフリッ
プフロップ３３とを備える。なお、ＰＬＬ回路１１は、
本実施の形態に係るクロック停止検出回路が組み込まれ
る情報処理装置の構成要素であってもよく、また、その
逓倍数は、一般には任意の数であるものとする。また、
カウンタ２１〜２４の各々のカウント数は任意であって
もよいが、カウンタ２２とカウンタ２３のカウント数の
合計は、カウンタ２１のカウント数よりも大であるもの
とする。さらに、カウンタ２１〜２４の各々は、アップ
信号（カウント数を＋１だけ増加させる信号）端子と、
ダウン信号（カウント数を＋１だけ減少させる信号）端
子と、／ＣＡＲＲＹ信号（桁上がり信号）と／ＢＯＲＲ
ＯＷ信号（桁下がり信号）に対応する信号端子を備える
ものとする。
に基づいて説明する。図１は、本発明の実施の形態に係
るクロック停止検出回路の全体構成を示すブロック図で
ある。本実施の形態に係るクロック停止検出回路は、逓
倍数が５のＰＬＬ回路１１（Ｐｈａｓｅ ｌｏｃｋｅｄ
ｌｏｏｐ ）と、桁上げ桁下げ信号を出力するカウン
タ２１〜２４と、桁上がり／桁下がり信号のいずれをも
クロック信号として出力するＯＲゲート３１と、１クロ
ック分の遅延タイミングを作るＡＮＤゲート３３と、Ｏ
Ｒゲート３１の出力を内部クロックとし、外部回路から
のクロック停止時点から再開時点までの期間で信号を立
ち上げるフリップフロップ３２と，フリップフロップ３
２に内部クロックの１クロック分遅れて追随するフリッ
プフロップ３３とを備える。なお、ＰＬＬ回路１１は、
本実施の形態に係るクロック停止検出回路が組み込まれ
る情報処理装置の構成要素であってもよく、また、その
逓倍数は、一般には任意の数であるものとする。また、
カウンタ２１〜２４の各々のカウント数は任意であって
もよいが、カウンタ２２とカウンタ２３のカウント数の
合計は、カウンタ２１のカウント数よりも大であるもの
とする。さらに、カウンタ２１〜２４の各々は、アップ
信号（カウント数を＋１だけ増加させる信号）端子と、
ダウン信号（カウント数を＋１だけ減少させる信号）端
子と、／ＣＡＲＲＹ信号（桁上がり信号）と／ＢＯＲＲ
ＯＷ信号（桁下がり信号）に対応する信号端子を備える
ものとする。
【０００６】図２は、本発明の実施の形態に係るクロッ
ク停止検出回路の主な信号のタイミングを示すタイミン
グチャートである。図２に示す／ＣＡＲＲＹ信号は、カ
ウンタ２４から出力される／ＣＡＲＲＹ信号であり、／
ＢＯＲＲＯＷ信号は、カウンタ２４から出力される／Ｂ
ＯＲＲＯＷ信号である。また、ＡＬＭ信号は、フリップ
フロップ３４から出力されるアラーム信号である。以
下、本実施の形態に係るクロック停止検出回路の機能を
説明する。外部回路である発振器から出力されたクロッ
クは、ＰＬＬ回路１１に入力されるが、このＰＬＬ回路
１１の入力側のクロックは、カウンタ２１のアップ信号
端子に入力され、所定数（Ｋ１）をカウントさせること
によって、カウンタ２１の／ＣＡＲＲＹ信号は、元のア
ップ信号端子に入力されたクロックの（１／Ｋ１）倍の
周波数に分周された上、カウンタ２４のアップ信号端子
に入力される。他方、ＰＬＬ回路１１の出力側のクロッ
クは、カウンタ２１のアップ信号端子に入力され、さら
にその／ＣＡＲＲＹ信号がカウンタ２３のアップ信号端
子に入力されて、両カウンタにより、所定数（Ｋ２＋Ｋ
３）をカウントさせることによって、カウンタ２３の／
ＣＡＲＲＹ信号は、元のアップ信号端子に入力されたク
ロックの（１／（Ｋ２＋Ｋ３））倍の周波数に分周され
た上、カウンタ２４のダウン信号端子に入力される（但
し、Ｋ１＜（Ｋ２＋Ｋ３）としている）。これにより、
カウンタ２４のアップ信号端子には、ダウン信号端子よ
りも高い周波数の分周クロックが入力される。そのた
め、外部回路の発振器からのクロックが持続している限
り、カウンタ２４は、両者の差の周波数でもって、所定
数のＫ４をカウントすることになり、結果として、カウ
ンタ２４は、前述の両者の差の周波数の（１／Ｋ４）倍
の周波数を持った／ＣＡＲＲＹ信号を出力する。この／
ＣＡＲＲＹ信号はＬ（ローレベル）出力であるから、カ
ウンタ２４からの／ＣＡＲＲＹ信号を入力信号とすると
共に、ＯＲゲート３１を介して内部クロックとしても取
り入れるフリップフロップ３２の出力もＬ（ローレベ
ル）出力となる。よって、ＡＮＤゲート３３もＬ（ロー
レベル）出力となり、ＡＮＤゲート３３の出力を入力と
し、カウンタ２４からの／ＣＡＲＲＹ信号をＯＲゲート
３１を介して内部クロックとしても取り入れるフリップ
フロップ３４の出力もＬ（ローレベル）出力となる。こ
こで、外部回路の発振器からのクロックが停止すると、
その直後からカウンタ２１はカウント動作を停止し、カ
ウンタ２４のアップ信号端子には分周クロックが到来し
ないので、カウンタ２４からの／ＣＡＲＲＹ信号出力は
停止する（停止時点は、図２の「クロック停止」として
示す時点）。しかし、ＰＬＬ回路１１は、外部回路の発
振器からのクロック停止直後から、自走モードとなり、
入力クロックが無くとも出力クロックを出し続ける。
ク停止検出回路の主な信号のタイミングを示すタイミン
グチャートである。図２に示す／ＣＡＲＲＹ信号は、カ
ウンタ２４から出力される／ＣＡＲＲＹ信号であり、／
ＢＯＲＲＯＷ信号は、カウンタ２４から出力される／Ｂ
ＯＲＲＯＷ信号である。また、ＡＬＭ信号は、フリップ
フロップ３４から出力されるアラーム信号である。以
下、本実施の形態に係るクロック停止検出回路の機能を
説明する。外部回路である発振器から出力されたクロッ
クは、ＰＬＬ回路１１に入力されるが、このＰＬＬ回路
１１の入力側のクロックは、カウンタ２１のアップ信号
端子に入力され、所定数（Ｋ１）をカウントさせること
によって、カウンタ２１の／ＣＡＲＲＹ信号は、元のア
ップ信号端子に入力されたクロックの（１／Ｋ１）倍の
周波数に分周された上、カウンタ２４のアップ信号端子
に入力される。他方、ＰＬＬ回路１１の出力側のクロッ
クは、カウンタ２１のアップ信号端子に入力され、さら
にその／ＣＡＲＲＹ信号がカウンタ２３のアップ信号端
子に入力されて、両カウンタにより、所定数（Ｋ２＋Ｋ
３）をカウントさせることによって、カウンタ２３の／
ＣＡＲＲＹ信号は、元のアップ信号端子に入力されたク
ロックの（１／（Ｋ２＋Ｋ３））倍の周波数に分周され
た上、カウンタ２４のダウン信号端子に入力される（但
し、Ｋ１＜（Ｋ２＋Ｋ３）としている）。これにより、
カウンタ２４のアップ信号端子には、ダウン信号端子よ
りも高い周波数の分周クロックが入力される。そのた
め、外部回路の発振器からのクロックが持続している限
り、カウンタ２４は、両者の差の周波数でもって、所定
数のＫ４をカウントすることになり、結果として、カウ
ンタ２４は、前述の両者の差の周波数の（１／Ｋ４）倍
の周波数を持った／ＣＡＲＲＹ信号を出力する。この／
ＣＡＲＲＹ信号はＬ（ローレベル）出力であるから、カ
ウンタ２４からの／ＣＡＲＲＹ信号を入力信号とすると
共に、ＯＲゲート３１を介して内部クロックとしても取
り入れるフリップフロップ３２の出力もＬ（ローレベ
ル）出力となる。よって、ＡＮＤゲート３３もＬ（ロー
レベル）出力となり、ＡＮＤゲート３３の出力を入力と
し、カウンタ２４からの／ＣＡＲＲＹ信号をＯＲゲート
３１を介して内部クロックとしても取り入れるフリップ
フロップ３４の出力もＬ（ローレベル）出力となる。こ
こで、外部回路の発振器からのクロックが停止すると、
その直後からカウンタ２１はカウント動作を停止し、カ
ウンタ２４のアップ信号端子には分周クロックが到来し
ないので、カウンタ２４からの／ＣＡＲＲＹ信号出力は
停止する（停止時点は、図２の「クロック停止」として
示す時点）。しかし、ＰＬＬ回路１１は、外部回路の発
振器からのクロック停止直後から、自走モードとなり、
入力クロックが無くとも出力クロックを出し続ける。
【０００７】その結果、カウンタ２２，２３はカウント
動作を継続し、カウンタ２４のダウン信号端子には分周
クロックが到来し続ける。その結果として、カウンタ２
４は、外部回路の発振器からのクロック停止直後から、
／ＢＯＲＲＯＷ信号を出力し続ける。また、この時、カ
ウンタ２４の／ＣＡＲＲＹ信号出力は、前述のとおり停
止しており、図２に示すようにＨ（ハイレベル）となっ
ている。カウンタ２４の／ＣＡＲＲＹ信号がＨ（ハイレ
ベル）となっているので、フリップフロップ３２は、／
ＢＯＲＲＯＷ信号の最初のパルスにより、立ち上がる。
また、フリップフロップ３３は、／ＢＯＲＲＯＷ信号の
次のパルスにより、立ち上がり、ＡＬＭ信号を出力す
る。これにより、外部回路の発振器からのクロックが停
止したことを検出することができる。なお、外部回路の
発振器からのクロックが再開すると、上記とは逆の過程
により、ＡＬＭ信号が消滅する。
動作を継続し、カウンタ２４のダウン信号端子には分周
クロックが到来し続ける。その結果として、カウンタ２
４は、外部回路の発振器からのクロック停止直後から、
／ＢＯＲＲＯＷ信号を出力し続ける。また、この時、カ
ウンタ２４の／ＣＡＲＲＹ信号出力は、前述のとおり停
止しており、図２に示すようにＨ（ハイレベル）となっ
ている。カウンタ２４の／ＣＡＲＲＹ信号がＨ（ハイレ
ベル）となっているので、フリップフロップ３２は、／
ＢＯＲＲＯＷ信号の最初のパルスにより、立ち上がる。
また、フリップフロップ３３は、／ＢＯＲＲＯＷ信号の
次のパルスにより、立ち上がり、ＡＬＭ信号を出力す
る。これにより、外部回路の発振器からのクロックが停
止したことを検出することができる。なお、外部回路の
発振器からのクロックが再開すると、上記とは逆の過程
により、ＡＬＭ信号が消滅する。
【０００８】
【発明の効果】以上に説明したとおり、本発明では、外
部回路から供給されるクロックの供給状態を監視し、ク
ロックの供給が停止された状態を検出するクロック停止
検出回路において、外部クロックを入力して作動するＰ
ＬＬ回路が、この外部クロックが停止した後でも、自走
モードで差動することに着目し、ＰＬＬ回路の入力クロ
ックと出力クロックとをカウンタで比較しながら監視す
る構成としたので、従来のようなモノマルチを使用する
必要が無くなり、外部部品の追加接続なしでＡＳＩＣ等
のＬＳＩに搭載可能なクロック停止検出回路を提供する
ことができる。
部回路から供給されるクロックの供給状態を監視し、ク
ロックの供給が停止された状態を検出するクロック停止
検出回路において、外部クロックを入力して作動するＰ
ＬＬ回路が、この外部クロックが停止した後でも、自走
モードで差動することに着目し、ＰＬＬ回路の入力クロ
ックと出力クロックとをカウンタで比較しながら監視す
る構成としたので、従来のようなモノマルチを使用する
必要が無くなり、外部部品の追加接続なしでＡＳＩＣ等
のＬＳＩに搭載可能なクロック停止検出回路を提供する
ことができる。
【図１】本発明の実施の形態に係るクロック停止検出回
路の全体構成を示すブロック図である。
路の全体構成を示すブロック図である。
【図２】本発明の実施の形態に係るクロック停止検出回
路の主な信号のタイミングを示すタイミングチャートで
ある。
路の主な信号のタイミングを示すタイミングチャートで
ある。
１１……ＰＬＬ回路、
２１〜２４……カウンタ（分周器）、
３１……ＯＲゲート、
３２，３４……フリップフロップ、
３３…ＡＮＤゲート
Claims (4)
- 【請求項１】 外部回路から供給されるクロックの供給
状態を監視し、クロックの供給が停止された状態を検出
するクロック停止検出回路において、 前記外部回路から供給されるクロックを入力するＰＬＬ
回路と、 前記ＰＬＬ回路に入力される入力クロックを、前記入力
クロックの周波数よりも低い周波数の第１の分周クロッ
クに分周する第１の分周手段と、 前記ＰＬＬ回路から出力される出力クロックを、前記第
１の分周クロックよりもさらに低い周波数を有する第２
の分周クロックに分周する第２の分周手段と、 前記第１の分周クロックの１単位により＋１を計数し、
かつ前記第２の分周手段により−１を計数する計数手段
と、 前記計数手段から出力される桁上がり信号と桁下がり信
号とを比較しながら監視することにより、前記外部回路
から供給されるクロックの供給停止時点の到来を監視す
るクロック監視手段と、 を備えたことを特徴とするクロック停止検出回路。 - 【請求項２】 前記第１と第２の分周手段、及び前記計
数手段は、それぞれカウンタ回路により構成されている
ことを特徴とする請求項１記載のクロック停止検出回
路。 - 【請求項３】 前記クロック監視手段は、前記桁上がり
信号の極性反転信号を自己の入力信号とし、かつ前記桁
上がり信号と桁下がり信号とをそれぞれ入力とするＯＲ
ゲートから出力される内部クロック信号を自己のクロッ
ク信号とする第１のフリップフロップと、前記第１のフ
リップフロップの出力と前記桁上がり信号の極性反転信
号とを入力とするＡＮＤゲートからの出力を自己の入力
とし、かつ前記内部クロック信号を自己のクロック信号
とする第２のフリップフロップとにより構成されている
ことを特徴とする請求項１または請求項２記載のクロッ
ク停止検出回路。 - 【請求項４】 前記ＰＬＬ回路は、前記ＰＬＬ回路と同
様に前記外部回路からのクロックの供給を受けている他
システムの構成要素をも兼ねている回路であることを特
徴とする請求項１乃至３のいずれか１項に記載のクロッ
ク停止検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001251187A JP2003067079A (ja) | 2001-08-22 | 2001-08-22 | クロック停止検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001251187A JP2003067079A (ja) | 2001-08-22 | 2001-08-22 | クロック停止検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003067079A true JP2003067079A (ja) | 2003-03-07 |
Family
ID=19079872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001251187A Pending JP2003067079A (ja) | 2001-08-22 | 2001-08-22 | クロック停止検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003067079A (ja) |
-
2001
- 2001-08-22 JP JP2001251187A patent/JP2003067079A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1675267B1 (en) | Periodic electrical signal frequency monitoring systems and methods | |
| JP4653008B2 (ja) | クロック異常検出回路、及びクロック異常検出方法 | |
| JP2009111824A (ja) | 高速クロック検知回路 | |
| EP1237282A1 (en) | Circuit for the detection of clock signal period abnormalities | |
| US8115516B2 (en) | Circuit arrangement for filtering unwanted signals from a clock signal, processing system and method of filtering unwanted signals from a clock signal | |
| US6469544B2 (en) | Device for detecting abnormality of clock signal | |
| JP2003067079A (ja) | クロック停止検出回路 | |
| JPH04306930A (ja) | クロック異常検出器 | |
| US7173493B1 (en) | Range controller circuit and method | |
| JPH03250226A (ja) | ウォッチドッグタイマー | |
| JP2000278120A (ja) | ミスロック防止機能を有するｄｌｌ回路 | |
| JP3586578B2 (ja) | エッジ検出回路 | |
| JPH0498540A (ja) | プロセッサ負荷監視方式 | |
| JP2002026704A (ja) | クロック異常検出装置及びその方法 | |
| CN118311320A (zh) | 一种基于时钟边沿对齐检测的时钟频率检测装置 | |
| JP2000035903A (ja) | マイクロコンピュータの暴走監視装置 | |
| JPH10240374A (ja) | クロック異常検出回路 | |
| JP2013187715A (ja) | クロック監視装置 | |
| JPH0318773B2 (ja) | ||
| JPH11212663A (ja) | クロック信号断検出回路 | |
| JPH01145580A (ja) | 異常信号検出回路 | |
| JPH0573360A (ja) | ウオツチドツグ・タイマ | |
| JPH02118710A (ja) | 同期ずれ検出方法およびそのための回路 | |
| JPH0934751A (ja) | マイクロコンピュータのウォッチドッグタイマ回路 | |
| JP2005078147A (ja) | 非同期信号の同期化回路および同期化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071127 |