JPH0535889A - マイクロプロセツサ回路 - Google Patents

Abstract

(57)【要約】 【目的】 マイクロプロセッサの使用率の算出精度を上
げ、かつ、マイクロプロセッサの処理の軽減を図ること
を目的とする。 【構成】 マイクロプロセッサが処理状態であるかアイ
ドル状態であるかに応じて開閉するゲート３と、マイク
ロプロセッサを動作させる発振器からのクロックを計数
することで各状態の時間を測定するカウンタ回路４、６
と、その値をラッチしてマイクロプロセッサに報告する
ラッチ回路５、７とから構成されることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプロセッサの
使用率を求める手段に関する。

【０００２】

【従来の技術】マイクロプロセッサは、図２に示すよう
に２つの状態が存在する。一つはアイドル状態であり、
処理を要するイベントが全くないことを示し、もう一つ
はイベント処理状態であり、処理を要するイベントが発
生してマイクロプロセッサで処理を行っている状態であ
る。ここで、マイクロプロセッサの使用率とは、マイク
ロプロセッサの動作時間、すなわちアイドル状態になっ
ている時間とイベント処理状態になっている時間の和に
対するイベント処理状態の時間の割合のことであり、次
式で求められる。

【０００３】

【数１】 この割合が大きいということは、マイクロプロセッサが
頻繁に使用されていることを意味する。

【０００４】次に、従来の技術について説明する。図３
に示すように、一定時間ごとにパルス信号を発生させて
マイクロプロセッサに割込をかける回路をマイクロプロ
セッサの割込信号入力端子に接続し、割込の回数をマイ
クロプロセッサでアイドル状態とイベント処理状態とに
分けて各々数えていた。その結果から各状態であった時
間を求め、マイクロプロセッサ使用率を算出していた。

【０００５】

【発明が解決しようとする課題】このような従来のマイ
クロプロセッサ回路では、割込信号の周期はたかだか数
十ｍｓｅｃであり、この割込信号から求めるマイクロプ
ロセッサ使用率の精度は低いものであった。仮に精度を
良くするために割込信号の周期を速くすると、今度は割
込信号が入力される度にマイクロプロセッサは処理をす
る必要があるので、他の処理ができなくなる欠点が発生
する。

【０００６】本発明は、このような欠点を除去するもの
で、使用率を高精度に算出できる手段をもつマイクロプ
ロセッサ回路を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明は、自プロセッサ
でイベントを処理したイベント処理時間とこのイベント
処理時間を含む自プロセッサが動作した時間との比率で
ある使用率を算定する使用率算定手段をもつマイクロプ
ロセッサと、このマイクロプロセッサの動作時にクロッ
クを供給する発振器とを備えたマイクロプロセッサ回路
において、上記マイクロプロセッサがイベント処理状態
か否かに応じて開閉するゲートと、このゲートを通過す
る上記発振器からのクロックを計数してイベント処理時
間の相当値を測定する第一カウンタ回路と、上記発振器
からのクロックを計数して動作時間の相当値を測定する
第二カウンタ回路と、上記マイクロプロセッサからの読
込み信号に応じて上記第一カウンタ回路および第二カウ
ンタ回路で計数した測定値をそれぞれラッチし、それぞ
れこのラッチした値を上記マイクロプロセッサに与える
第一ラッチ回路および第二ラッチ回路とを備えたことを
特徴とする。

【０００８】

【作用】マイクロプロセッサを動作させる発振器からの
クロックをマイクロプロセッサの動作中継続して計数す
る一方、マイクロプロセッサが処理状態であるかアイド
ル状態であるかに応じて開閉するゲート３を通過させた
クロックも計数し、この計数値をラッチしてマイクロプ
ロセッサに報告すると、マイクロプロセッサはこの二つ
値の比を求めてマイクロプロセッサ使用率とする。

【０００９】

【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１はこの実施例のブロック図である。

【００１０】この実施例は、図１に示すように、自プロ
セッサでイベントを処理したイベント処理時間とこのイ
ベント処理時間を含む自プロセッサが動作した時間との
比率である使用率を算定する使用率算定手段をもつマイ
クロプロセッサ１と、このマイクロプロセッサ１の動作
時にクロックを供給する発振器２とを備え、さらに、本
発明の特徴とする手段として、マイクロプロセッサ１が
イベント処理状態か否かに応じて開閉するゲート３と、
このゲート３を通過する発振器２からのクロックを計数
してイベント処理時間の相当値を測定するカウンタ回路
４と、発振器２からのクロックを計数して動作時間の相
当値を測定するカウンタ回路６と、マイクロプロセッサ
１からの読込み信号に応じてカウンタ回路４およびカウ
ンタ回路６で計数した測定値をそれぞれラッチし、この
ラッチした値をマイクロプロセッサ１に与えるラッチ回
路５およびラッチ回路７とを備える。

【００１１】次に、この実施例の動作を説明する。マイ
クロプロセッサ１は、発振器２からのクロックによって
動作している。ゲート３をマイクロプロセッサ１がゲー
ト制御信号線９を介して制御し、マイクロプロセッサ１
がイベント処理の状態であれば開き、発振器２からのク
ロックをイベント処理時間測定用のカウンタ回路４に入
力する。一方、マイクロプロセッサ１がアイドル状態で
あればゲート３は閉じ、カウンタ回路４はカウントアッ
プしない。動作時間測定用カウンタ回路６はマイクロプ
ロセッサが動作しているときは常時カウントアップして
いる。これらの２つのカウンタ回路４および６の値から
次式によりマイクロプロセッサ１の使用率を求めること
ができる。

【００１２】

【数２】

【００１３】ラッチ回路５および７はマイクロプロセッ
サ１のデータバス１１に接続され、読み込み制御線１０
を介して制御される。マイクロプロセッサ１は各カウン
タ回路の値を読むときは、読み込み制御線１０を使用
し、まず各々のカウンタ回路４および６の値をラッチ回
路５および７にラッチする。そして、ほぼ同時に各々の
カウンタ回路４および６をリセットしてラッチ回路５お
よび７からデータバス１１を読み込み、マイクロプロセ
ッサの使用率を求める。この動作は任意の時間に行うこ
とができる。

【００１４】

【発明の効果】本発明は、以上説明したように、マイク
ロプロセッサの使用率の算出精度を上げるばかりでな
く、マイクロプロセッサから割込処理をなくし、処理の
軽減が図れる効果がある。また、ラッチ回路があること
により、マイクロプロセッサが自由な時間に読み込める
効果がある。

【図面の簡単な説明】

【図１】本発明実施例の構成を示すブロック構成図。

【図２】マイクロプロセッサの状態遷移図。

【図３】従来例の構成を示すブロック構成図。

【符号の説明】

１ マイクロプロセッサ ２ 発振器 ３ ゲート ４ カウンタ回路 ５ ラッチ回路 ６ カウンタ回路 ７ ラッチ回路 ８ クロック信号線 ９ ゲート制御信号線 １０ 読み込み制御線 １１ データバス

Claims (1)

1. 【特許請求の範囲】 【請求項１】 自プロセッサでイベントを処理したイベ
   ント処理時間とこのイベント処理時間を含む自プロセッ
   サが動作した時間との比率である使用率を算定する使用
   率算定手段をもつマイクロプロセッサと、このマイクロ
   プロセッサの動作時にクロックを供給する発振器とを備
   えたマイクロプロセッサ回路において、 上記マイクロプロセッサがイベント処理状態か否かに応
   じて開閉するゲートと、 このゲートを通過する上記発振器からのクロックを計数
   してイベント処理時間の相当値を測定する第一カウンタ
   回路と、 上記発振器からのクロックを計数して動作時間の相当値
   を測定する第二カウンタ回路と、 上記マイクロプロセッサからの読込み信号に応じて上記
   第一カウンタ回路および第二カウンタ回路で計数した測
   定値をそれぞれラッチし、それぞれこのラッチした値を
   上記マイクロプロセッサに与える第一ラッチ回路および
   第二ラッチ回路とを備えたことを特徴とするマイクロプ
   ロセッサ回路。