JPS63241622A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS63241622A JPS63241622A JP62075262A JP7526287A JPS63241622A JP S63241622 A JPS63241622 A JP S63241622A JP 62075262 A JP62075262 A JP 62075262A JP 7526287 A JP7526287 A JP 7526287A JP S63241622 A JPS63241622 A JP S63241622A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- counter
- register
- oscillator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 238000001514 detection method Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、情報処理の技術分野で汎用されるデータ処理
装置に関するものであり、特に内蔵のクロックの停止の
有無を外部指令に従って検出できる機能を備えたデータ
処理装置に関するものである。
装置に関するものであり、特に内蔵のクロックの停止の
有無を外部指令に従って検出できる機能を備えたデータ
処理装置に関するものである。
従来の技術
種々の制御装置などに利用されるデータ処理装置ないし
はプロセッサは、一般に、内蔵のクロック発振器から供
給される所定速度のクロック信号に同期して動作する。
はプロセッサは、一般に、内蔵のクロック発振器から供
給される所定速度のクロック信号に同期して動作する。
このため、クロック発振器の故障に伴いクロック信号の
供給が停止すると、そのプロセッサ全体の動作も停止す
る。
供給が停止すると、そのプロセッサ全体の動作も停止す
る。
従って、特に実時間制御などに利用されるプロセッサで
は、その動作の停止を速やかに検出するためにクロック
信号の停止を外部からの指令に従って検出する手段が設
けられている。
は、その動作の停止を速やかに検出するためにクロック
信号の停止を外部からの指令に従って検出する手段が設
けられている。
従来、プロセッサに内蔵されるクロック信号の停止を外
部から検出する手法の一つとして、外部からプロセッサ
に所定動作の実行を指令すると同時にタイマを起動し、
このタイマのタイムアウト前に上記所定動作の実行の終
了が通知されなかった場合にはクロック信号の停止に伴
ってプロセッサの動作が停止したものと判定するものが
知られている。
部から検出する手法の一つとして、外部からプロセッサ
に所定動作の実行を指令すると同時にタイマを起動し、
このタイマのタイムアウト前に上記所定動作の実行の終
了が通知されなかった場合にはクロック信号の停止に伴
ってプロセッサの動作が停止したものと判定するものが
知られている。
クロック信号の停止を外部から検出するための他の手法
として、プロセッサ内の特定レジスタの内容を外部から
一定時間間隔で監視し、これが変化していない場合には
クロック信号の停止に伴ってプロセッサの動作が停止し
ているものと判定する手法もある。
として、プロセッサ内の特定レジスタの内容を外部から
一定時間間隔で監視し、これが変化していない場合には
クロック信号の停止に伴ってプロセッサの動作が停止し
ているものと判定する手法もある。
発明が解決しようとする問題点
上記従来のクロック信号の停止検出手法のうちプロセッ
サに所定動作を実行させるものは、その実行が所定時間
内に終了しないことがクロック信号の停止に起因するも
のではない場合がある。例えば、クロック信号の供給は
正常であるが、ハードウェアの異常などによりプロセッ
サの動作がループ状態に陥っている場合がある。
サに所定動作を実行させるものは、その実行が所定時間
内に終了しないことがクロック信号の停止に起因するも
のではない場合がある。例えば、クロック信号の供給は
正常であるが、ハードウェアの異常などによりプロセッ
サの動作がループ状態に陥っている場合がある。
また、特定レジスタの内容の変化を確認する手法では、
監視対象の適切なレジスタを選択したりその内容の変化
を確認するための適切な周期を選択したりすることがむ
ずかしく、そのような選択が不適切であると誤検出が生
じやすいという問題がある。
監視対象の適切なレジスタを選択したりその内容の変化
を確認するための適切な周期を選択したりすることがむ
ずかしく、そのような選択が不適切であると誤検出が生
じやすいという問題がある。
発明の構成
問題点を解決するための手段
本発明のデータ処理装置は、内蔵のクロック発振器から
供給されるクロック信号を計数する計数器と、外部から
供給される起動信号に同期してこの計数器の計数値を所
定の時間間隔で保持する第1、第2の保持回路と、これ
ら第1.第2の保持回路の内容を比較し、この比較結果
をクロック停止の有無を表示する信号として出力する比
較器とを有するクロック停止検出部を備え、クロック信
号停止の有無を制御部を介することなく直接、正確に検
出できるように構成されている。
供給されるクロック信号を計数する計数器と、外部から
供給される起動信号に同期してこの計数器の計数値を所
定の時間間隔で保持する第1、第2の保持回路と、これ
ら第1.第2の保持回路の内容を比較し、この比較結果
をクロック停止の有無を表示する信号として出力する比
較器とを有するクロック停止検出部を備え、クロック信
号停止の有無を制御部を介することなく直接、正確に検
出できるように構成されている。
以下、本発明の作用を実施例と共に詳細に説明する。
実施例
第1図は、本発明の一実施例のデータ処理装置の構成を
示すブロック図である。
示すブロック図である。
このデータ処理装置は、クロック発振器20とこのクロ
ック発振器20から供給されるクロック信号に同期して
動作する制御部10の他に、クロック停止検出部30を
備えている。
ック発振器20から供給されるクロック信号に同期して
動作する制御部10の他に、クロック停止検出部30を
備えている。
クロック停止検出部30は、カウンタ31、第1のレジ
スタ32、第2のレジスタ33、遅延器34及び比較器
35を儒え、外部からの起動信号を入力端子INに受け
て、クロック停止の有無を示す2値信号を出力端子OU
Tに出力する。
スタ32、第2のレジスタ33、遅延器34及び比較器
35を儒え、外部からの起動信号を入力端子INに受け
て、クロック停止の有無を示す2値信号を出力端子OU
Tに出力する。
すなわち、カウンタ31は、クロック発振器20から制
御部10に供給されるクロック信号CKの個数をカウン
トしてn(≧2)ビットのカウント値を作成すると共に
、このカウント値が所定の最大値に達するとオバーフロ
ーして所定の初期値に復帰するというクロック信号のカ
ウント動作を繰り返す。
御部10に供給されるクロック信号CKの個数をカウン
トしてn(≧2)ビットのカウント値を作成すると共に
、このカウント値が所定の最大値に達するとオバーフロ
ーして所定の初期値に復帰するというクロック信号のカ
ウント動作を繰り返す。
第1のレジスタ32は、操作卓や上位装置や監視用プロ
セッサなどに連なる入力端子IN上に起動信号が出現す
ると、直ちにカウンタ31のカラント値を保持する。一
方、第2のレジスタ32は、入力端子IN上に起動信号
が出現してから遅延器34に設定された所定の時間だけ
遅れてカウンタ31のカウト稙を保持する。比較器35
は、第2のレジスタ33によるカウント値の保持が終了
すると直ちに、両レジスタ32.33のカウント値を比
較し、この比較結果を出力端子OUTに出力する。
セッサなどに連なる入力端子IN上に起動信号が出現す
ると、直ちにカウンタ31のカラント値を保持する。一
方、第2のレジスタ32は、入力端子IN上に起動信号
が出現してから遅延器34に設定された所定の時間だけ
遅れてカウンタ31のカウト稙を保持する。比較器35
は、第2のレジスタ33によるカウント値の保持が終了
すると直ちに、両レジスタ32.33のカウント値を比
較し、この比較結果を出力端子OUTに出力する。
クロック発振器20が正常に動作しており、従ってカウ
ンタ31のカウント値が所定周期のクロック信号GKに
よって所定速度で歩進され続けていれば、第1.第2の
レジスタ32.33の内容は異なるものとなる。この場
合、比較器35は、クロック信号が停止していない旨を
表示する比較不一致信号を操作卓や上位装置や監視プロ
セッサなどに連なる出力端子OUT上に出力する。これ
に対して、クロック発振器20が停止しており、従って
カウンタ31の歩進が停止していれば、第1、第2のレ
ジスタ32.33の内容は同一となる。この場合、比較
器35は、クロックが停止しく6) ている旨を表示する比較一致信号を出力端子OUT上に
出力する。
ンタ31のカウント値が所定周期のクロック信号GKに
よって所定速度で歩進され続けていれば、第1.第2の
レジスタ32.33の内容は異なるものとなる。この場
合、比較器35は、クロック信号が停止していない旨を
表示する比較不一致信号を操作卓や上位装置や監視プロ
セッサなどに連なる出力端子OUT上に出力する。これ
に対して、クロック発振器20が停止しており、従って
カウンタ31の歩進が停止していれば、第1、第2のレ
ジスタ32.33の内容は同一となる。この場合、比較
器35は、クロックが停止しく6) ている旨を表示する比較一致信号を出力端子OUT上に
出力する。
遅延器34で付与する遅延時間は、監視対象のクロック
信号CKの1周期よりは長いがカウンタ31のオバーフ
ロー周期よりは短い適宜な値が選択される。
信号CKの1周期よりは長いがカウンタ31のオバーフ
ロー周期よりは短い適宜な値が選択される。
発明の効果
以上詳細に説明したように、本発明のデータ処理装置は
、内蔵のクロック発振器から供給されるクロック信号を
計数し、外部から供給される起動信号に同期して所定の
時間間隔で保持した計数値どうしを比較し、比較結果に
応じてクロック停止の有無を表示するという制御部を介
在させない構成であるから、制御部の異常動作の影響や
誤検出などを伴わずにクロック停止の有無を直接的にか
つ正確に装置外部から検出できるという効果が奏される
。
、内蔵のクロック発振器から供給されるクロック信号を
計数し、外部から供給される起動信号に同期して所定の
時間間隔で保持した計数値どうしを比較し、比較結果に
応じてクロック停止の有無を表示するという制御部を介
在させない構成であるから、制御部の異常動作の影響や
誤検出などを伴わずにクロック停止の有無を直接的にか
つ正確に装置外部から検出できるという効果が奏される
。
第1図は、本発明の一実施例のデータ処理装置の構成を
示すブロック図である。 10・・・制御部、20・・・クロック発振器、30・
・・クロック停止検出部、31・・・カウンタ、32・
・・第1のレジスタ、33・・・第2のレジスタ、34
・・・遅延器、35・・・比較器。IN・・・外部から
の起動信号の入力端子、OUT・・・クロック停止の有
無を表示する信号の出力端子。
示すブロック図である。 10・・・制御部、20・・・クロック発振器、30・
・・クロック停止検出部、31・・・カウンタ、32・
・・第1のレジスタ、33・・・第2のレジスタ、34
・・・遅延器、35・・・比較器。IN・・・外部から
の起動信号の入力端子、OUT・・・クロック停止の有
無を表示する信号の出力端子。
Claims (1)
- 【特許請求の範囲】 内蔵のクロック発振器と、これから供給されるクロック
信号に同期して動作するデータ処理部とを備えたデータ
処理装置において、 前記クロック発振器から供給されるクロック信号を計数
する計数器と、 外部から供給される起動信号に同期して前記計数器の計
数値を所定の時間間隔で保持する第1、第2の保持回路
と、 これら第1、第2の保持回路の内容を比較し、この比較
結果をクロック停止の有無を表示する信号として出力す
る比較器とを有するクロック停止検出部を備えたことを
特徴とするデータ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62075262A JPS63241622A (ja) | 1987-03-28 | 1987-03-28 | デ−タ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62075262A JPS63241622A (ja) | 1987-03-28 | 1987-03-28 | デ−タ処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63241622A true JPS63241622A (ja) | 1988-10-06 |
Family
ID=13571129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62075262A Pending JPS63241622A (ja) | 1987-03-28 | 1987-03-28 | デ−タ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63241622A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008191803A (ja) * | 2007-02-02 | 2008-08-21 | Fujitsu Ltd | タイマ回路の障害監視装置 |
-
1987
- 1987-03-28 JP JP62075262A patent/JPS63241622A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008191803A (ja) * | 2007-02-02 | 2008-08-21 | Fujitsu Ltd | タイマ回路の障害監視装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4566111A (en) | Watchdog timer | |
US4405982A (en) | Arrangement for monitoring the function of a programmable electronic switching circuit | |
JPH0210847A (ja) | 集積回路チップの動作速度を測定する方法およびその装置 | |
US4130240A (en) | Dynamic error location | |
JPS63241622A (ja) | デ−タ処理装置 | |
JP2711111B2 (ja) | データ処理装置、計測方法及び制御方法 | |
JP2000009767A (ja) | 発振手段からの発振周波数の異常検出回路 | |
JPH04106637A (ja) | ストール検出回路 | |
JPH0426738B2 (ja) | ||
SU1142836A1 (ru) | Устройство дл обработки прерываний | |
JP2698431B2 (ja) | タイムアウト検出装置 | |
SU1474655A2 (ru) | Устройство дл контрол времени выполнени программы | |
JPH06195245A (ja) | 監視タイマ装置 | |
JPH0637741A (ja) | 同期伝送装置 | |
JPH02259845A (ja) | プロセッサ | |
SU881678A1 (ru) | Устройство дл контрол терминалов | |
JPS6379444A (ja) | シリアルデ−タ受信装置 | |
JPH01175046A (ja) | 動作履歴記憶装置 | |
JPH01243141A (ja) | 情報処理装置 | |
JPH05333956A (ja) | タイマ回路 | |
JPH06131209A (ja) | 擬似エラー発生方式 | |
JPH02150942A (ja) | バス異常検出回路 | |
JPS5827559B2 (ja) | コウツウシンゴウセイギヨソウチノ イジヨウカンシカイロ | |
JPH04336651A (ja) | 磁気ディスク制御装置のコマンドオーバーラン検出回路 | |
JPH0561735A (ja) | 障害情報保存方式 |