JPH02150942A - バス異常検出回路 - Google Patents

バス異常検出回路

Info

Publication number
JPH02150942A
JPH02150942A JP63304696A JP30469688A JPH02150942A JP H02150942 A JPH02150942 A JP H02150942A JP 63304696 A JP63304696 A JP 63304696A JP 30469688 A JP30469688 A JP 30469688A JP H02150942 A JPH02150942 A JP H02150942A
Authority
JP
Japan
Prior art keywords
bus
instruction
time
signal
abnormality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63304696A
Other languages
English (en)
Inventor
Toshio Suzuki
敏夫 鈴木
Satoru Morino
森野 悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP63304696A priority Critical patent/JPH02150942A/ja
Publication of JPH02150942A publication Critical patent/JPH02150942A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 1度欠ヱ 本発明バス異常検出回路に関し、特にメモリアクセス命
令や入出力装置(Ilo)アクセス命令の実行時間が異
常に長い場合、またバス要求に対してバス獲得が異常に
長い時間実現できない場合等のバス異常を検出するバス
異常検出回路に関する。
良未韮」 従来、この種のバス異常検出回路はバス要求信号を出力
する論理回路パッケージ上に設けられており、この論理
回路パッケージから出力されるメモリアクセス命令やI
10アクセス命令の実行時間が異常に長くなることを検
出するだけの機能となっている。
上述した従来の異常検出回路にはバス要求信号が有効と
なってから、バス獲得されるまでの時間についての異常
検出機能がないので、一定・周期でデータ転送を実行し
ないと、I10デバイスとのデータ送受信が異常となる
ファイル装置等の制御パッケージにおいては、制御パッ
ケージ内の故障によって一定周期内にバス要求が出力さ
れないためにデータ転送が実行出来ないのか、バス要求
信号は一定周期内に出力されたか、バスWL得か一定周
期内で実現出来なかったためにデータ転送が実行出来な
いのか、区別出来ない、よって障害発生時に、バス異常
と制御パッケージ異常との切り分けが不可能であるとい
う欠点がある。
また、バス獲得中に実行されるメモリアクセス命令また
はI10アクセス命令に対する応答信号が返って来ない
場合には、バスは上記命令の実行が継続されるため、他
のバス要求者にとっては、永久にバス獲得が出来ないバ
ス異常状態となってしまう、よって、上記応答信号を返
さない制御パッケージ等を切離して、バスを有するシス
テムの縮退運転を実行することや、応答Cハ号を返さな
い状況に陥った原因を解析するために、メモリダンプに
より、メモリ情報を採取しようとする際に、バスを使用
して出力デバイスに対しメモリ情報のデータ転送を実行
することが不可能となる欠点がある。
発明の目的 そこで、本発明はこの様な従来のものの欠点を解決すべ
くなされたものであって、その目的とするところは、バ
ス異常状態を検出して早急に異常対応か可能なバス異常
検出回路を提供することにある。
九匪座1式 本発明によるバス異常検出回路は、バス要求信号が有効
となってからバス獲得までの時間を計測するタイマカウ
ンタ手段と、この計測時間が予め定められた所定時間に
達したときにバス異常検出をなす異常検出手段とを含む
ことを特徴とする。
本発明の111丸のバス異常検出回路は、バス要求信号
に応答してバス使用権が獲得されている期間中を示すバ
ス獲得中表示手段と、このバス獲得中に実行されるメモ
リアクセス命令や入出力装置アクセス命令が有効となっ
ている時間を計測する命令実行タイマカウンタ手段と、
この計測時間が予め定められた所定時間に達したときに
、前記実行中の命令に対応する応答信号を強制的に発生
して前記命令の実行を強制的に終了させる応答信号発生
手段とを含むことを特徴とする。
i腹頂 以下に本発明の実施例について図面を用いて詳細に説明
する。
第1図は本発明の一実施例を示すブロック図である0本
実施例では、バス要求信号1〜3(BItEQO〜2)
を3本としており、負論理信号である。
バス獲得中フリップフロップ(以下、FFと略す)24
は3個のDタイプFFから構成されており、バス要求信
号1〜3及びIEEE796仕様におけるプライオリテ
ィ信号4〜6(BPRNO〜2)をそれぞれ入力とする
。3つのノアゲート16〜18の出力を入力とし、IE
EE79G仕様における負論理のバスビジー信号7(B
uSY)と負論理のバスクロック信号8(BCLに)と
を入力とするナントゲート19の出力をクロック入力と
して、クロック入力の立上がりエツジでセットされる。
バス獲得待ちタイマカウンタ21〜23は、それぞれデ
ータバス41(Do〜7)上の任意の8とットデータを
書込み信号37〜39(SETO〜2)によってカウン
ト値としてセットされ、バス要求信号1〜3及びFF2
4の各出力をそれぞれの入力とする3つのノアゲート1
3〜15の出力信号のオン状態(“H″”レベル)をタ
イマカウントする。そして、カウント値が予めセットさ
れたカウント値と一致した場合には、バス獲得待ち時間
異常FF29〜31のクロック入力に対して正のパルス
を出力する。
バス獲得待ち時間異常FF29〜31はバス獲得待ちタ
イマカウンタ21〜23から出力される正のパルスの立
上がりエツジでバス要求信号を出すが、一定時間内にバ
スが獲得出来ない場合には、転送データ異常が発生した
ことを示すDLO〜2信号を出力する。
命令実行タイマカウンタ25はデータバス41上の任意
の8とットデータを書込み信号40(SET3)によっ
てカウント値としてセットされ、IEEE796仕様に
おけるメモリアクセス命令9 (HI4TC) 。
10 (HRDC)及びI10アクセス命令11 (l
0WC)12 (IORC)を入力とする4人力ナント
ゲート20の出力信号のオン状態(“トビレベル)をタ
イマカウントする。そして、このカウント値が予めセッ
トされたカウント値と一致1−た場合には、命令実行時
間異常FF26のクロック入力及びR−SタイプFF2
7のR入力に対して正のパルスを出力する。
命令実行時間異常FF26は3個のDタイプFFから構
成されており、バス獲得中FF24のそれぞれの出力を
入力とし、命令実行タイマカウンタ25から出力される
正のパルスの立上がりエツジでセットされる。そして、
メモリアクセス命令又はI10アクセス命令が一定時間
内で終了しなかったことを示すバスタイムアウト信号3
2〜34(BTO〜2)を出力する。
FF27は命令時間タイマウンタ25からの正のパルス
によってリセットされ、4人力ナンドゲート20の出力
がインバータ42によって反転された信号がオン状態(
″H″レベル)になるとセットされるR−SタイプFF
である。このFF27の出力信号は1EEE796仕様
における命令応答信号35(XACに)を出力する3ス
テートドライバ28のイネーブル信号となる。
次に、第2図のタイミングチャートにもとづき本発明の
実施例の動作を詳細に説明する。まずバス要求信号1に
よりバスが使用されており、メモリアクセス命令10が
実行されているものとする。
続いてバス要求信号2及び3が有効となり、バス獲得中
FF24のTl、T2とそれぞれ条件がとられ、ノアゲ
ート14及び15の出力が有効となるが、バス要求信号
1がメモリアクセス命令10の実行とバス使用を終了し
て無効となり、バス使用中を示すとジー信号7が無効と
なると、ナントゲート19に正のパルスが生成され、第
2図のタイミング51でバス獲得中FF24のTOが無
効、T1が有効となり、ノアゲート14の出力は無効と
なる。
ここで、バス獲得中FF24のT1が有効となるのは、
バス使用優先権5が有効となっているからであり、バス
要求信号3も有効となっているが、バス使用権6が無効
となっているため、バス獲得中FF24のT2は無効の
ままである。
次に、バス使用権を獲得なバス要求信号2は■10アク
セス命令12を実行開始するが、このI10アクセス命
令12に対する応答信号35が命令実行対象となるバス
上の制御パッケージから返って来ないため、命令実行タ
イマカウンタ25に予めセットされた時間TBTQ(5
2)に対し、命令実行タイマカウンタ25の4人力ナン
ドゲート20の出力、すなわちI10アクセス命令12
が有効となっている時間の計測時間が越えると、命令実
行時間異常FF26の1゛1出力であるBTI(33)
が有効となり、バス要求信号2によるI10アクセス命
令が時間TBTO(52)経過しても命令応答信号が返
って来なかったことを示すことになる。
また、BTI (33)が有効となるのと同時に、命令
実行対象の制御パッケージが返って来ない応答信号のか
わりに、I10アクセス命令を終了させるための応答信
号35が、FF27の出力から強制的に発生されるイネ
ーブル信号により3ステートドライバ28により送出さ
れるのである。この間、バス要求信号3はバス使用をバ
ス要求信号2によるバス使用により待たされており、バ
ス獲得待ちタイマカウンタ23に予めセットされた時間
TDL2(53)に対し、バス獲得待ちタイマカウンタ
23のノアゲート15の出力が有効となっている計測時
間が越えると、バス獲得待ち時間異常FF31の出力で
あるDL2が有効となり、バス要求信号3が時間TO1
,2(53)経過してもバス使用出来なかったことを示
すことになる。
この様に、バス要求信号が有効となってから、実際にバ
ス獲得されるまでの時間にっての監視機能を持たせるこ
とにより、一定周期でデータ転送を実行しないと、転送
データ異常となるファイル装置等の制御パッケージにお
ける、転送データ異常の発生時、制御パッケージ内の故
障によるものか、バス要求信号は出したが、バスが一定
周期内で獲得出来なかったためによるものかを、区別出
来ることになる。
また、メモリアクセス命令又はI10アクセス命令に対
する応答信号が一定時間内に命令対象パッケージから返
って来ない場合、命令対象パッケージのかわりに応答信
号を返すことにより、上記命令に対する応答信号が返っ
て来ない場合に発生する、バスの応答(r3号待ちであ
るバスクロック状態を回避出来ることにもなる。
九匪五皇り 蒸上の如く、本発明によれば、バス異常状態を正確に検
出することができるので、その後のシステムにおける対
応を早急に適確に行うことが可能となるという効果があ
る。
【図面の簡単な説明】
第1図は本発明の実施例のシステムブロック図、第2図
は本発明の実施例のブロックの動作を示すタイムチャー
トである。 主要部分の符号の説明 21〜23・・・・・・バス獲得待ちタイマカウンタ2
4・・・・・・バス獲得中フリップフロップ25・・・
・・・命令実行タイマカウンタ26・・・・・・命令実
行時間異常フリップフロップ 27・・・・・・フリップフロップ 29〜31・・・・・・バス獲得待ち時間異常フリップ
フロップ 出願人 日本電気株式会社(外1名)

Claims (2)

    【特許請求の範囲】
  1. (1)バス要求信号が有効となってからバス獲得までの
    時間を計測するタイマカウンタ手段と、この計測時間が
    予め定められた所定時間に達したときにバス異常検出を
    なす異常検出手段とを含むことを特徴とするバス異常検
    出回路。
  2. (2)バス要求信号に応答してバス使用権が獲得されて
    いる期間中を示すバス獲得中表示手段と、このバス獲得
    中に実行されるメモリアクセス命令や入出力装置アクセ
    ス命令が有効となっている時間を計測する命令実行タイ
    マカウンタ手段と、この計測時間が予め定められた所定
    時間に達したときに、前記実行中の命令に対応する応答
    信号を強制的に発生して前記命令の実行を強制的に終了
    させる応答信号発生手段とを含むことを特徴とするバス
    異常検出回路。
JP63304696A 1988-12-01 1988-12-01 バス異常検出回路 Pending JPH02150942A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63304696A JPH02150942A (ja) 1988-12-01 1988-12-01 バス異常検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63304696A JPH02150942A (ja) 1988-12-01 1988-12-01 バス異常検出回路

Publications (1)

Publication Number Publication Date
JPH02150942A true JPH02150942A (ja) 1990-06-11

Family

ID=17936118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63304696A Pending JPH02150942A (ja) 1988-12-01 1988-12-01 バス異常検出回路

Country Status (1)

Country Link
JP (1) JPH02150942A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04156651A (ja) * 1990-10-19 1992-05-29 Nec Corp スモール・コンピュータ・システム・インタフェースのバス制御装置
JPH0512143A (ja) * 1991-07-05 1993-01-22 Fujitsu Ltd 複流バスにおける障害検出方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04156651A (ja) * 1990-10-19 1992-05-29 Nec Corp スモール・コンピュータ・システム・インタフェースのバス制御装置
JPH0512143A (ja) * 1991-07-05 1993-01-22 Fujitsu Ltd 複流バスにおける障害検出方式

Similar Documents

Publication Publication Date Title
US5944840A (en) Continuous monitor for interrupt latency in real time systems
US4072852A (en) Digital computer monitoring and restart circuit
US6292910B1 (en) Method and apparatus for detecting a bus deadlock in an electronic system
JPH0743653B2 (ja) 割込みコントローラ
US5138709A (en) Spurious interrupt monitor
US6321289B1 (en) Apparatus for automatically notifying operating system level applications of the occurrence of system management events
US6463492B1 (en) Technique to automatically notify an operating system level application of a system management event
JPH02150942A (ja) バス異常検出回路
JPH0793056A (ja) リセット信号検知方法及び装置
JPS6218939B2 (ja)
JPH06187256A (ja) バストレース機構
JPS6051141B2 (ja) プログラム暴走検出方式
JPS5855535B2 (ja) 車両用マルチコンピユ−タ装置
JP2592525B2 (ja) 共通バスシステムの異常検出回路
JP3093374B2 (ja) 割り込みコントローラ
JPH0346853B2 (ja)
JPS6033474Y2 (ja) コンピュ−タ異常検出回路
JPH0150866B2 (ja)
JPS61267144A (ja) プログラム異常検出方式
JP2557785Y2 (ja) シングルチップマイクロコンピュータ
JPH0149975B2 (ja)
JPH07260845A (ja) パルス周期計測回路
JPH03233738A (ja) プログラム暴走監視方式
JPS6128146B2 (ja)
JPS5935250A (ja) プログラム制御装置