JPH0150866B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はパルス周期測定方法に関し、特にマイ
クロコンピユータを用いて複数種の入力パルス信
号に対する周期測定が行なえるパルス周期測定方
法に関するものである。

背影技術 近年、マイクロコンピユータの急速な発達に伴
なつて、各種装置の制御部に、マイクロコンピユ
ータが用いられている。この場合、マイクロコン
ピユータを用いた装置に於いては、各種センサか
ら供給されるパルス信号を入力として各種の制御
を実行するわけであるが、入力パルス信号はその
周期によつて回転速度等の各種情報を表わしてい
る場合が多い。従つて、マイクロコンピユータを
用いて各種の入力パルス信号を扱うに際しては、
まずパルス信号の周期を検出する必要がある。

第１図は従来一般に用いられているマイクロコ
ンピユータを用いたパルス周期測定方法の一例を
示す回路図である。同図に於いて１は図示しない
例えば回転センサから供給される車速をパルス周
期とする入力パルス信号Ａをわずかに遅延して出
力するデイレイ回路、２はクロツクパルス発振回
路３から発生されるクロツクパルスCPを計数す
るカウンタであつて、デイレイ回路１の出力信号
A′によつてリセツトされる。４はラツチ回路で
あつて、入力パルス信号Ａの供給時にカウンタ２
の計数値を保持する。５はマイクロコンピユータ
であつて、インタラプトポートに入力パル
ス信号Ａが供給された時に割込みモードとなつて
ラツチ回路４の計数出力信号を入力ポートINを
介して取り込む。

この様に構成されたパルス周期測定回路に於い
て、図示しない回転センサから第１図に示す入力
パルス信号Ａが供給されると、デイレイ回路１は
この入力パルス信号Ａをわずかに遅延させたパル
ス信号A′をカウンタ２のリセツト入力端に供給
してカウンタ２をリセツトさせる。従つて、クロ
ツク発振回路３から発生されるクロツクパルス
CPを順次計数するカウンタ２は、パルス信号
A′が供給される毎にリセツトされて入力パルス
信号Ａの各周期間に於けるクロツクパルスCPの
発生数を計数して出力することになる。

一方、ラツチ回路４は入力パルス信号Ａによつ
てラツチ制御されるわけであるが、このラツチ回
路４のラツチタイミングはカウンタ２のリセツト
タイミングの直前であるために、入力パルス信号
Ａの１周期間に於けるクロツクパルスの計数値が
ラツチ回路４に保持されることになる。また、入
力パルス信号Ａはマイクロコンピユータ５のイン
タラプトポートに割り込み信号として供給
されることから、このマイクロコンピユータ５が
割り込みモードとなつてラツチ回路４の出力デー
タを入力ポートINを介して取り込む。そして、
このマイクロコンピユータ５は、取り込まれたデ
ータに予め定められているクロツクパルスCPの
周期を乗算することによつて、入力パルス信号Ａ
の周期を求めて出力している。この様な動作を入
力信号Ａの供給毎に実行することによつて、入力
パルス信号Ａの周期が順次測定されるわけであ
る。

しかしながら、上記構成によるパルス周期測定
回路に於いては、１種類の入力パルス信号に対す
る周期測定しか行なうことが出来ず、２種類の入
力パルス信号に対する周期測定を行なう場合に
は、上記回路がもう一組必要になり、これに伴な
つて回路が複雑でかつ高価なものとなつてしま
う。

このような問題を解決するものとしては、第２
図ａ，ｂに示す２種の入力パルス信号Ａ，Ｂをア
ンドゲートを介して取り出した第２図ｃに示すパ
ルス信号ABを第１図に示すパルス周期測定回路
に供給することが考えられる。

しかしながら、ただ単に両入力パルス信号Ａ，
Ｂの論理和を求めて供給すると、両入力パルス信
号Ａ，Ｂが近接している場合に問題が生ずる。つ
まり、第２図ａ，ｂに示す２種の入力パルス信号
Ａ，Ｂの論理和を求めた第２図ｃに示すパルス信
号ABを第１図に示すパルス周期測定回路に供給
して各入力パルス信号Ａ，Ｂの周期を測定する場
合には、入力パルス信号Ａ，Ｂの各立ち上り時点
t₁〜t₆の各時点間に於ける時間を順次測定し、同
一入力パルス信号の立ち上り時点間の測定値を加
算処理することによつて周期を求める必要があ
る。これに対して、両入力パルス信号Ａ，Ｂが時
点t₅，t₆に示す様に近接すると、論理和を求めた
パルス信号ABは、第２図Ｃに時点t₄とt₆間に示
す様に入力パルス信号Ａ，Ｂの“Ｌ”期間が重ね
られた１個の“Ｌ”信号となつてしまう。この結
果、時点t₅部分に於ける立ち上りが消されるため
に、ラツチ回路４は時点t₅に於けるラツチ処理が
行なわれずに時点t₆に於いてラツチされる不都合
が生ずる。また、カウンタ２は時点t₅時点に於け
るリセツト処理を受けなくなるために、時点t₄〜
t₆間のクロツクパルスCPを計数し、この誤つた
計数値が時点t₆に於いてラツチ回路４に保持され
てしまう。この様に、両入力信号Ａ，Ｂが近接し
た状態で発生された場合には、ラツチ回路４に対
するラツチ制御およびカウンタ２に対するリセツ
ト制御が得られなくなるために、周期測定が不能
となつてしまう。

発明の開示 従つて、本発明による目的は、簡単な構成であ
りながら近接して発生される２種の入力パルス信
号に対する周期測定が確実に行なえるパルス周期
測定方法を提供することである。

この様な目的を達成するために本発明は、２種
の入力パルス信号に対する重なり期間に発生され
るクロツクパルスを計数する補助カウンタを設
け、この補助カウンタの計数値を用いて主となる
カウンタの計数値を修正することにより、近接す
る２種入力パルス信号の周期を正確に測定するも
のである。

従つて、この様に構成されたパルス周期測定方
法に於いては、従来のパルス周期測定回路にわず
かな部品を加えるのみで、近接して発生される２
種入力パルス信号の周期を確実に測定することが
出来る優れた効果を有する。

発明を実施するための最良な形態 第３図は本発明によるパルス周期測定方法の一
実施例を示す回路図であつて、第１図と同一部分
は同記号を用いて示してある。同図に於いて６は
入力パルス信号Ａ，Ｂの論理積を求め、その出力
信号ABをデイレイ回路１、ラツチ回路４および
マイクロコンピユータ５のインタラプトポート
INTに供給するアンドゲート、７は入力パルス
信号Ａ，Ｂの論理和を求めるオアゲート、８はワ
ンシヨツトマルチバイブレータ回路であつて、イ
ンバータ９を介して供給されるオアゲート７の出
力信号Ｃによつてトリガされる。そして、このワ
ンシヨツトマルチバイブレータ回路８のセツト出
力端Ｑから発生される出力信号Ｄは、マイクロコ
ンピユータ５の入力ポートP₁₀に供給されるとと
もに、そのパルス幅は入力パルス信号Ａ，Ｂの重
なり期間に対して十分に長くなる様に設定されて
いる。１０は入力パルス信号Ａ，Ｂを入力として
排他的論理和を求せるエクスクルージブオアゲー
ト、１１はエクスクルージブオアゲート１０から
発生される出力信号Ｅとワンシヨツトマルチバイ
ブレータ回路８から発生される出力信号Ｄとの一
致を求めるアンドゲート、１２はクロツク発振回
路３から発生されるクロツクパルスCPとアンド
ゲート１１の出力信号Ｆとの一致を求めるアンド
ゲート、１３は補助カウンタであつて、アンドゲ
ート１２を介して供給されるクロツクパルスを計
数し、この計数値をマイクロコンピユータ５の入
力端INに供給するとともに、マイクロコンピユ
ータ５の出力ポートP₁₁から発生されるリセツト
信号RSにより計数値がリセツトされる。１４，
１５は入力パルス信号Ａ，Ｂをそれぞれ入力とし
て立ち上り部分をわずかに遅延させる立ち上りデ
イレイ回路であつて、その出力信号はマイクロコ
ンピユータ５の入力ポートP₂₀，P₃₀にそれぞれ供
給される。

この様に構成された入力パルス周期測定回路に
於いて、例えば第４図ａ，ｂに示す第１、第２入
力パルス信号Ａ，Ｂが供給されると、この第１、
第２入力パルス信号Ａ，Ｂはアンドゲート回路６
に於いて一致が求められることにより、第４図ｃ
に示す出力信号ABが送出される。そして、この
出力信号Ａ，Ｂは、マイクロコンピユータ５のイ
ンタラプトポートに供給されるとともに、
ラツチ回路４にラツチ制御信号として供給され
る。また、この出力信号ABはデイレイ回路１に
於いてわずかに遅延された後に、カウンタ２にリ
セツト信号として供給される。

ここで、カウンタ２はクロツク発振回路３から
発生されるクロツクパルスCPを計数しており、
デイレイ回路１から出力信号が発生される毎にリ
セツトされて新たな計数を開始する。そして、こ
のカウンタ２のリセツトにわずかに先立つて、カ
ウンタ２のリセツト直前に於ける計数値Ｑがラツ
チ回路４に保持されることになる。そして、カウ
ンタ２は直前の出力信号ABとの間に於けるクロ
ツクパルスCPの数を計数しているために、ラツ
チ回路４には出力信号ABの各パルス間の周期に
応じた値が順次保持されることになる。

一方、オアゲート７は入力パルス信号Ａ，Ｂを
入力することにより、第４図ｄに示す様に両入力
パルス信号Ａ，Ｂの“Ｌ”期間に於ける重なり部
分が出力信号Ｃとして取り出される。そして、こ
の出力信号Ｃは、インバータ９を介してワンシヨ
ツトマルチバイブレータ回路８をトリガするため
に、ワンシヨツトマルチバイブレータ回路８は出
力信号ｃの立ち上り部分に於いてトリガされるこ
とにより、第４図ｅに示す様に予め定められた時
間幅Ｔの出力を発生してマイクロコンピユータ５
の入力ポートP₁₀に両入力パルス信号Ａ，Ｂの
“Ｌ”期間に重なりが生じていることを示す信号
として供給される。この場合、ワンシヨツトマル
チバイブレータ回路８の設定時間Ｔは、両入力パ
ルス信号Ａ，Ｂの“Ｌ”期間に対する最大重なり
期間よりも十分に長くなる様に予め定められてい
る。

次に、エクスクルージブオアゲート１０は両入
力信号Ａ，Ｂを入力とすることにより、不一致部
分を“Ｈ”とする第４図ｆに示す出力信号Ｅが発
生する。そして、この出力信号Ｅは、アンドゲー
ト１１に於いて“Ｌ”期間の重なり発生を示す出
力信号Ｄとの一致が求められることにより、第４
図ｇに示す様に両入力信号Ａ，Ｂの“Ｈ”期間と
“Ｌ”期間の重なり部分、つまり両入力パルス信
号Ａ，Ｂの時間差を示す出力信号Ｆが発生される
ことになる。従つて、この両入力パルス信号Ａ，
Ｂの“Ｌ”期間が重なり合つた場合に於ける時間
差Txが出力信号Ｆによつて求められれば、両入
力パルス信号Ａ，Ｂの重なりによる測定不能部分
が演算処理によつて求められることになる。つま
り、アンドゲート１１の出力信号Ｆは、アンドゲ
ート１２に於いてクロツクパルスCPとの一致が
求められ、その出力が補助カウンタ１３のクロツ
ク入力端CKに供給される。従つて、補助カウン
タ１３は両入力信号Ａ，Ｂの“Ｈ”期間と“Ｌ”
期間の重なり期間Txに発生されるクロツクパル
スCPを計数し、その計数値Qxがマイクロコンピ
ユータ５の入力端子INに供給されて、マイクロ
コンピユータ５に取り込まれると、出力ポート
P₁₁から発生されるリセツト制御信号RSにより補
助カウンタ１３の計数値Qxがクリアされる。従
つて、オアゲート７、ワンシヨツトマルチバイブ
レータ回路８およびインバータ９は両入力信号
Ａ，Ｂの“Ｌ”期間が重なり合つたことを検出す
る重なり検出部１６を構成し、エクスクルージブ
オアゲート１０、アンドゲート１１は両入力信号
Ａ，Ｂの“Ｌ”期間の重なり時に於ける入力信号
Ａ，Ｂ間の時間差を求める時間差検出部１７を構
成していることになる。そして、この時間差検出
部１７の出力信号Ｆの発生期間にクロツク発振回
路３から発生されるクロツクパルスCPが補助カ
ウンタ１３に計数されることになる。

一方、立ち上りデイレイ回路１４，１５は、入
力パルス信号Ａ，Ｂを多少遅延させた後に出力信
号A′，B′としてマイクロコンピユータ５の入力
ポートP₂₀，P₃₀に供給される。

ここで、アンドゲート６の出力信号ABは、マ
イクロコンピユータ５のインタラプトポート
INTに供給されていることから、入力パルス信
号Ａ，Ｂのいずれかあるいは両方が“Ｌ”になる
とマイクロコンピユータ５は割り込み制御が加え
られて割り込みモードとなる。そして、このマイ
クロコンピユータ５が割り込みモードになると、
入力ポートP₂₀，P₃₀の状態を判別することによつ
て、つまり“Ｌ”状態の入力ポートP₂₀，P₃₀を判
別することによつて割り込みが加えられた入力パ
ルス信号の種別を判別する。この様にして入力パ
ルス信号の種別が判別されたならば、この入力パ
ルス信号の種別を入力番号Ｎ、ラツチ回路４の出
力信号が表わす計数値をＱとして内部のメモリに
例えば第５図に示す様に順次書き込まれる。つま
り、メモリは２バイトを１組として片方に入力種
別、他方に計数値Ｑが記憶される。そして、この
メモリは番地00にデータが書き込まれる毎に番地
がシフトされて最も古いデータがオードーフロー
されることにより、最も新しいデータを基準とし
て予め定められた数のデータが常に保持されるこ
とになる。例えば第６図ａ，ｂに示す入力パルス
信号Ａ，Ｂが供給された場合には、第６図ｃに示
す出力信号Ａ，Ｂの各パルス間に於けるクロツク
パルスCPの計数値が保持されるラツチ回路４の
出力値Ｑが入力種別（ＡまたはＢ）とともに第７
図に示す様にメモリに保持されることになる。

このようにしてメモリに保持された各種データ
は、番地の新しい側から隣接する同一入力種別の
計数値Ｑを２個取り出し、その間に於ける計数値
Ｑの総和を求めてクロツクパルスCPの周期を乗
算することによつて周期が求められる。例えば第
６図ａに示す入力パルス信号Ａの周期Toを求め
る場合には、番号01と02に保持されている計数値
Q₁，Q₂の加算値にクロツクパルスCPの周期を乗
算することによつて求められることになり、マイ
クロコンピユータ５はこの様な処理を順次実行し
ながら各入力パルス信号Ａ，Ｂの周期を測定して
出力する。

ここで、上記説明は入力パルス信号Ａ，Ｂの
“Ｌ”期間が互いに重なり合わない場合であるが、
重なり合う場合には第４図ａに示す入力パルス信
号Ａの立ち上り部分がアンドゲート６によつて消
されてしまうために、第４図ａにTxで示す入力
パルス信号Ａ，Ｂ間の周期測定が行なえなくな
る。このために、かかる条件の場合には周期の算
出に特殊な処理が加えられる。以下、第８図に示
すフローチヤートを用いて説明する。

マイクロコンピユータ５は、割り込みモードに
なると第８図に示すステツプS₁に移行してまず入
力ポートP₁₀の状態を判別する。ここで、入力ポ
ートP₁₀に供給されるワンシヨツトマルチバイブ
レータ８の出力信号Ｄが“Ｈ”であれば入力パル
ス信号Ａ，Ｂの“Ｌ”期間が互いに重なり合つて
いることを示している。そして、このステツプS₁
に於ける判別がNOであつた場合には、ステツプ
S₂に移行して入力ポートP₂₀の状態を判別する。
ここで、割り込みがかけられる条件は入力パルス
信号Ａ，Ｂのいずれか、あるいは両方が同時に入
力された場合である。従つて、ステツプS₂に於け
る判断がNOであつた場合には、入力パルス信号
Ｂが入力されたことになり、ステツプS₃に於いて
入力種別としてＢがNoに取り込まれる。また、
ステツプS₂に於ける判別がYESであつた場合に
は、ステツプS₄に於いて入力種別としてＡがNo
に取り込まれる。

次に、ステツプS₅に於いては割り込み状態を判
別しており、割に込みが解かれるとステツプS₆に
移行する。ステツプS₆に於いては、ラツチ回路４
の出力信号Ｌを計数値Q₀として記憶した後にリ
ターンされることにより、通常の重なりが生じな
い状態に於ける各種データのメモリへの取り込み
処理が完了する。

次に、入力パルス信号Ａ，Ｂの“Ｌ”期間が重
なり合つた場合には、ステツプS₁に於ける判断が
YESとなつてステツプS₇に移行する。ステツプ
S₇に於いては入力ポートP₂₀の状態を判別し、判
別結果がNOである場合には入力パルス信号Ｂが
先行していることを表わすために、ステツプS₈に
於いてNo＝Ｂ，N₁＝Ａをセツトする。

また、ステツプS₇に於ける判別がYESであつ
た場合には、ステツプS₉に移行して入力ポート
P₃₀の状態を判別する。そして、このステツプS₉
に於ける判別結果がYESであつた場合には、ス
テツプS₇に戻す処理を繰り返させて入力ポート
P₂₀およびP₃₀のいずれかが“Ｈ”となるのを待
ち、ステツプS₉の判断がNOになるステツプS₁₀
に移行してNo＝Ａ，N₁＝Ｂをセツトする。次に
ステツプS₁₁に於いては割り込みモードの解除を
判別しており、このステツプS₁₁の判別がNOに
なるとステツプS₁₂に移行する。ステツプS₁₂に於
いては、Q₀に補助カウンタ１３の計数値Qxをセ
ツトし、Q₁にＬ−Qxをセツトする。つまり、Q₁
には第４図ａにTxで示す入力パルス信号Ａ，Ｂ
間に発生されるクロツクパルスCPの発生数がＬ
−Qxとして求められて記憶されることになる。

この様にして取り込まれた各入力種別と計数値
は、隣接する同一入力種別の計数値に対する総和
が求められ、これを基にしてクロツクパルスCP
の予め定められた周期との関係に於いて各入力パ
ルス信号Ａ，Ｂの周期がそれぞれ求められる。そ
してこの場合、近年に於いては２個のカウンタ、
ラツチ回路、クロツク発振回路およびデイレイ回
路をも内蔵するマイクロコンピユータが作られて
おり、この様なワンチツプマイクロコンピユータ
を用いた場合には、わずかな回路部品を附加する
のみで良いことになり、より簡略化されたものと
なる。

以上説明した様に、本発明によるパルス周期測
定方式に於いては、簡単な構成でありながら、互
いにその一部が重なり合う状態で保持される２種
の入力パルス信号に対しても、その各周期を確実
に測定することが出来る優れた効果を有する。

【図面の簡単な説明】

第１図は従来のパルス周期測定方式の一例を示
す回路図、第２図ａ〜ｃは２種の入力パルス信号
に対する周期測定の従来例を説明するための波形
図、第３図は本発明によるパルス周期測定方式の
一実施例を示す回路図、第４図ａ〜ｇ、第６図ａ
〜ｃは第３図に示す回路の動作を説明するための
各部動作波形図、第５図、第７図は第３図に示す
マイクロコンピユータのデータ保持状態を示す
図、第８図は第３図に示す回路の動作を示すフロ
ーチヤートである。 １……デイレイ回路、２……カウンタ、３……
クロツク発振回路、４……ラツチ回路、５……マ
イクロコンピユータ、６，１１，１２……アンド
ゲート、７……オアゲート、８……ワンシヨツト
マルチバイブレータ回路、９……インバータ、１
０……エクスクルージブオアゲート、１３……補
助カウンタ、１４，１５……立ち上りデイレイ回
路、１６……重なり検出部、１７……時間差検出
回路。

Claims (1)

【特許請求の範囲】
1. １ 複数種の被測定入力パルス信号に対する論理
   和を求める第１ゲート回路と、クロツクパルスを
   計数するとともに前記第１ゲート回路の出力信号
   をわずかに遅延させた信号によつてリセツトされ
   る主カウンタと、この主カウンタの計数値をその
   リセツト直前に於いて保持するラツチ回路と、前
   記被測定入力パルス信号の重なり発生を検出して
   出力を発生する重なり検出部と、この重なり検出
   部の出力発生時にのみ被測定入力パルス信号の時
   間差に応じたパルスを発生する時間差検出部と、
   この時間差検出部の出力発生期間に於ける前記ク
   ロツクパルスの発生数を計数する補助カウンタ
   と、前記第１ゲート回路の出力信号を割り込み制
   御信号として前記ラツチ回路の出力値および補助
   カウンタの計数値を取り込むマイクロコンピユー
   タとを備え、前記マイクロコンピユータは割り込
   みモード時に於ける被測定入力パルス信号を監視
   することによつて入力パルス信号の種別を判別
   し、この判別された種別と前記ラツチ回路の出力
   信号とを組として順次記憶し、前記重なり検出部
   の出力発生時にはラツチ回路の出力値から補助カ
   ウンタの計数値を減算した値と入力パルス信号の
   種別とを組とし、更に補助カウンタの計数値と入
   力パルス信号の種別とを組として記憶し、この記
   憶されたデータの中から隣接する最も新しい同一
   種別間の計数値総和とクロツクパルス周期から各
   入力パルス信号の周期を演算して出力することを
   特徴とするパルス周期演算方法。