JPH0658386B2 - カウンタ装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、パルス幅を測定するために用いられるカウ
ンタ装置に関する。

〔従来の技術〕

第３図はパルス幅を測定するために従来から用いられて
いるカウンタ装置を示すブロック図である。図におい
て、１はＡＮＤ回路であり、一方入力には被測定パルス
Ａがインバータ２を介し与えられ、他方入力には被測定
パルスＡのパルス幅を測定するためのクロックφが図示
しないクロック源から与えられている。ＡＮＤ回路１は
被測定パルスＡの“Ｈ”に応答して“Ｏ”を出力し、
“Ｌ”に応答して、クロックφを出力する。３はＡＮＤ
回路１からのクロックφをカウントするカウンタであ
る。

次に動作について第４図を用いながら説明する。例とし
て、被測定パルスＡの“Ｌ”レベルのパルス幅を測定す
る場合を考える。インバータ２に第４図に示すような被
測定パルスＡが入力されたとする。被測定パルスＡが
“Ｈ”レベルであるとインバータ２の出力は“Ｏ”とな
り、ＡＮＤ１の出力は“Ｏ”となる。そのためカウンタ
３への入力は“Ｏ”のままなのでカウンタ３はカウント
しない。

次に、被測定パルスＡの“Ｌ”レベルがインバータ２に
入力されると、インバータ２の出力は“１”となり、Ａ
ＮＤ回路１の出力にはクロックφが出力される。ＡＮＤ
回路１の出力に出力されたクロックφはカウンタ３へ入
力される。そして、カウンタ３は、クロックφをカウン
トする。再び被測定パルスＡが“Ｈ”レベルになると、
インバータ２の出力は“Ｏ”となり、ＡＮＤ回路１の出
力は“Ｏ”となりカウンタ３はカウントを止める。この
被測定パルスＡとＡＮＤ回路１の出力の関係を４図に示
す。

このようにして、カウンタ３は、被測定パルスＡが
“Ｌ”レベルの間だけクロックφをカウントしたことに
なり、このカウント値を読み出して、カウントする前の
カウンタ値との差をとることにより、被測定パルスＡの
“Ｌ”レベルの幅を測定することができる。

被測定パルスＡの“Ｈ”レベルの幅を測定する場合は、
被測定パルスＡの極性を反転して、インバータ２の入力
に入力することで、上記“Ｌ”レベルの幅を測定する場
合と同様な動作で、“Ｈ”レベルの幅を測定することが
できる。

〔発明が解決しようとする課題〕

従来のカウンタ装置は以上のように構成されているの
で、被測定パルスＡのパルス幅は、カウンタ３のカウン
ト後とカウント前との差によって求めなければならず、
特にコンピュータによるパルス幅を検出する場合、その
ソフトウェアが複雑になるという問題点があった。ま
た、被測定パルスＡの“Ｌ”レベルの幅を測定するの
か、“Ｈ”レベルの幅を測定するのかを考慮し回路構成
を行わなけれならないという問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、被測定パルスのパルス幅を直読でき、同一の
回路構成で、被測定パルスの“Ｌ”レベルの幅、“Ｈ”
レベルの幅を測定することができるカウンタ装置を得る
ことを目的とする。

〔課題を解決するための手段〕

この発明に係るカウンタ装置は、クロックをカウントす
るカウンタと、前記カウンタのカウント値を保持するレ
ジスタと、被測定パルスの立下りエッジおよび立上りエ
ッジの少なくとも一方に応答してエッジ検出信号を発生
するエッジ検出手段と、前記エッジ検出信号に応答し
て、前記カウンタを初期化するクリア信号を発生するク
リア信号発生手段と、前記エッジ検出信号に応答して前
記カウンタが初期化される直前に前記カウンタのカウン
ト値を前記レジスタに転送するカウント値転送手段とを
備えた構成としている。

〔作用〕

この発明におけるエッジ検出手段は、被測定パルスの立
上りエッジおよび／あるいは立下りエッジに応答してエ
ッジ検出信号を発生し、この信号に応答してクリア信号
発生手段はカウンタを初期化するためのクリア信号を発
生する。カウンタはクリア信号に応答して、すなわち被
測定パルスの立上りエッジおよび／あるいは立下りエッ
ジごとに初期化される。一方、カウント値転送手段は、
カウンタが初期化される直前にカウンタのカウント値を
レジスタに転送する。

〔実施例〕

第１図はこの発明の一実施例を示すブロック図である。
図において、４は被測定パルスＡの立下りあるいは立上
りのエッジを検出するためのエッジ検出回路である。エ
ッジ検出回路４は被測定パルスＡのエッジを検出すると
エッジ検出パルスＢを発生する。

エッジ検出パルスＢは転送信号発生回路５およびクリア
信号発生回路８に与えられる。転送信号発生回路５はエ
ッジ検出パルスＢに応答して、転送パルスＥを発生し、
スイッチ６および転送完了信号発生回路９に与える。転
送信号発生回路５は、例えばエッジ検出パルスＢにより
トリガされるワンショットマルチバイブレータ及びの出
力を遅延させる遅延回路により構成されている。

スイッチ６は転送パルスＥのハイレベル期間中ＯＮし、
クロックφをカウントするカウンタ３のカウント値Ｄを
レジスタ７に転送する。レジスタ７はカウント値Ｄを保
持する。

クリア信号発生回路８はエッジ検出パルスＢに応答し、
カウント値Ｄがレジスタ７に転送された後にカウンタ３
を初期化するためのクリアパルス幅Ｃを発生する。クリ
ア信号発生回路８は、例えばエッジ検出パルスＢにより
トリガされるワンショットマルチバイブレータ及びその
出力を遅延させる遅延回路により構成されている。

転送完了信号発生回路９は、転送パルスＥに応答し、カ
ウンタ３のカウント値Ｄをレジスタ８に転送完了したこ
とを示す転送完了信号Ｆを発生する。

次に第２図を用いながら動作について説明する。第２図
に示すような被測定パルスＡをエッジ検出回路４に入力
する。エッジ検出回路４は、最初の立下りエッジに応答
してエッジ検出信号Ｂを出力する。エッジ検出信号Ｂに
応答してクリア信号発生回路８及び転送信号発生回路５
は各々第２図に示すようなタイミングでクリアパルス
Ｃ，転送パルスＥを発生する。ここで、クリアパルスＣ
のタイミングを転送パルスＥより遅らせているのは、カ
ウンタ３のカウント値Ｄがレジスタ７に転送される前に
カウンタ３が初期化されないようにするためである。な
お、この場合クリアパルスＣ及び転送パルスＥのパルス
幅はクロックφのパルス幅より小さく設定している。

クリアパルスＣのハイレベルの期間において、カウンタ
３で例えば“Ｏ”に初期化されたとする。クロックφは
カウンタ３に常に入力されているので、カウンタ３は初
期化された後、“Ｏ”よりクロックφのカウントを開始
する。この場合、前述したようにクリアパルスＣのパル
ス幅は、クロックφのパルス幅より小さいので、カウン
ト値Ｄには影響を与えていない。そして、パルスＡの最
初の立上りエッジに応答し、エッジ検出回路４はエッジ
検出パルスＢを出力する。転送信号発生回路５はエッジ
検出パルスＢの立下りエッジに応答し、転送パルスＥを
発生する。スイッチ６は転送パルスＥのハイレベル期間
ＯＮし、パルスＡの立下りから立上りまでのカウンタ３
のカウント値Ｄをレジスタ７に転送する。この場合、前
述したように転送パルスＥのパルス幅はクロックφのパ
ルス幅より小さく設定しているので、転送中に、カウン
ト値Ｄが変化することはない。レジスタ７はこのカウン
ト値Ｄを保持する。また、転送完了信号発生回路９は、
転送パルスＥに応答して、転送完了信号Ｆを発生する。
この転送完了信号Ｆが発生したことを確認してレジスタ
７の値を読み出す。その読み出した値は被測定パルスＡ
の立下りから立上りまでの“Ｌ”レベルの幅をそのまま
示している。

また、被測定パルスＡの最初の立上りエッジに応答して
発生したエッジ検出パルスＢに応答して、発生するクリ
アパルスＣにより前述したのと同様にカウンタ３は
“Ｏ”に初期化され、その後“Ｏ”からクロックφのカ
ウントを開始する。そして被測定パルスＡの次の立下り
エッジに応答し、エッジ検出回路４よりエッジ検出信号
Ｂが出力される。このエッジ検出パルスＢに応答して前
述したように、転送パルスＥが発生し、これに応答し、
その時点でのカウンタ３のカウント値Ｄがレジスタ７に
転送され、レジスタ７はこのカウント値Ｄを保持する。
そして、前述したように転送パルスＥに応答し発生する
転送完了信号Ｆの存在を確認して、レジスタ７の値を読
み出す。この読み出した値は、被測定パルスＡの立上り
から立下りまでの“Ｈ”レベルの幅をそのまま示してい
る。

なお、上記実施例では、カウンタ３の初期化を“Ｏ”と
したが、“Ｏ”でなくてもある定めた値に設定すればよ
い。

また、被測定パルスＡのエッジを検出することで“Ｌ”
レベルあるいは“Ｈ”レベルの幅をカウントすることを
説明したが、このエッジ検出を立下りエッジのみあるい
は立上りエッジのみを検出するようにすることで、被測
定パルスＡの立下りから次の立下りまで、あるいは立上
りから次の立上りまで、つまり被測定パルスＡの周期も
全く同様の方法で測定できる。つまり、被測定パルスＡ
の立下りエッジから次の立下りエッジまで、あるいは立
上りエッジから次の立上りエッジまでにおいて、カウン
タ３は初期化された後カウントをするので、レジスタ７
の値を読み出すだけで被測定パルスＡの周期を直読する
ことができる。

また、上記実施例では、転送パルスＥ及びクリアパルス
Ｃのパルス幅をクロックφのパルス幅より小さく設定し
たが、関係が逆である場合には、そのパルス幅内でのク
ロックφのカウント値を考慮し、それに伴う誤差をあら
かじめレジスタ７に初期値として入力しておくことによ
り上記実施例を同様の効果が得られる。

〔発明の効果〕

以上のようにこの発明によれば、被測定パルスの立下り
エッジおよび立上りエッジの少なくとも一方に応答して
エッジ検出信号を発生するエッジ検出手段と、エッジ検
出信号に応答してカウンタを初期化するクリア信号を発
生するクリア信号発生手段と、エッジ検出信号に応答し
てカウンタのカウント値をカウンタが初期化される直前
にレジスタに転送するカウント値転送手段とを設け、レ
ジスタに保持されているカウント値を読み出すことによ
り被測定パルスのパルス幅が直読できるようにしたの
で、特にコンピュータによりパルス幅を検出する場合、
従来に比し、そのソフトウェアが容易となるという効果
がある。また、被測定パルスの“Ｌ”レベルの幅を測定
するのか、“Ｈ”レベルの幅を測定するのかを考慮する
ことなくどちらのレベルの幅も同一の回路構成で自動的
に測定できるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図に示す装置の動作を説明するための波形図、第
３図は従来のカウンタ装置を示す構成図、第４図は第３
図に示すカウンタ装置の動作を説明するための波形図で
ある。 図において、３はカウンタ、４はエッジ検出回路、５は
転送信号発生回路、６は転送スイッチ、７はレジスタ、
８はクリア信号発生回路である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】クロックが与えられ、前記クロックをカウ
   ントするカウンタと、 前記カウンタのカウント値を保持するレジスタと、 被測定パルスが入力され、前記被測定パルスの立上りエ
   ッジおよび立下りエッジの少なくとも１つに応答してエ
   ッジ検出信号を発生するエッジ検出手段と、 前記エッジ検出信号を受け、前記エッジ検出信号に応答
   して、前記カウンタを初期化するクリア信号を発生する
   クリア信号発生手段と、 前記エッジ検出信号を受け、前記エッジ検出信号に応答
   して、前記カウンタが初期化される直前に前記カウンタ
   のカウント値を前記レジスタに転送するカウント値転送
   手段とを備えたカウンタ装置。