JPH01277768A - カウンタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、パルス幅を測定するために用いられるカウ
ンタ装置に関する。

〔従来の技術〕

第３図はパルス幅を測定するために従来から用いられて
いるカウンタ装置を示すブロック図である。図において
、１はＡＮＤ回路であり、一方入力には被測定パルスＡ
がインバータ２を介し与えられ、他方入力には被測定パ
ルスへのパルス幅を測定するためのクロックφが図示し
ないクロック源から与えられている。ＡＮＤ回路１は被
測定パルスＡの“Ｈ”に応答して“０″を出力し、“Ｌ
″に応答して、クロックφを出力する。３はＡＮＤ回路
１からのクロックφをカウントするカウンタである。

次に動作について第４図を用いながら説明する。

例として、被測定パルスＡのＬ　１１レベルのパルス幅
を測定する場合を考える。インバータ２に第４図に示す
ような被測定パルスＡが入力されたとする。被測定パル
スＡが１１　Ｈｌ＋レベルであるとインバータ２の出力
はＯＩＩとなり、ＡＮＤｌの出力は“０゛′となる。そ
のためカウンタ３への入力は“０′°のままなのでカウ
ンタ３はカウントしない。

次に、被測定パルスＡの“°Ｌパレベルがインバータ２
に入力されると、インバータ２の出力は“１ｎとなり、
ＡＮＤ回路１の出力にはクロックφが出力される。ＡＮ
Ｄ回路１の出力に出力されたクロックφはカウンタ３へ
入力される。そして、カウンタ３は、クロックφをカウ
ントする。再び被測定パルス△が“ＨＩＴレベルになる
と、インバータ２の出力は“ＯＩＩとなり、ＡＮＤ回路
１の出力は“０″となりカウンタ３はカウントを止める
。

この被測定パルスＡとＡＮＤ回路１の出力の関係を４図
に示す。

このようにしで、カウンタ３は、被測定パルスＡが“し
”レベルの間だけクロックφをカウントしたことになり
、このカウント値を読み出して、カウントする前のカウ
ンタ埴との差をとることにより、被測定パルスＡの゛Ｌ
″Ｌｏルの幅を測定することができる。

被測定パルスへの゛Ｈ″レベルの幅を測定する場合は、
被測定パルスＡの極性を反転して、インバータ２の入力
に入力することで、上記ＩＩ　Ｌ　Ｉ＋レベルの幅を測
定する場合と同様な動作で、＃　Ｈ１１レベルの幅を測
定することができる。

〔発明が解決しようとする課題〕

従来のカウンタ装置は以上のように構成されているので
、被測定パルスへのパルス幅は、カウンタ３の力１クン
ト後とカウント面との差によって求めなければならず、
特にコンピュータによりパルス幅を検出する場合、その
ソフトウェアがｍｌになるという問題点があった。また
、被測定パルスへの°゛Ｌ″Ｌ″レベル測定するのか、
“ト（″レベルの幅を測定するのかを考慮し回路構成を
行わなけれならないという問題点があった。

この発明は上記のような問題点を解決するためになされ
たらので、被測定パルスのパルス幅を直読でき、同一の
回路構成で、被測定パルスの“Ｌｏ。

レベルの幅、“ト１″レベルの幅を測定することができ
るカウンタ装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るカウンタ装置は、りＯツクをカウントす
るカウンタと、前記カウンタのカウント値を保持するレ
ジスタと、被測定パルスの立上りエツジおよび立上りエ
ツジの少なくとも一方に応答してエツジ検出信号を発生
するエツジ検出手段と、前記エツジ検出ｅ号に応答して
、前記カウンタを初期化するクリア信号を発生するクリ
ア信号発生手段と、前記エツジ検出信号に応答して前記
カウンタが初期化される直前に前記カウンタのカウント
値を前記レジスタに転送するカウント値転送手段とを備
えた構成としている。

〔作用〕

この発明におけるエツジ検出手段は、被測定パルスの立
上りエツジおよび／あるいは立下りエツジに応答してエ
ツジ検出信号を発生し、この信号に応答してクリア信号
発生手段はカウンタを初期化するためのクリア信号を発
生する。カウンタはクリア信号に応答して、すなわち被
測定パルスの立上りエツジおよび／あるいは立下りエツ
ジごとに初期化される。一方、カウント値転送手段は、
カウンタが初期化される直前にカウンタのカウント値を
レジスタに転送する。

〔実施例〕

第１図はこの発明の一実施例を示すブロック図である。

図において、４は被測定パルスＡの立下りあるいは立上
りのエツジを検出するためのエツジ検出回路である。エ
ツジ検出回路４は被測定パルスＡのエツジを検出すると
エツジ検出パルスＢを発生する。

エツジ検出パルス８は転送信号発生回路５およびクリア
信号発生回路８に与えられる。゛転送信号発生回路５は
エツジ検出パルスＢに応答して、転送パルスＥを発生し
、スイッチ６および転送完了信号発生回路９に与える。

転送信号発生回路５は、例えばエツジ検出パルスＢによ
りトリガされるワンショットマルチバイブレータ及びそ
の出力を遅延させる遅延回路により構成されている。

スイッチ６、は転送パルスＥのハイレベル期間中ＯＮし
、クロックφをカウントするカウンタ３のカウント値り
をレジスタ７に転送する。レジスタ７はカウント値りを
保持する。

クリア信号発生回路８はエツジ検出パルスＢに応答し、
カウント値りがレジスタ７に転送された後にカウンタ３
を初期化するためのクリアパルスＣを発生する。クリア
信号発生回路８は、例えばエツジ検出パルスＢによりト
リガされるワンショットマルチバイブレータ及びその出
力を遅延させる遅延回路により構成されている。

転送完了信号発生回路９は、転送パルスＥに応答し、カ
ウンタ３のカウント値りをレジスタ８に転送完了したこ
とを示す転送完了信号Ｆを発生する。

次に第２図を用いながら動作について説明する。

第２図に示すような被測定パルスＡをエツジ検出回路４
に入力する。エツジ検出回路４は、最初の立下りエツジ
に応答してエツジ検出信号Ｂを出力する。エツジ検出信
号Ｂに応答しクリア信号発生回路８及び転送信号発生回
路５は各々第２図に示寸ようなタイミングでクリアパル
スＣ１転送パルスＥを発生ずる。ここで、クリアパルス
Ｃのタイミングを転送パルスＥのパルス幅分遅らせてい
るのは、カウンタ３のカウント値りがレジスタ７に転送
される前にカウンタ３が初期化されないにうにするため
である。なお、この場合クリアパルスＣ及び転送パルス
Ｅのパルス幅はクロックφのパルス幅より小さく設定し
ている。

クリアパルスＣのハイレベルの期間において、カウンタ
３が例えば°゛０”に初期化されたとする。

り［１ツクφはカウンタ３に常に入力されているので、
カウンタ３は初期化された後、ＩＩ　ＯＰ＋よりクロッ
クφのカウントを開始する。この場合、前述したように
クリアパルスＣのパルス幅は、クロックφのパルス幅よ
り小さいので、カウント値りにはＦＥＷを与えていない
。そして、パルスＡの最初の立上りエツジに応答し、エ
ツジ検出回路４はエツジ検、出パルスＢを出力する。転
送信号発生回路５はエツジ検出パルスＢの立下りエツジ
に応答し、転送パルスＥを発生する。スイッチ６は転送
パルスＥのハイレベル期間ＯＮＬ、パルスＡの立下りか
ら立上りまでのカウンタ３のカウント値りをレジスタ７
に転送する。この場合、前述したように転送パルスＥの
パルス幅はクロックφのパルス幅より小さく設定してい
るので、転送中に、カウント値りが変化することはない
。レジスタ７は゛このカウント値りを保持する。また、
転送完了信号発生回路９は、転送パルスＥに応答して、
転送完了信Ｐ３　Ｆを発生する。この転送完了信号Ｆが
発生したことを確認してレジスタ７の値を読み出す。そ
の読み出した値は被測定パルスＡの立下りから立上りま
での“Ｌ　ＩＩレベルの幅をそのまま示している。

また、被測定パルスＡの最初の立上りエツジに応答して
発生したエツジ検出パルスＢに応答して、発生するクリ
アパルスＣにより前述したのと同様にカウンタ３は°′
Ｏ″に初期化され、その後ＩＩ　ＯＩＩからクロックφ
のカラン１〜を開始する。そして被測定パルスＡの次の
立下りエツジに応答し、エツジ検出回路４よりエツジ検
出信号Ｂが出力される。

このエツジ検出パルスＢに応答して前述したように、転
送パルスＥが発生し、これに応答し、その時点でのカウ
ンタ３のカウント値りがレジスタ７に転送され、レジス
タ７はこのカウント値りを保持する。そして、前述した
ように転送パルスＥに応答し発生する転送完了信号Ｆの
存在を確認して、レジスタ７の値を読み出す。この読み
出した値は、被測定パルスＡの立上りから立下りまでの
“Ｉ−ドルベルの幅をそのまま示している。

なお、上記実施例では、カウンタ３の初期化を“０″と
したが、１１０　ＩＩでなくてもある定めた値に設定す
ればよい。

また、被測定パルスＡのエツジを検出することでＬ”レ
ベルあるいは“１」”レベルの幅をカウントすることを
説明したが、このエツジ検出を立下りエツジのみあるい
は立上りエツジのみを検出するようにすることで、被測
定パルスＡの立下りから次の立下りまで、あるいは立上
りから次の立上りまで、つまり被測定パルスへの周期も
全く同様の方法で測定できる。つまり、被測定パルスＡ
の立下りエツジから次の立下りエツジまで、あるいは立
上りエツジから次の立上りエツジまでにおいて、カウン
タ３は初期化された後カウントをするので、レジスタ７
の値を読み出すだけで被測定パルスＡの周期を直読する
ことができる。

また、上記実施例では、転送パルスＥ及びクリアパルス
Ｃのパルス幅をクロックφのパルス幅より小さく設定し
たが、関係が逆である場合には、そのパルス幅内でのク
ロックφのカウント値を考慮し、それに伴う誤差をあら
かじめレジスタ７に初期値として入力しておくことによ
り上記実施例を同様の効果が得られる。

〔発明の効果〕

以上のようにこの発明によれば、被測定パルスの立下り
エツジおよび立上りエツジの少なくとも一方に応答して
エツジ検出信号を発生するエツジ検出手段と、エツジ検
出信号に応答してカウンタを初期化するクリア信号を発
生するクリア信号発生手段と、エツジ検出信号に応答し
てカウンタのカウント値をカウンタが初期化される直前
にレジスタに転送するカウント値転送手段とを設け、レ
ジスタに保持されているカウント値を読み出すことによ
り被測定パルスのパルス幅が直読できるようにしたので
、特にコンピュータによりパルス幅を検出する場合、従
来に比し、そのソフトウェアが容易となるという効果が
ある。また、被測定パルスのＬ　Ｉ＋レベルの幅を測定
するのか、“Ｈ″レベル幅を測定するのかを考慮するこ
となくどちらのレベルの幅も同一の回路構成で自動釣に
測定できるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図に示す装置の動作を説明するだめの波形図、第
３図は従来のカウンタ装置を示ｔ　ｌｆ４成図、第４図
は第３図に示すカウンタ装置の動作を説明するための波
形図である。 図において、３はカウンタ、４はエツジ検出回路、５は
転送信号発生回路、６は転送スイッチ、７はレジスタ、
８はクリア信号発生回路である。 なお、各図中同一符号は同一または相当部分を示す。 代理人　　　大　　岩　　増　　雄 第１図 ６−−−−転述エスイ・ｙ″ｙ 第２図 第３図 第４図 手続補正書く自発） １、事件の表示　　　特願昭６３−．１０８１１１号２
、発明の名称 力・ンンク装置 ３、補正をする者 代表者　志　岐　守　哉 ４、代理人 ５、補正の対象 明細書の「特許請求の範囲の欄」及び「発明の詳細な説
明の欄」 ６、補正の内容 （１）　　特許請求の範囲を別紙の通り補正する。 （２）　　明細書第５頁第６行の「被測定パルスの立上
り」を、「被測定パルスの立下り」に訂正する。 （３）　　明細書第８頁第４行の「のパルス幅分」を、
Ｕより」に訂正する。 以上 ２、特許請求の範囲 （１）　　クロックが与えられ、前記クロックをカラン
１〜するカウンタと、 前記カウンタのカウント値を保持するレジスタと、 被測定パルスが入力され、前記被測定パルスの立エリエ
ツジおよび立上りエツジの少なくとも１つに応答してエ
ツジ検出信号を発生するエツジ検出手段と、 前記エツジ検出信号を受け、前記エツジ検出信号に応答
して、前記カウンタを初期化するクリア信号を発生する
クリア信号発生手段と、前記エツジ検出信号を受け、前
記エツジ検出信号に応答して、前記カウンタが初期化さ
れる直前に前記カウンタの力「クント値を前記レジスタ
に転送するカウント値転送手段とを備えたカウンタ装置
。

Claims (1)

【特許請求の範囲】
1. （１）クロックが与えられ、前記クロックをカウントす
   るカウンタと、 前記カウンタのカウント値を保持するレジスタと、 被測定パルスが入力され、前記被測定パルスの立上りエ
   ッジおよび立上りエッジの少なくとも１つに応答してエ
   ッジ検出信号を発生するエッジ検出手段と、 前記エッジ検出信号を受け、前記エッジ検出信号に応答
   して、前記カウンタを初期化するクリア信号を発生する
   クリア信号発生手段と、 前記エッジ検出信号を受け、前記エッジ検出信号に応答
   して、前記カウンタが初期化される直前に前記カウンタ
   のカウント値を前記レジスタに転送するカウント値転送
   手段とを備えたカウンタ装置。