JPH0310532A

JPH0310532A - 回線品質診断装置

Info

Publication number: JPH0310532A
Application number: JP14581589A
Authority: JP
Inventors: Takashi Fukada; 隆司深田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-06-08
Filing date: 1989-06-08
Publication date: 1991-01-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明は同期式データ通信装置に係り、特にデータ伝送
を行う回線の品質診断方式に関する。

（従来の技術）従来、この種の装置間を接続する回線の品質を測定する
には、専用の計測器を使用するのが一般的である。従っ
て、回線の品質を測定する際には、端末と回線終端装置
との間に計測器を接続した後、相手側の回線終端装置を
折り返しモードに設定する。しかる後、前記計測器から
所定のパターンデータを相手側に送信し、折り返ってき
たパターンデータを受信して、このパターンデータと前
記送信したパターンデータとを比較し、エラー発生回数
より前記回線のエラーレート等を測定して、前記回線の
品質を診断していた。

しかし、上記のような従来の回線診断を行うには、回線
品質測定用の計測器が必要となるため、この測定器の回
線への接続及び取り外しに手間がかかると共に、前記計
測器の管理等も行わなければならないという不都合があ
った。

（発明が解決しようとする課題）従来の同期式データ通信装置間で使用する回線の品質を
診断するには、専用の計測器を使用しなければならず、
この計測器の回線への接続及び取り外しに手間がかかる
と共に、この計測器の管理等も行わなければならないと
いう欠点があった。

そこで本発明は上記の欠点を除去するもので、回線の品
質診断を専用の計測器を回線に着脱する事なく容易に行
うことができる回線品質診断装置を提供することを目的
としている。

〔発明の構成〕

（課題を解決するための手段）本発明の回線品質診断装置は回線上の同期信号を検出す
る同期信号検出手段と、前記回線上の同期信号と同一パ
ターンの同期信号を発生する同期信号発生手段と、前記
同期信号検出手段にて回線上の同期信号が検出されると
、回線上の同期信号に同期して前記同期信号発生手段よ
り同期信号を発生させる同期手段と、回線上の同期信号
と前記同期信号発生手段によって発生させた同期信号と
を比較してエラーを検出するエラー検出手段と、このエ
ラー検出手段によって検出された所定時間内のエラー情
報を保持するエラー情報保持手段とを具備した構成を有
し、更にこの構成に加えて、前記エラー情報保持手段に
よって保持された所定時間内のエラー情報からエラーレ
ートを算出する演算手段と、この演算手段による演算結
果に基づいて前記回線の品質を表示する表示手段とを具
備した構成を有している。

（作用）本発明の回線品質診断装置において、同期信号検出手段
は回線上の同期信号を検出する。同期信号発生手段は前
記回線上の同期信号と同一パターンの同期信号を発生す
る。同期手段は前記同期信号検出手段にて回線上の同期
信号が検出されると、回線上の同期信号に同期して前記
同期信号発生手段より同期信号を発生させる。エラー検
出手段は回線上の同期信号と前記同期信号発生手段によ
って発生させた同期信号とを比較してエラーを検出する
。エラー情報保持手段は前記エラー検出手段によって検
出された所定時間内のエラー情報を保持する。更に上記
作用に加えて、演算手段は前記エラー情報保持手段によ
って保持された所定時間内のエラー情報からエラーレー
トを算出する。

表示手段は前記演算手段による演算結果に基づいて前記
回線の品質を表示する。

（実施例）以下、本発明の一実施例を図面を参照して説明する。第
１図は本発明の回線品質診断装置の一実施例を示したブ
ロック図である。１は受信データ８０を保持し、保持し
たデータをパラレルデータ１００及びシリアルデータ６
００として出力することができるシフトレジスタ、２は
シフトレジスタ１に保持されたデータから同期パターン
を検出する同期パターン検出回路、３は同期パターン検
出回路２から出力される同期パターン検出信号２００に
よりセットされるフリップフロップ、４は回線診断時に
開かれるアンドゲート、５は同期パターンを発生して出
力する同期パターン出力回路、６はシフトレジスタ１か
ら出力されるシリアルデータ６００と同期パターン出力
回路５から出力される同期パターン７００との排他的論
理和を取る排他的論理和ゲート、７は排他的論理和ゲー
ト６の出力信号８００の状態を保持するフリップフロッ
プ、８は受信データ８０にビット誤りがあった回数をカ
ウントするカウンタ、９は信号９００の極性を反転する
インバータ、１０はフリップフロップ７のリセット時間
を遅延する遅延回路、１１は端末の通信制御を行うと共
に回線品質診断制御を行うｃｐｕである。

次に本実施例の動作について説明する。先ず上記装置に
より回線診断を行うに当たっては相手側の同期式データ
通信装置をアイドル状態にすることによって、回線上に
フラグパターンを常時送信させると共に、これを本装置
にて受信できる状態とする。その′ｆ＆ＣＰＵ１１はイ
ネーブル信号４００をハイレベル゛°Ｈパとして、アン
ドゲート４及びカウンタ８に出力して、アンドゲート４
を開くと共に、カウンタ８のリセット状態を解除する。

−方シフトレジスタ１は受信データ線から入力される第
２図（Ａ＞に示すような同期パターンデータ８０をクロ
ック線から入力される第２図（Ｂ）に示すようなりロッ
ク９０により常時サンプリングしており、その結果を８
ビツトパラレルデータ８００及びシリアルデータ６００
として同期パターン検出回路２及び排他的論理和ゲート
６にクロック９０に同期して出力する。ここで、本装置
を搭載する同期式データ通信装置は同期式データ伝送と
してＨＤＬＣを用いるものとして以下この前提にて説明
する。従って、回線アイドル状態では同期パターンとし
てフラグパターンが回線上に送出される。

同期パターン検出回路２はシフトレジスタ１から出力さ
れるパラレルデータ１００から同期パターンを検出する
と、同期パターン検出信号２００をフリップフロップ３
に出力する。この時の同期パターン検出信号２００は第
２図（Ｃ）に示す如くであり、この同期パターン検出信
号２００の立上がりイに同期してフリップフロップ３の
出力信号３００がハイレベルとなる。この出力信号３０
０は遅延回路１０を介して（この場合は遅延されない）
フリップフロップ７に入力され、このフリップフロップ
７のリセット状態を解除してアクティブ状態にする。こ
れと同時に、前記出力信号３００はアンドゲート４を通
過してハイレベルの信号５００となって同期パターン出
力回路５に入力され、この回路をイネーブル状態とする
。このなめ同期パターン出力口′＃Ｉ５は第２図（Ｅ）
に示すような同期パターン７００をクロック９ｏの立上
がりに同期して出力する。この同期パターン７００は０
”→“１″→“１−→“１°゛→パ１°°→“１″→“
１′°→“０゛→１１０　ＩＩ→“′１″・・・どなる
シリアルデータである。従って、同期パターン検出回路
２にて同期検出がなされると、排他的論理和ゲート６に
は第２図（Ｄ＞、（Ｅ）に示すごとく、シリアルデータ
６００と同期パターン７００とが同相で入力されるため
、その出力信号８００は第２図（Ｆ）で示すごとくロー
レベル゛Ｌ°゛となる。このため、フリップフロップ７
の出力信号９００は第２図（Ｇ）で示すごとく、ローレ
ベルの状態を維持する。

次にフラグパターン（受信データ８０と同じ）がビット
誤りを起こした場合について説明する。

この場合、第３図（Ｂ）に示す如くシフトレジスタ１の
シリアル出力信号６００が四点てビット誤りを起こして
ローレベルになるため、排他的論理和ゲート６の出力８
００は第３図（Ｄ＞に示す如くハイレベルとなる。これ
により、フリップフロップ７の出力信号９００は第３図
（Ａ＞に示したクロック９０の立ち下がりに同期して第
３図（Ｅ）に示す如くハイレベルとなり、カウンタ８に
出力される。これによってカウンタ８が１だけカウント
アツプされる。同時に、フリップフロップ７の出力信号
９００はインバータ９によって反転されるため、この反
転信号がローレベルになることによってフリップフロッ
プ３及び同期パターン出力口＃ｔ５がリセットされる。

フリップフロップ３がリセットされるとこの出力信号３
００がローレベルになるため、アンドゲート４の出力信
号５００がローレベルとなって同期パターン出力回路５
はディセーブル状態になり、第３図（Ｃ）に示すごとく
、同期パターン７００の出力が停止される。

又、フリップフロップ３の出力信号３００がローレベル
になった時、遅延回路１０によって一定時間後にこの遅
延回路１０の出力信号１１００がローレベルとなってフ
リップフロップ７をリセットして、装置全体を初期状態
にする。ここで、遅延回路１０における遅延時間は、フ
リップフロップ７から出力される第３図（Ｅ）に示した
信号９００がカウンタ８を正常にカウントアツプできる
時間的余裕を与えるように設定されているものとする。

但し、第３図（Ｆ）はシフトレジスタ１から出力される
信号１００を示している。

その後、再度受信データ（フラグパターン）８０にエラ
ーが発生した場合は上記動作が再び行われてカウンタ８
が１だけカウントアツプされる。

従って、上記回線診断を実行した時間Ｔとこの間のカウ
ンタ８のカウント値Ｎとから回線のエラーレートが算出
されるため、これにより回線の品質を診断することがで
きる。上記回線診断終了後、ＣＰＵＩＩはイネーブル信
号４００をローレベルにすることによって上記装置の動
作を停止させ、以降通常のデータ通信処理を行う。

本実施例によれば、相手側の同期式データ通信装置をア
イドル状態にした後、第１図に示した回線品質診断装置
を搭載した端末のＣＰＵ１１によって、前記回線品質診
断装置を動作させるだけで、回線の品質を人手をかけず
に容易に診断することができる。

尚、ＣＰＵＩＩにイネーブル信号４００をハイレベルに
していた期間とこの間カウンタ８にてカウントされた値
Ｎとからエラーレートを計算させ、このエラーレートに
基づいた回線診断結果を表示させるようにしてもよい。

又、上記実施例ではＨＤＬＣのようなフラグ同期を用い
る同期式データ通信装置にて使用される回線診断を行う
例について述べたが、回線アイドル時に特定のパターン
を相手側通信装置から出力できるものであれば、どの様
な通信システムにでも第１図に示した回線品質診断装置
を搭載して容易に回線の品質を診断することができる。

〔発明の効果〕

以上記述したごとく本発明の回線品質診断装置によれば
、専用の計測器を回線に着脱する事なく回線の品質診断
を容易に行うことができる。

【図面の簡単な説明】

第１図は本発明の回線品質診断装置の一実施例を示した
ブロック図である。第２図及び第３図は第１図に示した
装置の動作タイムチャートである。１・・・シフトレジスタ　２・・・同期パターン検出回
路３．７・・・フリップフロップ　　４・・・アンドゲ
ート５・・・同期パターン出力回路６・・・排他的論理和ゲート　　　８・・・カウンタ１
１・・・ＣＰＵ

Claims

【特許請求の範囲】

（１）回線上の同期信号を検出する同期信号検出手段と
、前記回線上の同期信号と同一パターンの同期信号を発
生する同期信号発生手段と、前記同期信号検出手段にて
回線上の同期信号が検出されると、回線上の同期信号に
同期して前記同期信号発生手段より同期信号を発生させ
る同期手段と、回線上の同期信号と前記同期信号発生手
段によって発生させた同期信号とを比較してエラーを検
出するエラー検出手段と、このエラー検出手段によって
検出された所定時間内のエラー情報を保持するエラー情
報保持手段とを具備したことを特徴とする回線品質診断
装置。
（２）エラー情報保持手段によって保持された所定時間
内のエラー情報からエラーレートを算出する演算手段と
、この演算手段による演算結果に基づいて前記回線の品
質を表示する表示手段とを具備したことを特徴とする請
求項（１）記載の回線品質診断装置。