JPH0470025A - 誤り測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く本発明の産業上の利用分野〉 本発明は、データ伝送路に入力される特定パターンの擬
似ランダム信号と同一の擬似ランダム信号を同期発生し
、データ伝送路からの受信信号と発生させた擬似ランダ
ム信号とをビット単位で比較して、ビット誤りを測定す
る誤り測定装置に関する。

く従来技術〉 データ伝送路の評価方法として、特定パターンの信号列
をデータ伝送路に入力し、このデータ伝送路から出力さ
れる信号と特定パターンの信号との不一致ビットの回数
をカウントする誤り測定方法が従来より用いられている
。

第５図は、このような誤り測定に用いられる送受信系の
構成を示すブロック図である。

第５図において、１０は、データ伝送路１に対して、特
定パターンの擬似ランダム信号（以下、ＰＮ信号と記す
）を出力するＰＮ信号発生回路である。

このＰＮ信号発生回路１０は、例えば直列に６段接続さ
れたシフトレジスタ１１〜１６と、後段側のシフトレジ
スタ１５．１６の出力の排他的協和出力を初段のシフト
レジスタ１１に帰還する排他的論和回路（以下、ＥＸＯ
Ｒと記す）１７とで構成された６ビツト系のもので、こ
の６ビツトを１つのパターンとしたとき、異なる６３個
（全ビット″ＯＮを除く）のパターンを有している。

このＰＮ信号発生回路１０の出力は、データ伝送路１を
介して、誤り測定装＠２０で受信される。

データ伝送路１からの受信信号は、スイッチ２１の一方
の端子２１ａおよび誤り判定回路２２（ＥＸＯＲで構成
されている）に入力されており、スイッチ２１のコモン
端子２２ｂは、ＰＮ信号発生回路３０の１段目のシフト
レジスタ３１に接続されている。

このＰＮ信号発生回路３０は、６段のシフトレジスタ３
１〜３６と、ＥＸＯＲ３７とで構成され、送信側のＰＮ
信号発生回路１０と同一の信号発生回路を有している。

したがって、スイッチ２１を端子２１ａ側に接続し、デ
ータ伝送Ｍ１からの誤りのない６ビツト連続した信号（
Ａｏ−Ｆｏ）を、ＰＮ信号発生回路３０の各シフトレジ
スタ３１〜３６に初期設定した後、スイッチ２１を端子
２１ｃ側に切換えれば、データ伝送路１から継続して受
信される信号列の誤り判定を、ＰＮ信号発生回路３０で
発生される信号列Ａｌ　、Ｂｊ、Ｃ＋・・・・・・を基
準にして、ビット単位に同期状態で行なうことができる
。

２３は、誤り判定向″１２２から出力される不一致ビッ
トの数を計数する誤りカウンタであり、所定の誤り判定
回数（例えば１０００回）毎の誤り回数をカウントする
。

したがって、この誤りカウンタ２３の計数値を確立する
ことで、被測定伝送路であるデータ伝送Ｍ１の誤り率を
測定することができる。

ところで、このような誤り測定装置では、データ伝送路
１からの信号列と、自ら発生するＰＮ信号の信号列とが
同期していなければならない。

このため、誤り判定回数（例えば１０００）に対して誤
りカウンタ２３の計数値が貢常に大きい（例えば１００
）ときは、同期が外れたものとして、スイッチ２１を再
び端子２１ａ側に切換え、誤りのない連続した信号列を
、ＰＮ信号発生回路３０の各シフトレジスタ３１〜３６
に初期設定して同期を確定するようにしている。

く解決すべき課題〉 しかしながら、前述した従来の誤り測定装置では、デー
タ伝送路１内でのクロック周波数のずれに起因したビッ
トの抜けや割込み（クロックスリップ現象）による誤り
が発生した場合、その抜けや割込みのあったビット分だ
けずれた信号同士の誤り判定がＵ続的になされることに
なり、この状態で例えば１００ビツトの誤りが計数され
、同期外れと判定されるためには、はぼ２００ビツト分
く相関のない信号同士が誤る確率は１／２）の時間がか
かつてしまい、無駄な測定を長時間行なわなければなら
ない。

このため、同期外れと判定するための許容値（例えば１
００）を小さくすることも考えられるが、単純なレベル
誤りの頻度が高い場合にも、同期外れと判断されてしま
うことが起き、効率的で精度の高い測定が行なえない。

本発明はこの課題を解決した誤り測定装置を提供するこ
とを目的としている。

く課題を解決するための手段〉 前記課題を解決するために本発明の誤り測定装置は、 特定パターンの擬似ランダム信号を受信し、この受信信
号の誤りをビット単位で測定する誤り測定装置において
、 直列Ｍ段シフトレジスタと、前記直列Ｍ段シフトレジス
タの複数出力の排他的論理和をとる排他的論理和回路と
、受信信号と前記排他的論理和回路の出力とを切換えて
前記直列Ｍ段シフトレジスタに入力するスイッチを有し
、前記直列Ｍ段シフトレジスタが受信信号を入力すると
きには、同期引込み動作を行ない、且つ同期確定後、前
記排他的論理和回路の出力を入力するときには擬似ラン
ダム信号を発生する第１の擬似ランダム信号発生回路と
、 前記第１の擬似ランダム信号発生回路から出力される信
号と、受信信号との不一致判定をビット単位で行なう第
１の誤り判定回路と、 前記第１の誤り判定回路の出力を受け、不一致ビットの
数を所定時間（Ｔ＞計数する第１の誤りカウンタと、 前記誤り判定回路の出力を受け、不一致ビットの数を前
記所定時間（Ｔ）より短い所定時間（ｔ＞計数する第２
の誤りカウンタと、 前記第１の擬似ランダム信号発生回路が前記擬似ランダ
ム信号を発生している状態において、前記第１の誤りカ
ウンタの計数値が、所定許容値（Ｎ）ＪＪ、上になった
とき、同期外れ信号を出力する同期外れ判定手段と、 受信信号を入力する直列Ｍ段シフトレジスタと、該直列
Ｍ段シフトレジスタの複数出力の排他的論理和をとる排
他的論理和回路を有する第２の擬似ランダム信号発生回
路と、 前記第２の擬似ランダム信号発生回路から出力される信
号と受信信号との不一致判定をビット単位で行なう第２
の誤り判定回路と。

前記第２の誤り判定回路の出力を受け、不一致ビットの
数を前記所定時間（ｔ）計数する第３の誤りカウンタと
。

前記第１の擬似ランダム信号発生回路が前記擬似ランダ
ム信号を発生している状態において、前記第２、第３の
誤りカウンタの計数結果の大小を比較し、第２の誤りカ
ウンタの計数結果の方が大きいとき、スリップ検出信号
を出力する比較手段と、 前記同期外れ信号または前記スリップ検出信号を受けた
ときは、前記第１の擬似ランダム信号発生回路が同期引
込み動作を行なうよう、前記第１の擬似ランダム信号発
生回路の前記、スイッチを切換えて受信信号を前記Ｍ段
シフトレジスタに入力するように制御するととともに、
前記第１の誤り判定回路から出力される不一致ビットの
監視を開始し、この不一致ビットの数がＭビット以上連
続で発生しなくなったときに同期確定と判断し、前記第
１の擬似ランダム信号発生回路の前記スイッチを切換え
て前記排他的論理和回路の出力を前記直列Ｍ段シフトレ
ジスタに入力するように制卸する同期確定手段とを備え
ている。

〈作用〉 したがって、受信信号にビットの抜けや割込みが発生す
ると、第２の誤りカウンタの計数結果が第３の誤りカウ
ンタの計数結果より大きくなり、速やかに同期確定処理
が行なわれる。

く本発明の実施例〉 以下、図面に基づいて本発明の一実施例を説明する。

第１図は、一実施例の誤り測定装置４０の構成を示す図
である。

第１図おいて、５０は、前記同様にシフトレジスタ５１
〜５６とＦ：Ｘ０Ｒ５７からなる第１のＰＮ信号発生回
路である。

５８は、第１のＰＮ信号発生回路５０のシフトレジスタ
５１に、データ伝送路１からの受信信号またはＥＸＯＲ
５７の出力信号を切換入力するスイッチ、６２は、受信
信号と、ＥＸＯＲ５７の出力信号との不一致をビット中
位で判定する第１の誤り判定回路である。

６３は、第１の誤り判定回路６２からの不一致ビットを
計数する第１の誤りカウンタ、６４は、所定の誤り判定
回数（例えば１０００）毎に、第１の誤りカウンタ６３
の計数値が許容値（例えば１００）内にあるか否かを判
定し、その計数値が許容値を越えたとき、″１″レベル
の同期外れ信号を出力する同期外れ判定手段であり、判
定毎に第１の誤りカウンタ６３をリセットする。

同期外れ判定手段６４の出力は、オア回路６５の一方の
入力端子に入力されており、このオア回路６５の出力は
、同期確定手段６６に入力されている。

同期確定手段６６は、オア回路６５の出力が“１”レベ
ルになったとき、同期確定処理を行ない、同期確定処理
中は、同期外れ判定手段６４と後述する比較器８５の動
作を停止させる。

第２図は、この同期確定の処理手順を示すフローチャー
トであり、スイッチ５８を受信信号側に切換えた状態で
、受信信号を連続してＭビット（この場合Ｍ＝６＞１込
んで各シフトレジスタ５１〜５６にセットし、第１のＰ
Ｎ信号発生回路５０を起動させ、第１の誤り判定回路６
２でＭビット３ｉ！！続して誤りがなければ、始めにセ
ットされた信号に誤りがなく、同期確定したものとして
、スイッチ６１をＥＸＯＲ５７の出力側に戻す（ステッ
プ１〜５）とともに動作を停止さぜた同期外れ判定手段
６４と比較器８５の動作を再開させる。

もし、このＭピントの誤り判定で胴りがあった場合は、
新たに受信信号をＭビット分シフトレジスタ５１〜５６
にセットして、同一の誤り判定を行なう。したがって、
少なくとも誤りのない信号が２・Ｍビット１！Ａ絖して
受信されなければ同期確定状態にならない。

７０（第１図において）は、第１のＰＮ信号発生回路５
０と全く同一に構成された第２のＰＮ信号発生回路であ
り、受信信号を、シフトレジスタ７１〜７６に順次移送
し、ＥＸＯＲ７７より次の信号を出力する。

８１は、第１の誤り判定回路６２からの不一致ビットの
数を計数する第２の誤りカウンタ、８２は、第２のＰＮ
信号発生回路７０から出力される信号列と受信信号列と
の不一致をビット単位で判定する第２の誤り判定回路、
８３は、第２の誤り判定回路８２からの不一致ビットの
数を計数する第３の誤りカウンタである。

８４は、第２、第３の誤りカウンタ８１．８３のゲート
信号を出力するゲートタイマであり、このゲート時間は
、前述した同期外れ判定における所定の誤り判定回数（
例えば１０００）に要する判定時間■より短い時間、例
えば２０ビット分に相当する判定時間ｔに予め設定され
ている。

８５は、第２の誤りカウンタ８１の計数結果が、第３の
誤りカウンタ８３の計数結果より大きいとき、（４１″
ルベルのスリップ検出信号をオア回路６６に出力する比
較器である。

８６は、スリップ検出信号の発生回数を計数するスリッ
プカウンタである。

なお、第１図で６７．８７は、第１の誤りカウンタ６３
およびスリップカウンタ８６の計数値を表示する表示器
である。

次に、この誤り測定装置４０の動作について説明する。

予め、初期の同期確定処理がなされ、第１、第２のＰＮ
信号発生回路５０，７０の各シフトレジスタ５１〜５６
．７１〜７６には、第３図の（ａ）に示すように、Ａｏ
　、　Ｂｏ　、・・・、ＦＯの誤りのない信号が記憶さ
れているものとすると、第１、第２のＰＮ信号発生回路
５０．７０からは、誤りのない信号Ａ１がともに出力さ
れる。

このとき、データ伝送路１から誤った信号、即ち、正規
の信号Ａ１に対して反転した信号Ａ＋が入力されたとす
ると、第１、第２の誤り判定回路６２．８２からは、と
もに不一致ビットが出力される。

次のタイミングでは、同図の（ｂ）に示すように、第１
、第２のＰＮ信号発生回回路０．７０から誤りのない信
号Ｂｊがともに出力され、データ伝送路１からも誤りの
ない信号Ｂｊが入力されると、第１．第２の誤り判定回
路６２．８２からは不一致ビットは出力されない。

以後、データ伝送路１からの信号に誤りのない状態が続
いて、第３図の（Ｃ）に示すように信号Ｆ１が受信され
るタイミングになると、第２のＰＮ信号発生回路７０の
シフトレジスタ７５に誤った信号Ａ１が移送されてくる
ため、出力される信号も正規の信号Ｆｊに対して反転し
た信号Ｆｘ　となり、第２の誤り判定回路８２から不一
致ビットが出力されることになる。

一方、第１のＰＮ信号発生回路５０は、自ら発生させた
正しい信号を帰還しているため、第１の誤り判定回路６
２からは、不一致ビットは出力されない。

次のタイミングにおいても、同図の（（ｊ）に示すよう
に、第２のＰＮ信号発生回路７０から発生される信号は
、正規の信号Ａ２に対して反転した信号Ａ２となり、デ
ータ伝送路１から誤りのな（ｔ信号Ａ２が入力されると
、第２の誤り判定回路８２のみから不一致ビットが出力
されることになる。

このように、受信信号列にレベルの誤りがあった場合は
、第２の誤りカウンタ８１の計数結果より、第３の誤り
カウンタ８３の計数結果の方が常に多くなり、比較器８
５の出力は゛１″レベルとはならない。

次に、第４図の（ａ）に示す信号Ａ１の入力状態から同
図の（ｂ）に示す信号Ｂ１の入力状態へ、誤りのない状
態で移行した後、次のタイミングにビット抜け（Ｃ１）
が発生して、同図の（Ｃ）に示すように、データ伝送路
１から信号Ｄ１が入力された場合、第１、第２の誤り判
定回路６２．８２は、１ビット分ずれた信号同士の誤り
判定を行なうことになり、はぼ１／２の確率で不一致ビ
ットが出力されることになる。

この不定状態は６ビツト連続し、７ビツト目のタイミン
グでは、第４図の゛（ｄ）に示すように、第２のＰＮ信
号発生回２ｇ７０側でのビット抜けによる影響がなくな
り、正しい信号Ｄ２の入力に対して第２の誤り判定回路
８２からは、不一致ビットは出力されない。

これに対し、第１の誤り判定回Ｍ６２側では、不定状態
がＵ続しているため、７ビツト目以後における第１の誤
り判定回路６２から出力される不一致ビットの数は、第
２の誤り判定回路８２からの不一致ビットの数より格段
に多くなる。

したがって、第４図の（ａ）の状態から判定時間を内に
おける第２の誤りカウンタ８１の計数結果は、・第３の
誤りカウンタ８３の計数結果より大きくなり、比較器８
５から“１”レベルのスリップ検出信号がオア回路６６
に出力される。

このため、前述した同期確定処理が速やかになされ、こ
の同期確定後再び前述の誤り測定がなされることになる
。

なお、受信信号にビットの割込みがあった場合の動作も
全く同様であるので説明を省略する。

く本発明の他の実施例〉 なお、前記実施例では、第１、第２のＰＮ信号発生回路
５０．７０として、６ビツト構成の回路を用いていたが
、送信側と同一系のものであればＣＣＩＴＴ規格に準拠
した７〜２３ビツト構成のＰＮ信号発生回路や他の形式
の回路を用いてもよい。

また、スリップ検出のための判定時間ｔは、前記実施例
のように２０ビット分の誤り判定に要する時間に限定さ
れるものではなく、例えば、この判定時間ｔに相当する
ビット数を、第１、第２のＰＮ信号発生回路５０．７０
のシフトレジスタのビット数より小さくしてもよく、こ
の場合はスリップ検出信号が複数回連続して出力された
場合に、同期確定処理を行なえばよい。

〈本発明の効果〉 以上説明したように、本発明の誤り測定装置は、被測定
伝送路でクロックスリップ現象によるビットの抜けや割
込みが発生した場合に、受信信号列に対して抜けや割込
みのあった分だけずれた信号列を出力する第１のＰＮ信
号発生回路と、ビットの抜けや割込みがあっても、シフ
トレジスタの段数に相当する時間だけ経過した後に、受
信信号と同期した状態に復帰する第２のＰＮ信号発生回
路と、第１のＰＮ信号発生回路の出力信号と受信信号と
の誤り回数の計数と、第２のＰＮ信号発生回路の出力信
号と受信信号との誤り回数の計数とを、第１の誤りカウ
ンタより短かい判定期間でそれぞれ同時計数する第２、
第３の誤りカウンタとを備えており、第２の誤りカウン
タの計数結果が、第３の誤りカウンタの計数結果より大
きいとき、受信信号列にビットの抜けや割込みがあった
と判定して、同期確定処理を行なうようにしている。

このため、受信信号列に抜けや割込みが発生したことを
、非常に短かい時間で検出して、同期確定処理を速やか
に行なうことができ、無駄な測定を長時間性なわずに済
む。

【図面の簡単な説明】

第１図は、本発明の一実施例の構成を示すブロック図、
第２図は、一実施例の要部の処理手順を示すフローチャ
ート、第３図および第４図は、実施例の動作を説明する
ための概略図である。 第５図は、従来装置の構成を示すブロック図である。 ４０・・・・・・誤り測定装置、５０・・・・・・第１
のＰＮ信号発生回路、５１〜５６・・・・・・シフトレ
ジスタ、５７・・・・・・排他的論理和回路、５８・・
・−・・スイッチ、６２・・・・・・第１の誤り判定回
路、６３・・・・・・第１の誤りカウンタ、６４・・・
・・・同期外れ判定手段、６５・・・・・・同期確定手
段、７０・・・・・・第２のＰＮ＠号発生回路、７１〜
７６・・・・・・シフトレジスタ、７７・・・・・・排
他的論理和回路、８１・・・・・・第２の誤りカウンタ
、８２・・・・・・第２の誤り判定回路、８３・・・・
・・第３の誤りカウンタ、８４・・・・・・ゲートタイ
マ、８５・・・・・・比較器。 第３図 特許出願人　　　　アンリツ株式会社

Claims (1)

1. 【特許請求の範囲】 特定パターンの擬似ランダム信号を受信し、この受信信
   号の誤りをビット単位で測定する誤り測定装置において
   、 直列Ｍ段シフトレジスタと、前記直列Ｍ段シフトレジス
   タの複数出力の排他的論理和をとる排他的論理和回路と
   、受信信号と前記排他的論理和回路の出力とを切換えて
   前記直列Ｍ段シフトレジスタに入力するスイッチを有し
   、前記直列Ｍ段シフトレジスタが受信信号を入力すると
   きには、同期引込み動作を行ない、且つ同期確定後、前
   記排他的論理和回路の出力を入力するときには擬似ラン
   ダム信号を発生する第１の擬似ランダム信号発生回路と
   、 前記第１の擬似ランダム信号発生回路から出力される信
   号と、受信信号との不一致判定をビット単位で行なう第
   １の誤り判定回路と、 前記第１の誤り判定回路の出力を受け、不一致ビットの
   数を所定時間（Ｔ）計数する第１の誤りカウンタと、 前記誤り判定回路の出力を受け、不一致ビットの数を前
   記所定時間（Ｔ）より短い所定時間（ｔ）計数する第２
   の誤りカウンタと、 前記第１の擬似ランダム信号発生回路が前記擬似ランダ
   ム信号を発生している状態において、前記第１の誤りカ
   ウンタの計数値が、所定許容値（Ｎ）以上になつたとき
   、同期外れ信号を出力する同期外れ判定手段と、 受信信号を入力する直列Ｍ段シフトレジスタと、該直列
   Ｍ段シフトレジスタの複数出力の排他的論理和をとる排
   他的論理和回路を有する第２の擬似ランダム信号発生回
   路と、 前記第２の擬似ランダム信号発生回路から出力される信
   号と受信信号との不一致判定をビット単位で行なう第２
   の誤り判定回路と、 前記第２の誤り判定回路の出力を受け、不一致ビットの
   数を前記所定時間（ｔ）計数する第３の誤りカウンタと
   、 前記第１の擬似ランダム信号発生回路が前記擬似ランダ
   ム信号を発生している状態において、前記第２、第３の
   誤りカウンタの計数結果の大小を比較し、第２の誤りカ
   ウンタの計数結果の方が大きいとき、スリップ検出信号
   を出力する比較手段と、 前記同期外れ信号または前記スリップ検出信号を受けた
   ときは、前記第１の擬似ランダム信号発生回路が同期引
   込み動作を行なうよう、前記第１の擬似ランダム信号発
   生回路の前記スイッチを切換えて受信信号を前記Ｍ段シ
   フトレジスタに入力するように制御するととともに、前
   記第１の誤り判定回路から出力される不一致ビットの監
   視を開始し、この不一致ビットの数がＭビット以上連続
   で発生しなくなったときに同期確定と判断し、前記第１
   の擬似ランダム信号発生回路の前記スイッチを切換えて
   前記排他的論理和回路の出力を前記直列Ｍ段シフトレジ
   スタに入力するように制御する同期確定手段とを備えた
   ことを特徴とする誤り測定装置。