JPH11284615A - プログラムパターンの同期引き込み方法及び符号誤り率測定装置 - Google Patents

プログラムパターンの同期引き込み方法及び符号誤り率測定装置

Info

Publication number
JPH11284615A
JPH11284615A JP10087789A JP8778998A JPH11284615A JP H11284615 A JPH11284615 A JP H11284615A JP 10087789 A JP10087789 A JP 10087789A JP 8778998 A JP8778998 A JP 8778998A JP H11284615 A JPH11284615 A JP H11284615A
Authority
JP
Japan
Prior art keywords
reception
address
data
synchronization
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10087789A
Other languages
English (en)
Inventor
Hideji Tanaka
秀治 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP10087789A priority Critical patent/JPH11284615A/ja
Publication of JPH11284615A publication Critical patent/JPH11284615A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Abstract

(57)【要約】 【課題】 プログラムパターンを用いた符号誤り率測定
時における受信データと基準データの同期引き込み方法
において、同期引き込みが確定するまでの時間、即ち同
期引き込み時間の軽減化を実現する。 【解決手段】 RAM2、5内に格納されているプログ
ラムパターンは、アドレスカウンタ1、4によって順次
送信される。RAM2、5へ送信されるビットをマスク
回路11、13でマスクする。次に、マスク回路11、
13でマスクされた状態で、受信データ3aと基準デー
タ5aの同期の検出を行う。次に、RAM5へ送信され
る最上位ビットを反転回路14で反転し、この時の基準
データ5aと受信データ3aの同期の検出を行う。同期
検出結果により、カウント値制御回路12で基準データ
5aの生成タイミングを変える。この作業をアドレスカ
ウンタ1、4の最上位ビットまで繰り返し続ける。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ユーザが任意に設
定したプログラムパターンの同期引き込み方法及びこの
方法を使用して同期を確立した後に符号誤り率を測定す
る符号誤り率測定装置に関するものである。
【0002】
【従来の技術】符号誤り率測定は、送信部から送信され
たデータが測定対象を介して受信部まで送信され、同時
に送信部内で生成されたパターンと全く同じものを受信
部内で生成した基準データとの比較を行い、測定対象の
評価を行う。この内、測定対象の評価に用いるデータを
ユーザが任意に設定できるようにすることにより、より
多様な測定対象の評価が可能となる。そのためには、評
価信号にはユーザが任意に設定できるプログラムパター
ンが使用される必要がある。
【0003】一方、受信部で符号誤り率測定を行うため
には、受信データと基準データとの生成タイミングを一
致、即ち同期を取る必要がある。なぜなら、同期が取れ
ていないと、受信データと基準データとを比較する比較
回路では、受信データと基準データのそれぞれに対応し
たビットを比較していないので、正確な符号誤り率測定
が出来ないからである。そのため、比較回路でビット比
較を行う前に、受信データと基準データの同期を取る必
要がある。
【0004】このため、従来は、プログラムパターンの
同期引き込みにあたって、送信部にRAMを設置し、プ
ログラムパターンをそのRAMに書き込み、RAM内の
各アドレスに格納されているデータをアドレスカウンタ
で順次読み出すことによって、プログラムパターンを発
生させる。一方、受信部では、受信データと基準データ
の同期検出を行う回路を備え、アドレスカウンタを制御
することで、受信データと基準データの生成タイミング
を一致させている。
【0005】図5は、従来のプログラムパターンの同期
引き込み方法を使用した符号誤り率測定装置の構成例を
示すブロック図である。図5に示されるように、この装
置は、プログラムパターンをデータとして送信する送信
部89と、送信部89から送信され、測定対象物3を介
したデータを受信し、符号誤り率を測定する受信部90
とを備える。ここで、測定対象物3は、IC等のデバイ
スや、伝送装置、伝送線路等である。
【0006】また、送信部89は、アドレスカウンタ1
とRAM(ランダム・アクセス・メモリ)2とを備え
る。また、受信部90は、アドレスカウンタ4と、RA
M5と、同期検出回路88と、比較回路6と、符号誤り
ビットカウンタ7とを備える。
【0007】この装置は、以下のようにして、符号誤り
率の測定を行う。まず、送信部89において、RAM2
内の各アドレスに格納されているデータは、アドレスカ
ウンタ1によって、順次読み出され外部に出力される。
出力されたデータは、測定対象物3を介して受信部90
に受信される。
【0008】受信部90において、測定対象物3を介し
て入力する受信データと受信部内部で生成した基準デー
タとの同期の検出を同期検出回路88によって行う。同
期検出の方法としては、例えば、受信データと基準デー
タとの符号誤りビットの数が決められた時間内にある一
定の数を上回っていたら、それは実際に送受信で符号が
誤ったのではなく、受信データと基準データの同期が取
れていないため符号が誤ったものであるため、この場
合、同期検出回路88は、同期検出信号を発信し、アド
レスカウンタ4に送信する等がある。
【0009】同期検出回路88が受信データと基準デー
タの同期が取れていないと判断した場合、即ち受信デー
タと基準データとの符号誤りビットの数は通常に比べて
激増していることを受けた同期検出回路88は同期検出
信号を出力し、アドレスカウンタ4のカウント値を1つ
ずらす。即ち、基準データの生成タイミングは受信デー
タに比べて1カウントずれる。
【0010】次に、1カウントずれた基準データと受信
データとの符号誤りビット数を同期検出回路88で再び
検出する。これを同期が確定するまで、繰り返し行う。
同期が取れていない間は、受信データと基準データの符
号誤りビット数は通常の符号誤り率より高い状態を維持
している。
【0011】同期がとれたら、同期検出回路88は同期
検出信号を断し、通常の符号誤り率測定状態に入る。即
ち、比較回路6で受信データと基準データの符号が誤っ
ているビットの数だけパルスを出力する。そして、符号
誤りビットカウンタ7は、比較回路6で出力されたパル
スの数を計数し、その値を出力し、送信された全ビット
との符号誤り率測定が行われる。
【0012】次に、同期引き込みの動作を説明する。図
6は、図5における各ブロック図のタイムチャートを表
しており、パターン長が8のプログラムパターン送信時
の場合である。送信部89のアドレスカウンタ1から出
力されたカウント値1aによって、RAM2から順次送
信データ2aを出力する。この送信データ2aが、測定
対象3を介した後、受信データ3aが受信部90に入力
する。この受信データ3aと、受信部90で発生させた
基準データ5aとの符号誤りビット数の検出を同期検出
回路88で行う。この時、受信データ3aと基準データ
5aの同期が取れていないため、これらのデータは必ず
しも一致していない。従って、符号誤りビットが同期が
取れているときと比較して非常に多く出現している。
【0013】この状態を認識した同期検出回路88は、
同期検出信号88cを発生する。アドレスカウンタ4
は、同期検出回路88から同期検出信号88cを受信す
ると、カウンタ値の読み込みを動作クロックパルス1つ
分だけ中断する。これにより、アドレスカウンタ4のカ
ウンタ値を送信部89のアドレスカウンタ1のカウンタ
値と比較して、1カウントずらすことになる。
【0014】そして、1カウントずらした後、基準デー
タ5aと受信データ3aとの比較を再び行う。この動作
を同期が取れるまで、繰り返し行う。同期が取れると、
同期検出信号88cの発生を中断し、同期引き込みが終
了する。この場合は、7回引き込み動作を行っている。
【0015】
【発明が解決しようとする課題】上記のような従来のプ
ログラムパターンの同期引き込み方法では、受信データ
と基準データとの同期を同期検出回路で監視し、同期が
取れていない場合、基準信号タイミングを1クロックず
つずらして、同期化を図っていた。そのため、プログラ
ムパターンのビット数をNとした場合、最大で(N−
1)回だけ受信部のアドレスカウンタのタイミングをず
らす必要があった。
【0016】したがって、プログラムパターンのビット
数が多くなると、受信データと基準データとの同期を取
るために、平均で(N/2)回だけの1クロックずらし
と、同期確認動作をしなくてはならないので、データの
同期化に長い時間を要することになってしまう。この結
果、データの同期化の後に行われる符号誤り率の測定を
効率良く行うことができなかった。
【0017】本発明は、上記を鑑みてなされたものであ
り、受信データと基準データとの同期化を短い時間で図
ることができるプログラムパターンの同期引き込み方法
を提供することを目的とする。また、本発明は、本発明
のプログラムパターンの同期引き込み方法を使用するこ
とにより、効率良く符号誤り率の測定を行うことができ
る符号誤り率測定装置を提供することを目的とする。
【0018】
【課題を解決するための手段】請求項1に記載の発明
は、プログラムパターンの受信にあたって、基準データ
と受信データとの同期を取るためのプログラムパターン
の同期引込み方法であって、(a)1次送信アドレスを
順次出力する第1工程と、(b)送信マスク指示に応じ
て前記1次送信アドレスをマスクし、2次送信アドレス
を出力する第2工程と、(c)前記2次送信アドレスで
指示されたアドレスのプログラムパターンデータを出力
する第3工程と、(d)1次受信アドレスを順次出力す
る第4工程と、(e)受信マスク指示に応じて前記1次
受信アドレスをマスクし、2次受信アドレスを出力する
第5工程と、(f)前記2次受信アドレスにおいて、前
記受信マスク手段によってマスクされていない部分の最
上位ビットを、反転指示に応じて反転し、3次受信アド
レスを出力する第6工程と、(g)前記3次受信アドレ
スで指示されたアドレスのプログラムパターンデータを
出力する第7工程と、(h)前記受信用記憶手段から出
力された基準データと受信データとを比較し、前記基準
データと前記受信データとの同期状態を判定する第8工
程と、(i)前記第8工程における判定結果に基づい
て、前記反転指示及び受信アドレスカウンタの動作を前
記受信マスク指示に応じたカウントだけ制御するカウン
ト値制御指示を出力する第9工程とを備えることを特徴
とする。これによれば、プログラムパターンのデータを
指定するアドレスのビットを制御することで、アドレス
カウンタのビット毎に同期検出を行う。したがって、従
来は、プログラムパターンを送信する際に、引き込み動
作は、プログラムパターンのビット数をNとして、最大
で(N−1)回必要だったものを、プログラムパターン
を読み出すアドレスのビット数だけ行えばよい。従っ
て、送信パターン長が長くなるほど、符号誤り率測定に
おいて、受信データと基準データとの同期引き込みを従
来より短時間に行うことが可能となる。
【0019】請求項2に記載の発明は、請求項1のプロ
グラムパターンの同期引き込み方法において、(j)前
記第8工程で同期における同期検出後も前記基準データ
と前記受信データとの比較を継続し、同期状態を判定す
る第10工程と、(k)前記第10工程で同期がはずれ
たと判定した場合に、前記反転指示を出力し、再び前記
基準データと前記受信データとの同期化を図る第11工
程とを更に備えることを特徴とする。これによれば、基
準データと受信データとの同期が取れた後、同期がはず
れたときに、再び同期が取られるので、同期がはずれた
期間を最小限とすることができる。
【0020】請求項3に記載の発明は、プログラムパタ
ーンを送信する送信装置と、前記送信装置から測定対象
を介したデータを受信して、符号誤りビット数を計数
し、符号誤り率を測定する受信装置とを備える符号誤り
率測定装置において、前記送信装置は、(a)1次送信
アドレスを順次出力する送信アドレスカウンタと、
(b)送信マスク指示に応じて前記1次送信アドレスを
マスクし、2次送信アドレスを出力する送信マスク手段
と、(c)前記プログラムパターンが格納され、前記2
次送信アドレスで指示されたアドレスのプログラムパタ
ーンデータを出力する送信用記憶手段とを備え、前記受
信装置は、(a)1次受信アドレスを順次出力する受信
アドレスカウンタと、(b)受信マスク指示に応じて前
記1次受信アドレスをマスクし、2次受信アドレスを出
力する受信マスク手段と、(c)前記2次受信アドレス
において、前記受信マスク手段によってマスクされてい
ない部分の最上位ビットを、反転指示に応じて反転し、
3次受信アドレスを出力する反転手段と、(d)前記プ
ログラムパターンが格納され、前記3次受信アドレスで
指示されたアドレスのプログラムパターンデータを出力
する受信用記憶手段と、(e)前記受信用記憶手段から
出力された基準データと受信データとを比較し、前記基
準データと前記受信データとの同期状態を判定するとと
もに、前記反転手段へ向けて反転指示を出力し、カウン
ト値制御指示及び符号誤り率測定開始指示を出力する同
期検出手段と、(f)前記カウント値制御指示に応じ
て、前記受信アドレスカウンタの動作を前記受信マスク
指示に応じたカウントだけ制御するカウント値制御手段
と、(g)前記符号誤り率測定開始指示に応じて、前記
基準データと前記受信データとを比較し、符号誤りビッ
トの数だけパルスを出力する比較手段と、(h)前記比
較回路から出力されたパルスを計数する計数手段と、
(i)計数されたパルスから符号誤り率を測定する測定
手段とを備えることを特徴とする。これによれば、送信
装置において送信マスク手段を設け、受信装置において
受信マスク手段、反転手段、カウント値制御手段回路を
設け、本発明のプログラムパターンの同期引き込み方法
を使用して、基準データと受信データとの同期をとるの
で、短時間に同期を取ることができ、効率的に符号誤り
率を測定することができる。
【0021】請求項4に記載の発明は、請求項3の符号
誤り率測定装置において、前記同期検出回路は、同期検
出後も前記基準データと前記受信データとの比較を継続
し、同期がはずれたと判定した場合には、前記反転手段
へ向けて反転指示を出力し、再び前記基準データと前記
受信データとの同期化を図ることを特徴とする。これに
よれば、基準データと受信データとの同期が取れた後、
同期がはずれたときに、再び同期が取られるので、効率
的かつ正確に符号誤り率を測定することができる。
【0022】
【発明の実施の形態】以下、添付図面を参照して、本発
明のプログラムパターンの同期引き込み方法及び符号誤
り率測定装置の一実施形態を説明する。なお、図面の説
明において、同一の要素には同一の符号を付し、重複す
る説明を省略する。
【0023】図1には、本実施形態の符号誤り率測定装
置のブロック構成図が示されている。図1に示されるよ
うに、この装置は、プログラムパターンをデータとして
送信する送信部9と、送信部9から送信され、対象物3
を介したデータを受信し、符号誤り率を測定する受信部
10とを備える。ここで、図5の場合と同様に、測定対
象物3は、IC等のデバイスや、伝送装置、伝送線路等
である。
【0024】送信部9は、アドレスカウンタ1と、マス
ク回路11と、RAM2とを備える。
【0025】受信部10は、カウント値制御回路12
と、アドレスカウンタ4と、マスク回路13と、反転回
路14と、RAM5と、同期検出回路8と、比較回路6
と、符号誤りビットカウンタ7とを備える。ここで、従
来と比べて新たに加えられたカウント値制御回路12
は、アドレスカウンタ4のタイミングを変える機能を有
し、マスク回路13は、アドレスカウンタ4の出力をマ
スクする機能を有し、反転回路14は、RAM5へ送信
されるビットの内の最上位ビットを反転させる機能を有
する。
【0026】このような構成を取ることにより、まずマ
スク回路11、13により、各々送受信部のRAM2、
5へ送信されるビットの内、送受信部で同じビットをマ
スクする。その状態でRAM2からプログラムパターン
を送信する。この時の受信データ3aと基準データ5a
との符号誤りビットの検出を行う。符号誤りビットの有
無に関わらず、同期検出回路8は、反転回路14に同期
検出信号8aを送信し、RAM5へ送信されているビッ
トの内の最上位ビットのみの符号を反転する。この状態
で再び同期の検出を行う。
【0027】同期の検出結果により、アドレスカウンタ
1、4のタイミングを変える必要が生じた場合、同期検
出回路8による同期検出信号8bはカウント値制御回路
12へ送信される。同期検出信号8bを受信したカウン
ト値制御回路12は、アドレスカウンタ4のタイミング
を変える信号12aを送信し、アドレスカウンタ4のタ
イミングを変える。
【0028】以上のようにアドレスカウンタ1、4のビ
ットを操作することで、アドレスカウンタ1、4のビッ
ト数のみの引き込み動作回数で同期引き込みが完了する
ため、引き込み動作時間を減らすことが可能となる。
【0029】そして、同期がとれたら、同期検出回路8
は同期検出信号8a、8bを断し、通常の符号誤り率測
定状態に入る。即ち、比較回路6で受信データ3aと基
準データ5aの符号が誤っているビットの数だけパルス
6aを出力する。そして、符号誤りカウンタ7は、比較
回路6で出力されたパルスの数を計数し、その値を出力
し、送信された全ビットとの符号誤り率測定を行う。
【0030】次に、同期引き込みの動作を説明する。図
2には同期引き込みの動作のフローチャートが示されて
いる。ここで、パターン長がNのデータを送信するに
は、少なくともkビットアドレスカウンタが必要である
とする。ただし、k=log2Nで表らわされる。その
ため、カウンタの各ビットをC(1)〜C(i)〜C
(k)というように符号を付けている。
【0031】図2に基づいて、i回目の引き込み動作を
説明する。まず、C(i+1)以上のビットをマスク回
路11、13でマスクして遮断し、RAM2、5へ送信
されるビットをマスクする(処理S2)。次に、同期検
出回路8で、受信部10で生成された基準データ5aと
送信部9から送信された受信データ3aとの比較を行う
(処理S3)。次に、受信部10のマスク回路13から
出力されている波形13aの内、最上位ビットであるC
iビットのみを反転回路14で反転する(処理S4)。
ここで、処理S2と処理S4の結果により場合分けが生
じる(処理S6)。
【0032】処理S2で送信部9から送信された受信デ
ータ3aと受信部10内で生成された基準データ5aと
の同期が取れ、処理S4で同期が取れなかった場合を考
える。この条件下で、且つ、下位ビットに不定ビット
(不定ビットの定義は後で述べる)が存在した場合、こ
の時点で不定ビットの同期が確認でき(処理S16)、
同時にCiビットまで同期が取れたことになる(処理S
10)。下位ビットに不定ビットが存在しない場合は、
その時点でCiビットまで同期が取れたことになる(処
理S10)。そして、アドレスカウンタの最上位ビット
まで同期引き込みを行ったか確認し(処理S11)、最
上位ビットまで終わっていなかったら、桁を1つ上げて
(処理S14)、再び処理S2を行う。最上位ビットま
で引き込み動作が終わったら、同期引き込みは完了す
る。
【0033】次に、処理S2では同期が取れず、処理S
4で同期が取れた場合を考える。この場合も、下位ビッ
トの不定ビットの有無を調べ(処理S15)、不定ビッ
トがあれば、この時点で不定ビットの同期が確認でき
(処理S16)、不定ビットがない場合は、直ちにカウ
ンタ値制御回路12でC(i)ビットを反転させ、カウ
ント値を2i−1カウントだけずらす作業を行う(処理
18)。これで、C(i)ビットまでの同期が確認で
き、後は先程と同様の作業を行い、同期引き込みは完了
する。
【0034】処理S2、処理S4共に同期が取れている
場合、処理S2で受信データ3aと基準データ5aの同
期が取れた時点で、C(i)ビットまでの同期が取れて
いると考えられるが、処理S4でC(i)ビットを反転
させても同期が取れていたことを考えると、RAM2、
5内に格納されていたデータが一致していたものと考え
られる。符号誤りビットの検出はデータで行っているた
め、データが等しい場合は検出不可能となる。例えば、
i=1の時、アドレスカウンタのカウント値は0,1の
繰り返しであるが、その時、仮にRAM2、5内に格納
されているデータが同じであれば、送出されるデータ
は、0,0(或いは1,1)となり、単純に比較が出来
なくなる。この場合を”C(i)ビットは不定である”
とする(処理S13)。この場合は、C(i)ビットま
ででは判断できないため、1つ上のビットのマスクを取
り外して(処理S14)、再び処理S2から引き込み動
作を始める。この段階では、C(i)ビットは不定状態
であるため、同期が取れているか不確定である。同期が
取れていれば、通常と変わりなく処理が進むが、仮に同
期が取れていないと、処理S2,処理S4で共に同期が
取れない場合が出現する。例えば、C(1)ビットが同
期が取れていない場合、カウント値が1カウントずれて
しまうため、後の上位ビットを反転させても、同期は取
れず、符号も一致しない。従って、処理S2、処理S4
共に同期が取れない場合は、下位ビットに不定状態のビ
ットがあるかを識別し(処理S7)、あれば不定となっ
ているビットの最も下位のビットをカウント値制御回路
12で反転し、カウント値をずらす(処理S8)。これ
を同期が取れるまで繰り返し行い、同期が取れれば、C
(i)ビットまでの同期が取れたことになる(処理S1
0)。
【0035】その後の処理は、先程と同様である。も
し、下位ビットに不定ビットが存在しなければ、同期引
き込みは出来ない(処理S12)。例えば測定対象3を
介することによって符号誤りを出した場合がそれに該当
する。この場合は、アドレスカウンタの最上位ビットま
で引き込み動作を行い、計数能力を高くして、測定対象
3が原因で起こる符号誤りを見つける。
【0036】次に、図3及び図4を参照して、上述の動
作を具体的に説明する。ここで、図3は1回目の引き込
み動作のフローチャートであり、図4は3回目の引き込
み動作のフローチャートであり、一続きになっている。
【0037】まず、アドレスカウンタ1から出力された
波形1aの最下位ビット以外のビットをマスク回路11
により遮断して、マスク回路出力11aをRAM2に発
信する。この時のマスク回路出力11aは、動作クロッ
クパルスによって、0,1の2カウントを連続してカウ
ントする。このカウント値に対応するRAM内に格納さ
れている基準データ5aと受信データ3aの比較を行
う。比較を行ったら符号誤りの有無に関わらず、同期検
出回路8は、反転回路13に反転回路制御信号8aを発
信する。反転回路制御信号8aを受信した反転回路14
は、マスク回路13から出力されている波形13aの最
上位ビットの符号を反転回路14で反転する。
【0038】図3の場合、基準データ5aと受信データ
3aの符号の誤っているビット数は、反転回路制御信号
13aが送信されている間は全く検出されず、反転回路
制御信号を断する、つまり反転回路出力波形13aの最
上位ビットが反転していないと、符号誤りビット数は不
定状態となり、受信データと基準データが一致している
か、誤っているかはその時によって変わってしまう。不
定状態になることで、符号誤りビット数も上昇し、通常
の符号誤り率に比べて誤り率は、かなり増加する。この
場合、明らかに同期が取れていないことがわかる。この
ような状態を同期検出回路8は監視する。
【0039】そして、同期検出回路8は、カウント値制
御回路12にカウント値制御信号8bを発信する。カウ
ント値制御信号8bが受信されると、カウント値制御回
路12から出力信号12aを発信し、アドレスカウンタ
4のビットの内、マスク回路出力波形13aの最上位ビ
ットと同じ桁のビットを反転させる。即ちカウント値を
1カウントだけずらす。カウント値をずらすことによ
り、基準データ5aの生成タイミングを変え同期が確定
する。但し、ここで言う同期が確定したとは、アドレス
カウンタの最下位ビットについてのみであり、実際に
は、まだ同期は取れていない。
【0040】次に、マスク回路11によって、マスク回
路出力11aの最下位ビットの1つ上のビットのマスク
を外して、計数範囲を上げる。受信部の場合のマスク回
路13も同様に、マスク回路出力13aの最下位ビット
の1つ上のビットのマスクを外して、計数範囲を上げ
る。そして、基準データ5aと受信データ3aの同期の
検出を行う。図2から、今回の場合も初めの基準データ
5aと受信データ3aの符号誤りビットの検出では、符
号誤りビットがある一定以上存在し、マスク回路13か
ら出力されているビットの最上位ビットを反転回路14
で反転させると、符号誤りビットは全く検出されていな
い。
【0041】この結果を受けた同期検出回路8は、カウ
ント値制御回路12にカウント値制御信号8bを発信す
る。カウント値制御信号8bを受信したカウント値制御
回路12は、出力信号12aをアドレスカウンタ4へ向
けて発信し、アドレスカウンタ4のカウント値を2カウ
ントずらす。
【0042】さらに、マスク回路11、13によって、
1つ上のビットのマスクを外す。引き込み動作3回目か
らは図4に示す。図3、4の場合、この時のビットが最
上位ビットとなるので、最後の引き込み動作となる。こ
の場合も、基準データ5aと受信データ3aの比較で
は、符号誤りビット数がある一定以上生じており、反転
回路14でマスク回路13の最上位ビットを反転させる
と、符号誤りビットは検出されない。これから、同期検
出回路8は、カウント値制御信号8bをカウント値制御
回路12に送信する。カウント値制御信号8bを受けた
カウント値制御回路12は、アドレスカウンタ4に信号
12aを送信し、アドレスカウンタ4のカウント値を4
カウントずらす。アドレスカウンタの最上位ビットまで
同期検出が終ったら、同期引き込みは完了する。
【0043】本発明は、上記の実施形態に限定されるも
のではなく、変形が可能である。例えば、上記の実施形
態ではアドレスカウンタとして3ビットカウンタを用い
たが、これ以外のビット数のカウンタを使用することも
可能である。また、同期検出回路は、同期引き込みの完
了し、同期が取れた後も同期監視を行い、同期がずれた
ときには再び同期化を図る構成とすることもできる。
【0044】
【発明の効果】以上に示したように、本発明のプログラ
ムパターンの同期引き込み方法では、プログラムパター
ンが格納された記憶手段に与えるアドレスを出力する、
アドレスカウンタのビットを制御することで、アドレス
カウンタのビット毎に同期検出を行っているため、アド
レスカウンタのビットの数だけ引き込み動作を行えばよ
い。すなわち、従来は、プログラムパターンを送信する
際に、引き込み動作は、プログラムパターンのビット数
をNとして、最大で(N−1)回必要だったが、本発明
による受信データの同期引き込み方法によれば、プログ
ラムパターンを読み出すアドレスカウンタのビット数だ
け行えばよい。従って、送信パターン長が長くなるほ
ど、符号誤り率測定において、受信データと基準データ
との同期引き込みを従来より短時間に行うことが可能と
なる。また、本発明の符号誤り率測定装置によれば、本
発明のプログラムパターンの同期引き込み方法を使用し
て、基準データと受信データとの同期をとるので、短時
間に同期を取ることができ、効率的に符号誤り率を測定
することができる。
【図面の簡単な説明】
【図1】本発明の符号誤り率測定装置の一実施形態のブ
ロック構成図である。
【図2】図1の符号誤り率測定装置における、プログラ
ムパターンの同期引き込み動作のフローチャートであ
る。
【図3】図1の符号誤り率測定装置における、プログラ
ムパターンの同期引き込み動作を説明するためのタイム
チャート(その1)である。
【図4】図1の符号誤り率測定装置における、プログラ
ムパターンの同期引き込み動作を説明するためのタイム
チャート(その2)である。
【図5】従来例の符号誤り率測定装置のブロック構成図
である。
【図6】図5の符号誤り率測定装置における、プログラ
ムパターンの同期引き込み動作を説明するためのタイム
チャートである。
【符号の説明】
1、4 アドレスカウンタ 2、5 RAM(ランダム・アクセス・メモリー) 3 測定対象 6 比較回路 7 符号誤りビットカウンタ 8 同期検出回路 9 送信部 10 受信部 11、13 マスク回路 12 カウント値制御回路 14 反転回路

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 プログラムパターンの受信にあたって、
    基準データと受信データとの同期を取るためのプログラ
    ムパターンの同期引込み方法であって、 1次送信アドレスを順次出力する第1工程と、 送信マスク指示に応じて前記1次送信アドレスをマスク
    し、2次送信アドレスを出力する第2工程と、 前記2次送信アドレスで指示されたアドレスのプログラ
    ムパターンデータを出力する第3工程と、 1次受信アドレスを順次出力する第4工程と、 受信マスク指示に応じて前記1次受信アドレスをマスク
    し、2次受信アドレスを出力する第5工程と、 前記2次受信アドレスにおいて、前記受信マスク手段に
    よってマスクされていない部分の最上位ビットを、反転
    指示に応じて反転し、3次受信アドレスを出力する第6
    工程と、 前記3次受信アドレスで指示されたアドレスのプログラ
    ムパターンデータを出力する第7工程と、 前記受信用記憶手段から出力された基準データと受信デ
    ータとを比較し、前記基準データと前記受信データとの
    同期状態を判定する第8工程と、 前記第8工程における判定結果に基づいて、前記反転指
    示及び受信アドレスカウンタの動作を前記受信マスク指
    示に応じたカウントだけ制御するカウント値制御指示を
    出力する第9工程とを備えることを特徴とするプログラ
    ムパターンの同期引き込み方法。
  2. 【請求項2】 前記第8工程で同期における同期検出後
    も前記基準データと前記受信データとの比較を継続し、
    同期状態を判定する第10工程と、 前記第10工程で同期がはずれたと判定した場合に、前
    記反転指示を出力し、再び前記基準データと前記受信デ
    ータとの同期化を図る第11工程とを更に備えることを
    特徴とする請求項1記載のプログラムパターンの同期引
    き込み方法。
  3. 【請求項3】 プログラムパターンを送信する送信装置
    と、前記送信装置から測定対象を介したデータを受信し
    て、符号誤りビット数を計数し、符号誤り率を測定する
    受信装置とを備える符号誤り率測定装置において、 前記送信装置は、 1次送信アドレスを順次出力する送信アドレスカウンタ
    と、 送信マスク指示に応じて前記1次送信アドレスをマスク
    し、2次送信アドレスを出力する送信マスク手段と、 前記プログラムパターンが格納され、前記2次送信アド
    レスで指示されたアドレスのプログラムパターンデータ
    を出力する送信用記憶手段とを備え、 前記受信装置は、 1次受信アドレスを順次出力する受信アドレスカウンタ
    と、 受信マスク指示に応じて前記1次受信アドレスをマスク
    し、2次受信アドレスを出力する受信マスク手段と、 前記2次受信アドレスにおいて、前記受信マスク手段に
    よってマスクされていない部分の最上位ビットを、反転
    指示に応じて反転し、3次受信アドレスを出力する反転
    手段と、 前記プログラムパターンが格納され、前記3次受信アド
    レスで指示されたアドレスのプログラムパターンデータ
    を出力する受信用記憶手段と、 前記受信用記憶手段から出力された基準データと受信デ
    ータとを比較し、前記基準データと前記受信データとの
    同期状態を判定するとともに、前記反転手段へ向けて反
    転指示を出力し、カウント値制御指示及び符号誤り率測
    定開始指示を出力する同期検出手段と、 前記カウント値制御指示に応じて、前記受信アドレスカ
    ウンタの動作を前記受信マスク指示に応じたカウントだ
    け制御するカウント値制御手段と、 前記符号誤り率測定開始指示に応じて、前記基準データ
    と前記受信データとを比較し、符号誤りビットの数だけ
    パルスを出力する比較手段と、 前記比較回路から出力されたパルスを計数する計数手段
    と、 計数されたパルスから符号誤り率を測定する測定手段と
    を備えることを特徴とする符号誤り率測定装置。
  4. 【請求項4】 前記同期検出回路は、同期検出後も前記
    基準データと前記受信データとの比較を継続し、同期が
    はずれたと判定した場合には、前記反転手段へ向けて反
    転指示を出力し、再び前記基準データと前記受信データ
    との同期化を図ることを特徴とする請求項3に記載の符
    号誤り率測定装置。
JP10087789A 1998-03-31 1998-03-31 プログラムパターンの同期引き込み方法及び符号誤り率測定装置 Pending JPH11284615A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10087789A JPH11284615A (ja) 1998-03-31 1998-03-31 プログラムパターンの同期引き込み方法及び符号誤り率測定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10087789A JPH11284615A (ja) 1998-03-31 1998-03-31 プログラムパターンの同期引き込み方法及び符号誤り率測定装置

Publications (1)

Publication Number Publication Date
JPH11284615A true JPH11284615A (ja) 1999-10-15

Family

ID=13924760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10087789A Pending JPH11284615A (ja) 1998-03-31 1998-03-31 プログラムパターンの同期引き込み方法及び符号誤り率測定装置

Country Status (1)

Country Link
JP (1) JPH11284615A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082890A (ja) * 2009-10-09 2011-04-21 Anritsu Corp 同期確立回路及び誤り率測定装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082890A (ja) * 2009-10-09 2011-04-21 Anritsu Corp 同期確立回路及び誤り率測定装置

Similar Documents

Publication Publication Date Title
US5727018A (en) Process for obtaining a signal indicating a synchronization error between a pseudo-random signal sequence from a transmitter and a reference pseudo-random signal sequence from a receiver
JP2641999B2 (ja) データ・フォーマット検出回路
JP2008035233A (ja) 狭帯域通信システムのフレーム同期回路
CN100459486C (zh) 标识通信时钟频率的数据处理设备
US5732089A (en) Bit error measurement circuit
US5528635A (en) Synchronization detecting circuit
JPH11284615A (ja) プログラムパターンの同期引き込み方法及び符号誤り率測定装置
JP2751673B2 (ja) デジタル通信システム用ビット誤り率測定装置
JP3265423B2 (ja) 伝送遅延時間測定装置
KR100419253B1 (ko) 이 쓰리 데이터 프레임 펄스 위치 검출 장치
JP3246044B2 (ja) 固定パターンのエラー測定装置
JPH08149112A (ja) 誤り測定装置
JP2762855B2 (ja) フレーム同期保護回路
JP2920778B2 (ja) 誤り測定装置
JPH11284604A (ja) バースト信号測定装置
JPH0993228A (ja) ビット誤り測定回路
JPS6145656A (ja) 遠隔符号誤り検出折返し補助装置
JPH07107139A (ja) データ疎通試験方法及びデータ疎通試験機
JP2853374B2 (ja) フレーム同期回路
SU1092738A1 (ru) Устройство дл автоматического вы влени ошибок дискретного канала св зи
JPH05191384A (ja) 誤り率検出回路
JP2990094B2 (ja) フレーム同期回路
JPH0425240A (ja) バースト信号監視回路
JPH07105786B2 (ja) 擬似ランダム信号の受信装置
JPH11177543A (ja) シリアル通信装置及びシリアル通信方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041001