JP2012225695A - 試験装置及び試験方法 - Google Patents
試験装置及び試験方法 Download PDFInfo
- Publication number
- JP2012225695A JP2012225695A JP2011091648A JP2011091648A JP2012225695A JP 2012225695 A JP2012225695 A JP 2012225695A JP 2011091648 A JP2011091648 A JP 2011091648A JP 2011091648 A JP2011091648 A JP 2011091648A JP 2012225695 A JP2012225695 A JP 2012225695A
- Authority
- JP
- Japan
- Prior art keywords
- prbs
- test
- pattern
- header
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
【解決手段】測定制御部3により制御されるPRBS発生部1と、このPRBS発生部1からのPRBS信号を試験信号として試験対象部4に入力し、この試験対象部4から出力されたPRBS信号の正常性を検査するPRBS検出部2とを備え、PRBS発生部1は、PRBSパターン信号にPRBSパターンのヘッダーを付加した試験信号を出力して前記試験対象部4に入力する構成を有し、PRBS検出部2は、試験対象部4から出力された試験信号のヘッダーを検出し、このヘッダーのパターンに従ったPRBS比較パターンを発生して、試験対象部4から出力されたPRBSパターンの試験信号と照合する構成及び処理過程を有する。
【選択図】図1
Description
2 PRBS検出部
3 測定制御部
4 試験対象部
11 レジスタ
12 ヘッダー制御イネーブル生成部
13 ヘッダー付加部
14 ヘッダー生成部
15 PRBSパターン生成部
21 ヘッダー検出部
22 比較部
23 PRBSパターン生成部
24 エラーカウンタ
Claims (4)
- 測定制御部により制御されるPRBS発生部と、該PRBS発生部からのPRBS信号を試験信号として試験対象部に入力し、該試験対象部から出力されたPRBS信号の正常性を検査するPRBS検出部とを備えた試験装置に於いて、
前記PRBS発生部は、PRBSパターン信号にPRBSパターンのヘッダーを付加した試験信号を前記試験対象部に入力する構成を有し、
前記PRBS検出部は、前記試験対象部から出力された前記試験信号の前記ヘッダーを検出し、該ヘッダーのパターンによるPRBS比較パターンを発生して、前記試験対象部から出力された前記試験信号と照合する構成を有する
ことを特徴とする試験装置。 - 前記PRBS発生部は、PRBSパターン生成部と、該PRBSパターン生成部を構成する各フリップフロップの出力信号をヘッダー制御イネーブル信号のタイミングにヘッダーとするヘッダー生成部と、前記PRBSパターン生成部からのPRBSパターン信号に前記ヘッダー生成部からのヘッダーを付加して、前記試験対象部に入力する試験信号とするヘッダー付加部とを備えたことを特徴とする請求項1記載の試験装置。
- 前記PRBS検出部は、前記試験対象部から出力されたPRBSパターン信号を入力して前記ヘッダーを検出するヘッダー検出部と、該ヘッダー検出部により検出した前記ヘッダーのPRBSパターンを並列的に設定する複数のフリップフロップ構成のPRBS比較パターン生成部と、該PRBS比較パターン生成部からのPRBS比較パターンと前記ヘッダー検出部を介した前記PRBSパターン信号とを比較する比較部と、該比較部による比較不一致をエラーとしてカウントするエラーカウンタとを備えたことを特徴とする請求項1記載の試験装置。
- 測定制御部により制御されるPRBS発生部からのPRBS信号を試験信号として試験対象部に入力し、該試験対象部から出力されるPRBS信号の正常性をPRBS検出部により検査する試験方法に於いて、
前記PRBS発生部のPRBSパターン生成部からのPRBSパターンをヘッダーとして、該PRBS発生部からのPRBSパターンの先頭に付加して試験信号とし、該試験信号を前記試験対象部に入力し、該試験対象部から出力された前記PRBSパターンのヘッダーを検出して、該ヘッダーのPRBSパターンに従ったPRBS比較パターンを発生させて、前記試験対象部から出力された前記試験信号と照合する処理過程を含むことを特徴とする試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011091648A JP5627533B2 (ja) | 2011-04-18 | 2011-04-18 | 試験装置及び試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011091648A JP5627533B2 (ja) | 2011-04-18 | 2011-04-18 | 試験装置及び試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012225695A true JP2012225695A (ja) | 2012-11-15 |
JP5627533B2 JP5627533B2 (ja) | 2014-11-19 |
Family
ID=47276035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011091648A Expired - Fee Related JP5627533B2 (ja) | 2011-04-18 | 2011-04-18 | 試験装置及び試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5627533B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0470025A (ja) * | 1990-07-09 | 1992-03-05 | Anritsu Corp | 誤り測定装置 |
JPH04192830A (ja) * | 1990-11-27 | 1992-07-13 | Anritsu Corp | 試験装置 |
JPH0730530A (ja) * | 1993-07-09 | 1995-01-31 | Nec Corp | Pn符号検査回路 |
JP2004153592A (ja) * | 2002-10-31 | 2004-05-27 | Mitsubishi Electric Corp | パターン同期引き込み装置及びパターン同期引き込み方法 |
JP2008153873A (ja) * | 2006-12-15 | 2008-07-03 | Anritsu Corp | パケットエラー測定装置 |
JP2010010793A (ja) * | 2008-06-24 | 2010-01-14 | Yokogawa Electric Corp | ネットワーク試験システム |
-
2011
- 2011-04-18 JP JP2011091648A patent/JP5627533B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0470025A (ja) * | 1990-07-09 | 1992-03-05 | Anritsu Corp | 誤り測定装置 |
JPH04192830A (ja) * | 1990-11-27 | 1992-07-13 | Anritsu Corp | 試験装置 |
JPH0730530A (ja) * | 1993-07-09 | 1995-01-31 | Nec Corp | Pn符号検査回路 |
JP2004153592A (ja) * | 2002-10-31 | 2004-05-27 | Mitsubishi Electric Corp | パターン同期引き込み装置及びパターン同期引き込み方法 |
JP2008153873A (ja) * | 2006-12-15 | 2008-07-03 | Anritsu Corp | パケットエラー測定装置 |
JP2010010793A (ja) * | 2008-06-24 | 2010-01-14 | Yokogawa Electric Corp | ネットワーク試験システム |
Also Published As
Publication number | Publication date |
---|---|
JP5627533B2 (ja) | 2014-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104598342B (zh) | 内存的检测方法和装置 | |
US20070101216A1 (en) | Method to locate logic errors and defects in digital circuits | |
JP4941868B2 (ja) | 半導体装置、並びに半導体装置の設計方法、設計装置、および故障検出方法 | |
US7260493B2 (en) | Testing a device under test by sampling its clock and data signal | |
JP2014174131A (ja) | 受信回路、半導体集積回路及び試験方法 | |
Zheng et al. | DScanPUF: A delay-based physical unclonable function built into scan chain | |
JP2016510498A (ja) | データ依存型回路経路応答を使用する一意でクローン化不能なプラットフォーム識別子 | |
CN105372577A (zh) | 芯片上变异侦测方法和集成电路 | |
JP5179726B2 (ja) | 半導体デバイス | |
US7216273B2 (en) | Method for testing non-deterministic device data | |
WO2006095715A1 (ja) | 試験装置、試験方法、電子デバイスの生産方法、試験シミュレータ、及び試験シミュレーション方法 | |
US20100251042A1 (en) | Double data rate memory physical interface high speed testing using self checking loopback | |
US8543368B1 (en) | Method and system for testing | |
Karimi et al. | Testing of clock-domain crossing faults in multi-core system-on-chip | |
JP5627533B2 (ja) | 試験装置及び試験方法 | |
JP2006292646A (ja) | Lsiのテスト方法 | |
JPWO2008152695A1 (ja) | 電子装置、電子装置の試験方法 | |
Robertson et al. | Testing high-speed, large scale implementation of SerDes I/Os on chips used in throughput computing systems | |
US7844875B2 (en) | Programmable test clock generation responsive to clock signal characterization | |
US7401272B1 (en) | Apparatus and method for high speed sampling or testing of data signals using automated testing equipment | |
JP2017059185A (ja) | スキャンテスト回路及びスキャンテスト装置 | |
CN108155979B (zh) | 一种检测设备 | |
CN106896309A (zh) | 信号处理装置及方法、信号偏移检测系统及方法 | |
JP2006064607A (ja) | Icテスタ | |
US9201116B1 (en) | Method of generating test patterns for detecting small delay defects |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140930 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140930 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5627533 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |