WO2006095715A1

WO2006095715A1 - 試験装置、試験方法、電子デバイスの生産方法、試験シミュレータ、及び試験シミュレーション方法

Info

Publication number: WO2006095715A1
Application number: PCT/JP2006/304334
Authority: WO
Inventors: Hideki Tada; Mitsuo Hori; Takahiro Kataoka; Hiroyuki Sekiguchi
Original assignee: Advantest Corporation
Priority date: 2005-03-07
Filing date: 2006-03-07
Publication date: 2006-09-14
Also published as: EP1870725B1; EP1870725A1; US20060247882A1; TWI401448B; EP1870725A4; CN101133340B; CN101133340A; JP2006242878A; DE602006016417D1; US7532994B2; KR20070116245A; TW200636272A; JP4820560B2

Abstract

　電子デバイスから出力される複数の出力信号のそれぞれが変化するタイミングの相関について試験することにより、電子デバイスの良否を、より高い精度で識別する。電子デバイスに試験信号を与えると共に、複数の出力信号をそれぞれ期待値と比較することによって、電子デバイスを試験する試験装置であって、一つの出力信号が変化したことを検出する基準タイミング検出手段と、一つの出力信号が変化してから、他の一つの出力信号が変化するまでの最小時間を予め設定する設定手段と、一つの出力信号の変化が検出されてから、最小時間が経過したタイミングで、他の一つの出力信号の値を取り込む取込手段と、取り込まれた他の一つの出力信号の値が、最小時間が経過した後に他の一つの出力信号が取るべき値と一致しなかったときに、電子デバイスを不良品として識別する識別手段とを備える試験装置を提供する。

Description

明細書

試験装置、試験方法、電子デバイスの生産方法、試験シミュレータ、及び試験シミュレーション方法

技術分野

[0001] 本発明は、検査対象から出力される差動信号を形成する一対の信号間の電位差と

、所定の閾値電位との間の大小関係を導出する電位比較器に関するものである。本出願は、下記の日本出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。

特願 2005— 062044 出願曰 2005年 3月 7曰

背景技術

[0002] 従来、電子回路の特性等を検査する検査装置が知られて!/、る。かかる検査装置は、具体的には検査対象たる電子回路から出力された電気信号に対して、電位比較器によって所定の閾値電圧と比較を行い、比較結果に基づき電子回路の良否等を判定する機能を有する。従って、検査装置による検査の信頼性は電位比較を行う電位比較器の比較精度に大きく依存することとなり、検査装置を構成する電位比較器は検査の信頼性等の観点から非常に重要なものとなる。

[0003] ところで、転送速度の高速化、耐ノイズ特性の向上等を目的として、それまでのシンダルエンド転送に替えてヽゎゆる差動伝送方式を利用した技術が提案されてヽる。差動伝送方式は、 2本の伝送線を用いて信号転送を行う技術であって、具体的には、 2本の伝送線を経由して伝送される 2つの電気信号間の電位差に基づき Highまたは Lowの判定が行われる。このような差動伝送方式を利用した電子回路の増加に対応して、電子回路の特性検査等を行う検査装置の分野でも、差動伝送方式に対応した電位比較器を備えた検査装置の実現が要請されて、る。

[0004] 特許文献 1 :特開 2002— 215712号公報

発明の開示

発明が解決しょうとする課題 [0005] しかしながら、従来の試験装置及び試験シミュレータは、電子デバイス或いは当該電子デバイスをシミュレートするデバイスシミュレータ力複数の出力信号が出力される場合であっても、それぞれの出力信号を独立して試験している。従って、当該複数の出力信号の間で、それぞれの出力信号が変化するタイミングが相関している場合であっても、その相関に基づいて電子デバイスを試験して、良否を識別することはできなかった。

[0006] そこで本発明は、上記の課題を解決することができる試験装置、試験方法、電子デバイスの生産方法、試験シミュレータ、及び試験シミュレーション方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。課題を解決するための手段

[0007] 上記課題を解決するために、本発明の第 1の形態においては、電子デバイスに試験信号を与えると共に、試験信号に応じて電子デバイス力出力される複数の出力信号を、それぞれ期待値と比較することによって、電子デバイスが期待された動作を行うか否かを試験する試験装置であって、一つの出力信号が変化したことを検出する基準タイミング検出手段と、一つの出力信号が変化してから、他の一つの出力信号が変化するまでの最小時間を予め設定する設定手段と、基準タイミング検出手段が一つの出力信号の変化を検出してから、最小時間が経過したタイミングで、他の一つの出力信号の値を取り込む取込手段と、取込手段によって取り込まれた他の一つの出力信号の値が、最小時間が経過した後に他の一つの出力信号が取るべき値と一致しな力つたときに、電子デバイスを不良品として識別する識別手段とを備える。

[0008] 取込手段は、基準タイミング検出手段が一つの出力信号の変化を検出してから、最小時間が経過したタイミングで、ストローブ信号を生成するストローブ生成手段と、ストローブ信号によって、他の一つの出力信号の値を取り込むコンパレータとを有してもよい。当該試験装置は、一つの出力信号の値が変化して力最小時間が経過したタイミングで他の一つの出力信号が取るべき値を、期待値として予め保持する期待値保持手段を更に備えてもよい。最小時間は、電子デバイスカゝら出力信号を受け取つて動作する他の電子デバイスに対する、一つの出力信号のセットアップ時間、また

、ずれかであってもよ!/、。

[0009] また、本発明の第 2の形態においては、電子デバイスに試験信号を与えると共に、試験信号に応じて電子デバイスから出力される複数の出力信号を、それぞれ期待値と比較することによって、電子デバイスが期待された動作を行うか否かを試験する試験方法であって、一つの出力信号が変化したことを検出する基準タイミング検出ステップと、一つの出力信号が変化してから、他の一つの出力信号が変化するまでの最小時間を予め設定する設定ステップと、基準タイミング検出ステップにおいて一つの出力信号の変化が検出されてから、最小時間が経過したタイミングで、他の一つの出力信号の値を取り込む取込ステップと、取込ステップにお!ヽて取り込まれた他の一つの出力信号の値力最小時間が経過した後に他の一つの出力信号が取るべき値と一致しなカゝつたときに、電子デバイスを不良品として識別する識別ステップとを備える。

[0010] また、本発明の第 3の形態においては、電子デバイスに試験信号を与えると共に、試験信号に応じて電子デバイスから出力される複数の出力信号を、それぞれ期待値と比較することによって、期待された動作を行う電子デバイスを選別生産する電子デバイスの生産方法であって、一つの出力信号が変化したことを検出する基準タイミング検出ステップと、一つの出力信号が変化してから、他の一つの出力信号が変化するまでの最小時間を予め設定する設定ステップと、基準タイミング検出ステップにおいて一つの出力信号の変化が検出されてから、最小時間が経過したタイミングで、他の一つの出力信号の値を取り込む取込ステップと、取込ステップにおいて取り込まれた他の一つの出力信号の値力最小時間が経過した後に他の一つの出力信号が取るべき値と一致しな力たときに、電子デバイスを不良品として識別する識別ステップとを備える。

[0011] また、本発明の第 4の形態においては、電子デバイスの動作をシミュレートするデバイスシミュレータに試験信号を与えると共に、試験信号に応じてデバイスシミュレータ力も出力される複数の出力信号を、それぞれ期待値と比較することによって、電子デバイスが期待された動作を行うか否かを試験する試験シミュレータであって、一つの出力信号が変化したことを検出する基準タイミング検出手段と、一つの出力信号が変化してから、他の一つの出力信号が変化するまでの最小時間を予め設定する設定手段と、基準タイミング検出手段が一つの出力信号の変化を検出してから、最小時間が経過したタイミングで、他の一つの出力信号の値を取り込む取込手段と、取込手段によって取り込まれた他の一つの出力信号の値力最小時間が経過した後に他の一つの出力信号が取るべき値と一致しな力つたときに、電子デバイスを不良品として識別する識別手段とを備える。

[0012] また、本発明の第 5の形態においては、電子デバイスに試験信号を与えると共に、試験信号に応じて電子デバイスから出力される複数の出力信号を、それぞれ期待値と比較することによって、電子デバイスが期待された動作を行うか否かを試験する試験装置であって、一つの出力信号が変化したことを検出する基準タイミング検出手段と、一つの出力信号が変化してから、他の一つの出力信号が変化するまでの最小時間を予め設定する設定手段と、基準タイミング検出手段が一つの出力信号の変化を検出してから、他の一つの出力信号が変化するまでの経過時間を検出する経過時間検出手段と、経過時間が前期最小時間より短いときに、電子デバイスを不良品として識別する識別手段とを備える。

[0013] また、本発明の第 6の形態においては、電子デバイスに試験信号を与えると共に、試験信号に応じて電子デバイスから出力される複数の出力信号を、それぞれ期待値と比較することによって、電子デバイスが期待された動作を行うか否かを試験する試験方法であって、一つの出力信号が変化したことを検出する基準タイミング検出ステップと、一つの出力信号が変化してから、他の一つの出力信号が変化するまでの最小時間を予め設定する設定ステップと、基準タイミング検出ステップにおいて一つの出力信号の変化が検出されてから、他の一つの出力信号が変化するまでの経過時間を検出する経過時間検出ステップと、経過時間が前期最小時間より短いときに、電子デバイスを不良品として識別する識別ステップとを備える。

[0014] また、本発明の第 7の形態においては、電子デバイスに試験信号を与えると共に、試験信号に応じて電子デバイスから出力される複数の出力信号を、それぞれ期待値と比較することによって、期待された動作を行う電子デバイスを選別生産する電子デバイスの生産方法であって、一つの出力信号が変化したことを検出する基準タイミング検出ステップと、一つの出力信号が変化してから、他の一つの出力信号が変化するまでの最小時間を予め設定する設定ステップと、基準タイミング検出ステップにおいて一つの出力信号の変化が検出されてから、他の一つの出力信号が変化するまでの経過時間を検出する経過時間検出ステップと、経過時間が前期最小時間より短いときに、電子デバイスを不良品として識別する識別ステップとを備える。

[0015] また、本発明の第 8の形態においては、電子デバイスの動作をシミュレートするデバイスシミュレータに試験信号を与えると共に、試験信号に応じてデバイスシミュレータ力も出力される複数の出力信号を、それぞれ期待値と比較することによって、電子デバイスが期待された動作を行うか否かを試験する試験シミュレータであって、一つの出力信号が変化したことを検出する基準タイミング検出手段と、一つの出力信号が変化してから、他の一つの出力信号が変化するまでの最小時間を予め設定する設定手段と、基準タイミング検出手段が一つの出力信号の変化を検出してから、他の一つの出力信号が変化するまでの経過時間を検出する経過時間検出手段と、経過時間が前期最小時間より短いときに、電子デバイスを不良品として識別する識別手段とを備える。

[0016] また、本発明の第 9の形態においては、電子デバイスに複数の試験信号を与えると共に、複数の試験信号に応じて電子デバイスから出力される複数の出力信号を、それぞれ期待値と比較することによって、電子デバイスを正しく試験することができるか否かをテストする試験装置であって、一つの試験信号が変化する時刻を取得する基準タイミング取得手段と、一つの試験信号が変化してから、他の一つの試験信号が変化するまでの最小時間を予め設定する設定手段と、基準タイミング取得手段によつて取得された、一つの試験信号が変化する時刻から、最小時間が経過したタイミングで、他の一つの試験信号の値を検出する試験信号検出手段と、検出手段によって検出された他の一つの試験信号の値力最小時間が経過した後に他の一つの試験信号が取るべき値として予め格納されている値と一致しなかったときに、電子デバイスを正しく試験することができな、と判断してその旨を通知する通知手段とを備える。

[0017] また、本発明の第 10の形態においては、電子デバイスの動作をシミュレートするデバイスシミュレータに複数の試験信号を与えると共に、複数の試験信号に応じてデバイスシミュレータから出力される複数の出力信号を、それぞれ期待値と比較することによって、電子デバイスを正しく試験することができる力否かをテストする試験シミュレータであって、一つの試験信号が変化する時刻を取得する基準タイミング取得手段と、一つの試験信号が変化してから、他の一つの試験信号が変化するまでの最小時間を予め設定する設定手段と、基準タイミング取得手段によって取得された、一つの試験信号が変化する時刻から、最小時間が経過したタイミングで、他の一つの試験信号の値を検出する試験信号検出手段と、検出手段によって検出された他の一つの試験信号の値力最小時間が経過した後に他の一つの試験信号が取るべき値として予め格納されている値と一致しな力つたときに、電子デバイスを正しく試験することができな、と判断してその旨を通知する通知手段とを備える。

[0018] また、本発明の第 11の形態においては、電子デバイスの動作をシミュレートするデバイスシミュレータに複数の試験信号を与えると共に、複数の試験信号に応じてデバイスシミュレータから出力される複数の出力信号を、それぞれ期待値と比較することによって、電子デバイスを正しく試験することができる力否かをテストする試験シミュレーシヨン方法であって、一つの試験信号が変化する時刻を取得する基準タイミング取得ステップと、一つの試験信号が変化してから、他の一つの試験信号が変化するまでの最小時間を予め設定する設定ステップと、基準タイミング取得ステップにおヽて取得された、一つの試験信号が変化する時刻から、最小時間が経過したタイミングで、他の一つの試験信号の値を検出する試験信号検出ステップと、検出ステップにおいて検出された他の一つの試験信号の値力最小時間が経過した後に他の一つの試験信号が取るべき値として予め格納されている値と一致しなかったときに、電子デバイスを正しく試験することができな、と判断してその旨を通知する通知ステップとを備える。当該試験シミュレーション方法は、通知ステップにおいて通知が行われた後に、修正された試験信号のパターンを格納する格納ステップを更に備え、格納ステツプの後に、再度、基準タイミング取得ステップ、及び試験信号検出ステップを実施してもよい。

[0019] また、本発明の第 12の形態においては、電子デバイスの動作をシミュレートするデバイスシミュレータに複数の試験信号を与え、複数の試験信号に応じてデバイスシミユレ一タカ出力される複数の出力信号を、それぞれ期待値と比較することによって、電子デバイスを正しく試験することができるカゝ否かをテストすると共に、当該テストに用いた試験信号のパターンを用いて電子デバイスの実物を試験して、期待された動作を行う電子デバイスを選別生産する電子デバイスの生産方法であって、一つの試験信号が変化する時刻を取得する基準タイミング取得ステップと、一つの試験信号が変化してから、他の一つの試験信号が変化するまでの最小時間を予め設定する設定ステップと、基準タイミング取得ステップにおいて取得された、一つの試験信号が変化する時刻から、最小時間が経過したタイミングで、他の一つの試験信号の値を検出する試験信号検出ステップと、検出ステップにおいて検出された他の一つの試験信号の値が、最小時間が経過した後に他の一つの試験信号が取るべき値として予め格納されている値と一致しな力つたときに、電子デバイスを正しく試験することができないと判断してその旨を通知する通知ステップと、通知ステップにおいて通知が行われた後に、修正された試験信号のパターンを格納する格納ステップと、格納ステツプの後に、再度、基準タイミング取得ステップ、及び試験信号検出ステップを実施させる繰り返しステップと、検出ステップにおいて検出された他の一つの試験信号の値力最小時間が経過した後に他の一つの試験信号が取るべき値と一致した場合に、修正された試験信号のパターンを用いて、電子デバイスの実物を試験する実試験ステツプと、実試験ステップによって、電子デバイス力得られた出力信号の値が期待値と一致した場合に、当該電子デバイスを良品として識別する識別ステップとを備える。

また、本発明の第 13の形態においては、電子デバイスに複数の試験信号を与えると共に、複数の試験信号に応じてデバイスシミュレータから出力される複数の出力信号を、それぞれ期待値と比較することによって、電子デバイスを正しく試験することができる力否かをテストする試験装置であって、一つの試験信号が変化する時刻を取得する基準タイミング取得手段と、一つの試験信号が変化してから、他の一つの試験信号が変化するまでの最小時間を予め設定する設定手段と、基準タイミング取得手段によって取得された、一つの試験信号が変化する時刻から、他の一つの試験信号が変化するまでの経過時間を検出する経過時間検出手段と、経過時間が前期最小時間より短いときに、電子デバイスを正しく試験することができないと判断してその旨を通知する通知手段とを備える。

[0021] また、本発明の第 14の形態においては、電子デバイスの動作をシミュレートするデバイスシミュレータに複数の試験信号を与えると共に、複数の試験信号に応じてデバイスシミュレータから出力される複数の出力信号を、それぞれ期待値と比較することによって、電子デバイスを正しく試験することができる力否かをテストする試験シミュレータであって、一つの試験信号が変化する時刻を取得する基準タイミング取得手段と、一つの試験信号が変化してから、他の一つの試験信号が変化するまでの最小時間を予め設定する設定手段と、基準タイミング取得手段によって取得された、一つの試験信号が変化する時刻から、他の一つの試験信号が変化するまでの経過時間を検出する経過時間検出手段と、経過時間が前期最小時間より短いときに、電子デバイスを正しく試験することができな、と判断してその旨を通知する通知手段とを備える

[0022] また、本発明の第 15の形態においては、電子デバイスの動作をシミュレートするデバイスシミュレータに複数の試験信号を与えると共に、複数の試験信号に応じてデバイスシミュレータから出力される複数の出力信号を、それぞれ期待値と比較することによって、電子デバイスを正しく試験することができる力否かをテストする試験シミュレーシヨン方法であって、一つの試験信号が変化する時刻を取得する基準タイミング取得ステップと、一つの試験信号が変化してから、他の一つの試験信号が変化するまでの最小時間を予め設定する設定ステップと、基準タイミング取得ステップにおヽて取得された、一つの試験信号が変化する時刻から、他の一つの試験信号が変化するまでの経過時間を検出する経過時間検出ステップと、経過時間が前期最小時間より短、ときに、電子デバイスを正しく試験することができな、と判断してその旨を通知する通知ステップとを備える。当該試験シミュレーション方法は、通知ステップにおいて通知が行われた後に、修正された試験信号のパターンを格納する格納ステップを更に備え、格納ステップの後に、再度、基準タイミング取得ステップ、及び経過時間検出ステップを実施してもよい。

[0023] また、本発明の第 16の形態においては、電子デバイスの動作をシミュレートするデバイスシミュレータに複数の試験信号を与え、複数の試験信号に応じてデバイスシミユレ一タカ出力される複数の出力信号を、それぞれ期待値と比較することによって、電子デバイスを正しく試験することができるカゝ否かをテストすると共に、当該テストに用いた試験信号のパターンを用いて電子デバイスの実物を試験して、期待された動作を行う電子デバイスを選別生産する電子デバイスの生産方法であって、一つの試験信号が変化する時刻を取得する基準タイミング取得ステップと、一つの試験信号が変化してから、他の一つの試験信号が変化するまでの最小時間を予め設定する設定ステップと、基準タイミング取得ステップにおいて取得された、一つの試験信号が変化する時刻から、他の一つの試験信号が変化するまでの経過時間を検出する経過時間検出ステップと、経過時間が前期最小時間より短いときに、電子デバイスを正しく試験することができな、と判断してその旨を通知する通知ステップと通知ステップにお、て通知が行われた後に、修正された試験信号のパターンを格納する格納ステップと、格納ステップの後に、再度、基準タイミング取得ステップ、及び経過時間検出ステップを実施させる繰り返しステップと、検出ステップにおいて検出された他の一つの試験信号の値力最小時間が経過した後に他の一つの試験信号が取るべき値と一致した場合に、修正された試験信号のパターンを用いて、電子デバイスの実物を試験する実試験ステップと、実試験ステップによって、電子デバイスカゝら得られた出力信号の値が期待値と一致した場合に、当該電子デバイスを良品として識別する識別ステップとを備える。

発明の効果

[0024] 本発明によれば、電子デバイスから出力される複数の出力信号の間における、それぞれの出力信号が変化するタイミングの相関につ、て試験することにより、当該電子デバイスの良否を、より高い精度で識別することができる。

[0025] なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなぐこれらの特徴群のサブコンビネーションもまた、発明となりうる。

発明を実施するための最良の形態

[0026] 以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範隨こかかる発明を限定するものではなぐまた実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

[0027] 図 1は、本発明の第 1の実施形態に係る試験システム 10の機能構成の一例を示すブロック図である。試験システム 10は、試験制御装置 12、試験装置 14、及び DUT( Device Under Test:被試験デバイス） 16を備える。試験システム 10は、試験装置 14により、電子デバイスである DUT16を試験する。試験制御装置 12は、試験装置 14を制御して、 DUT16の試験を試験装置 14に実行させる。試験装置 14は、 DU T16に試験信号を与えると共に、試験信号に応じて DUT16から出力される複数の出力信号を、それぞれ期待値と比較することによって、 DUT16が期待された動作を行うか否かを試験する。 DUT16は、試験装置 14から与えられた試験信号に応じて複数の出力信号を発生し、 DUT16に設けられた複数のピンのそれぞれを用いて、当該複数の出力信号のそれぞれを出力する。

[0028] 本発明の第 1の実施形態に係る試験装置 14は、従来の試験装置を用いた機能試験のように、 DUT16から出力される複数の出力信号のそれぞれを期待値と比較する処理を出力信号毎に独立して行うことによって DUT16を試験するだけでなぐ複数の出力信号の間における、それぞれの出力信号が変化するタイミングの相関についても試験することにより、 DUT16の良否を、より高い精度で識別することを目的とする

[0029] なお、本例において説明する、変化するタイミングが相関している複数の出力信号とは、例えば、 DUT16が、 DRAM等の他の電子デバイスに対して、アドレスを指定する信号を出力する場合における、アドレス信号と、当該アドレス信号が示すアドレス値をロウアドレスとして入力するタイミングを示すロウアドレスストローブ (RAS)信号、または当該アドレス信号が示すアドレス値をカラムアドレスとして入力するタイミングを示すカラムアドレスストローブ（CAS)信号とであってよ！、。

[0030] 試験装置 14は、パターン発生手段 100、タイミング発生手段 110、波形成形手段 1 20、ドライバ 130、基準タイミング検出手段 140、設定手段 150、取込手段 160、期待値保持手段 170、及び識別手段 180を有する。パターン発生手段 100は、試験制御装置 12の制御に基づ、て、 DUT16に与えるべき試験信号のパターンを発生し、発生した試験信号のパターンを波形成形手段 120に出力する。また、パターン発生手段 100は、発生した試験信号のパターンに対応する、当該試験信号が与えられた場合に DUT16が出力する出力信号の期待値を示す情報を生成し、生成した情報を期待値保持手段 170に出力する。ここで、期待値を示す情報は、例えば、 DUT16 が出力する複数の出力信号のうち、一つの出力信号と、他の一つの出力信号との間で、それぞれの出力信号が変化するタイミングが相関している場合に、当該一つの出力信号が変化してから、当該他の一つの出力信号が変化するまでの最小時間が経過したタイミングにおいて、当該他の一つの出力信号が取るべき値を含んでいてよい。タイミング発生手段 110は、試験制御装置 12の制御に基づいて、 DUT16に試験信号を与えるべきタイミングを発生し、当該タイミングを示す情報を波形成形手段 1 20、基準タイミング検出手段 140、及び期待値保持手段 170に出力する。

[0031] 波形成形手段 120は、パターン発生手段 100から受け取った、 DUT16に与えるべき試験信号のパターンと、タイミング発生手段 110から受け取った、 DUT16に試験信号を与えるべきタイミングを示す情報とに基づいて、 DUT16に与えるべき試験信号の波形を成形し、ドライバ 130に出力する。ドライバ 130は、波形成形手段 120 力も受け取った試験信号を、 DUT16に与える。なお、試験装置 14は、 DUT16に設けられた複数のピンのそれぞれに対応した複数のピンカードを有してヽてよく、ピン力ード毎に設けられたドライバ 130のそれぞれを用いて、当該複数のピンのそれぞれに、互いに異なる試験信号を与えてよい。そして、 DUT16は、与えられた試験信号に応じて複数の出力信号を発生し、発生した出力信号を、基準タイミング検出手段 140 及び取込手段 160に出力する。

[0032] 基準タイミング検出手段 140は、 DUT16が出力した複数の出力信号のうち、一つの出力信号が変化したことを検出する。例えば、基準タイミング検出手段 140は、複数のストローブ信号を生成すると共に、当該複数のストローブ信号のそれぞれに従つて、当該一つの出力信号の値を取り込み、取り込んだ値が前回取り込んだ値力変化した力否かによって、当該一つの出力信号が変化したことを検出してよい。そして、基準タイミング検出手段 140は、当該一つの出力信号が変化したタイミングを示す情報を、取込手段 160に出力する。設定手段 150は、 DUT16が出力する複数の出力信号のうち、一つの出力信号と、他の一つの出力信号との間で、それぞれの出力信号が変化するタイミングが相関している場合に、当該一つの出力信号が変化してから、当該他の一つの出力信号が変化するまでの最小時間を、例えば試験制御装置 12の制御に基づいて予め設定する。そして、設定手段 150は、設定した最小時間を示す情報を、取込手段 160に出力する。

[0033] 取込手段 160は、ストローブ生成手段 162及びコンパレータ 164を含み、基準タイミング検出手段 140がーつの出力信号の変化を検出してから、設定手段 150によつて設定された最小時間が経過したタイミングで、他の一つの出力信号の値を取り込む。ストローブ生成手段 162は、基準タイミング検出手段 140がーつの出力信号の変化を検出してから、設定された最小時間が経過したタイミングで、ストローブ信号を生成し、生成したストローブ信号をコンパレータ 164に出力する。なお、ストローブ生成手段 162は、タイミング発生手段 110と一体であってもよい。コンパレータ 164は、ストローブ生成手段 162によって生成されたストローブ信号によって、 DUT16が出力する他の一つの出力信号の値を取り込む。具体的には、コンパレータ 164は、生成されたストローブ信号が示すタイミングで、他の一つの出力信号の値を基準電圧と比較し

、比較結果である論理値を、当該他の一つの出力信号の値としてよい。そして、コンパレータ 164は、他の一つの出力信号の値を、識別手段 180に出力する。

[0034] 期待値保持手段 170は、パターン発生手段 100から受け取った期待値を示す情報と、タイミング発生手段 110から受け取った、試験信号を DUT16に与えるべきタイミングとに基づいて、 DUT16が当該試験信号に対応して出力する出力信号の期待値を生成し、生成した期待値を予め保持する。具体的には、期待値保持手段 170は、 DUT16が出力する複数の出力信号のうち、一つの出力信号と、他の一つの出力信号との間で、それぞれの出力信号が変化するタイミングが相関している場合に、当該一つの出力信号の値が変化してから、設定手段 150によって設定された最小時間が経過したタイミングで、当該他の一つの出力信号が取るべき値を、期待値として予め保持する。

[0035] 識別手段 180は、取込手段 160によって取り込まれた出力信号と、期待値保持手段 170が保持している期待値とを比較することにより、 DUT16の良否を識別する。具体的には、識別手段 180は、取込手段 160によって取り込まれた他の一つの出力信号の値が、設定された最小時間が経過した後に他の一つの出力信号が取るべき値として、期待値保持手段 170に格納されている期待値と一致しな力つたときに、 D UT16を不良品として識別する。そして、識別手段 180は、 DUT16に対する良否の識別結果を試験制御装置 12に出力し、利用者等に提示する。

[0036] なお、以上において、試験装置 14は、複数の出力信号の間における、変化のタイミングの相関に基づ、て DUT16の良否を識別するとして説明したが、試験装置 14は、更に、従来の試験装置による機能試験と同様に、予め定められたタイミングで、複数の出力信号のそれぞれを期待値保持手段 170に格納されている期待値と比較することにより、 DUT16の良否を識別してよい。

[0037] 本発明の第 1の実施形態に係る試験装置 14によれば、電子デバイスが出力する複数の出力信号の間で、それぞれの出力信号が変化するタイミングが相関している場合に、その相関に基づいて当該電子デバイスを試験することができる。これにより、従来の機能試験を行った場合にぉ、て、予め定められたタイミングにおけるそれぞれの出力信号の値が期待値と一致している場合であっても、それぞれの出力信号が、予め定められた相関を満足していない、即ち、一つの出力信号が変化してから、予め設定された最小時間が経過したタイミングにおける他の一つの出力信号の値が、期待値と異なっている場合には、電子デバイスを不良品として識別することができる。また、逆に、従来の機能試験を行った場合において、予め定められたタイミングにおけるそれぞれの出力信号の値が期待値と一致していなくとも、それぞれの出力信号が変化するタイミングが一様に変位していることによって、それぞれの出力信号が予め定められた相関を満足している場合には、電子デバイスを良品として識別することができる。以上のように、試験装置 14によれば、従来の機能試験のみを行う試験装置と比べて、より高い精度で、また、より柔軟に電子デバイスの試験を行うことができる

[0038] また、試験装置 14によれば、複数の出力信号のうち、一つの出力信号が変化したタイミングから、最小時間が経過したタイミングで発生したストローブ信号に従って、他の一つの出力信号の値を取り込むことにより、それぞれの出力信号における相関を確実に試験することができる。更に、試験装置 14によれば、取り込んだ他の一つの出力信号が取るべき値を、期待値として予め保持して、取り込んだ他の一つの出力信号と比較することにより、多様な試験信号のパターンを用いる場合であっても、当該試験信号のパターン毎の期待値に基づいて試験を行うことができる。

[0039] 図 2は、本発明の第 1の実施形態に係る DUT16の出力信号の一例を示す。本図に示した出力信号のうち、出力信号 Aは、図 1において説明した、一つの出力信号である。また、出力信号 Bは、図 1において説明した、他の一つの出力信号である。ここで、出力信号 Aと出力信号 Bとは、それぞれが変化するタイミングが相関している。例えば、出力信号 Bは、出力信号 Aが変化した後、予め設定された最小時間が経過するまで変化しない。なお、本図においては、出力信号 Aが変化するタイミングをタイミング T1とし、更に、タイミング T1から、設定手段 150によって設定された最小時間が経過したタイミングをタイミング T2とする。また、期待値保持手段 170が保持している期待値、即ち、タイミング T2において出力信号 Bが取るべき値は L論理である。従つて、タイミング T2において、出力信号 Bが H論理を示している場合、識別手段 180は、 DUT16を不良品として識別する。

[0040] ここで、最小時間は、 DUT16である電子デバイスから出力信号を受け取って動作する他の電子デバイスに対する、一つの出力信号、即ち出力信号 Aのセットアップ時間、または、他の一つの出力信号、即ち出力信号 Bのホールド時間のいずれかであつてよい。具体例として、 DUT16が、他の電子デバイスである DRAMに対して、アドレス信号と、当該アドレス信号が示すアドレス値をロウアドレスとして入力するタイミングを示す RAS信号とを出力する場合について説明する。つまり、試験装置 14は、 D UT16が、当該アドレス信号及び当該 RAS信号を出力する機能を試験する。この場合において、出力信号 Aがアドレス信号であり、出力信号 Bが RAS信号である場合に、最小時間は、他の電子デバイスに対する、出力信号 Aのセットアップ時間であつてよい。また、出力信号 Aが RAS信号であり、出力信号 Bがアドレス信号である場合に、最小時間は、他の電子デバイスに対する出力信号 Bのホールド時間であってよい。これらにより、試験装置 14は、 RAS信号が変化したタイミングで、他の電子デバイスにおいて、アドレス信号が確実に読み込まれるか否力、つまり、 DUT16である電子デバイスが出力した出力信号が、他の電子デバイスを正常に機能させることができるカゝ否かを識別することができる。

[0041] 図 3は、本発明の第 1の実施形態に係る試験装置 14を用いた電子デバイスの試験方法における処理の流れの一例を示すフローチャートである。まず、設定手段 150は、 DUT16が出力する複数の出力信号のうち、一つの出力信号が変化してから、他の一つの出力信号が変化するまでの最小時間を予め設定する（S 1000)。続いて、基準タイミング検出手段 140は、 DUT16が試験信号に応じて出力した複数の出力信号のうち、当該一つの出力信号を取り込む（S 1010)。ここで、基準タイミング検出手段 140は、取り込んだ当該一つの出力信号の値が、前回取り込んだ値力も変化した力否かを判定する（S1020)。当該一つの出力信号の値が変化していない場合 (S 1020 :No)、基準タイミング検出手段 140は、処理を S1010に戻して、再度、当該一つの出力信号の取り込みを実行する。一方、当該一つの出力信号の値が変化した場合 (S1020 : Yes)、基準タイミング検出手段 140は、変化したタイミングを基準タイミングとして検出する（S1030)。

[0042] そして、ストローブ生成手段 162は、検出された基準タイミングから、設定された最小時間が経過したタイミングで、ストローブ信号を生成する（S 1040)。続いて、コンパレータ 164は、生成されたストローブ信号が示すタイミングで、 DUT160が出力した複数の出力信号のうち、当該他の一つの出力信号を取り込む（S1050)。そして、識別手段 180は、取り込まれた当該他の一つの出力信号の値が、期待値保持手段 17 0に保持されている期待値と一致する力否かを判定する（S1060)。当該他の一つの出力信号の値が期待値と一致する場合 (S1060 : Yes)、識別手段 180は、 DUT16 である電子デバイスを、良品として識別する（S1070)。一方、当該他の一つの出力信号の値が期待値と一致しない場合（S1060 :No)、識別手段 180は、 DUT16である電子デバイスを、不良品として識別する（S1080)。

[0043] 本発明の第 1の実施形態に係る試験方法によれば、電子デバイスが出力する複数の出力信号の間で、それぞれの出力信号が変化するタイミングが相関している場合に、その相関に基づいて当該電子デバイスを試験することにより、当該電子デバイスが期待された動作を行うか否かを、より高い精度で、また、より柔軟に試験することができる。また、本図に示した処理の流れに従って電子デバイスの試験を行うことにより、期待された動作を行う電子デバイスを、より高い精度で、また、より柔軟に選別して生産することができる。

[0044] 図 4は、本発明の第 2の実施形態に係る試験シミュレーションシステム 20の機能構成の一例を示すブロック図である。試験シミュレーションシステム 20は、試験シミュレータ制御手段 22、試験シミュレータ 24、及びデバイスシミュレータ 26を備える。試験シミュレータ 24は、図 1から図 3にかけて説明した、本発明の第 1の実施形態に係る試験装置 14の動作を、ソフトウェアによってシミュレートする。具体的には、試験シミュレータ 24は、電子デバイスの動作をシミュレートするデバイスシミュレータ 26に試験信号を与えると共に、試験信号に応じてデバイスシミュレータ 26から出力される複数の出力信号を、それぞれ期待値と比較することによって、電子デバイスが期待された動作を行うか否かを試験する。

[0045] 試験シミュレータ 24は、パターン発生手段 100、タイミング発生手段 110、波形成形手段 120、ドライバ 130、基準タイミング検出手段 140、設定手段 150、取込手段 1 60、期待値保持手段 170、及び識別手段 180を有する。なお、本図に示した試験シミュレータ 24が有する部材のそれぞれは、図 1に示した試験装置 14が有する、同一の符号を付した部材のそれぞれと略同一の機能を有するので、説明を省略する。伹し、試験シミュレータ 24が有する部材のそれぞれは、対応する、試験装置 14が有する部材のそれぞれの機能を、ソフトウェアによってシミュレートすることによって動作する。また、試験シミュレータ 24においては、試験制御装置 12に代えて、試験シミュレータ制御手段 22の制御を受けると共に、電子デバイスの実物である DUT16に代えて、当該電子デバイスをソフトウェアによってシミュレートするデバイスシミュレータ 26 の試験を行うことにより、当該電子デバイスを試験する。

[0046] 本発明の第 2の実施形態に係る試験シミュレータ 24によれば、電子デバイスをシミュレートするデバイスシミュレータが出力する複数の出力信号の間で、それぞれの出力信号が変化するタイミングが相関している場合に、その相関に基づいて当該電子デバイスを試験することができる。これにより、従来の機能試験のみを行う試験装置をシミュレートする試験シミュレータに比べて、より高い精度で、また、より柔軟に電子デバイスのシミュレート試験を行うことができる。 [0047] 図 5は、本発明の第 3の実施形態に係る試験システム 30の構成の一例を示すプロック図である。試験システム 30は、試験制御装置 32、試験装置 34、及び DUT36を備える。試験システム 30は、試験装置 34により、電子デバイスである DUT36を試験する。試験制御装置 32は、試験装置 34を制御して、 DUT36の試験を試験装置 34 に実行させる。試験装置 34は、 DUT36に試験信号を与えると共に、試験信号に応じて DUT36から出力される複数の出力信号を、それぞれ期待値と比較することによつて、 DUT36が期待された動作を行うか否かを試験する。 DUT36は、試験装置 34 から与えられた試験信号に応じて複数の出力信号を発生し、 DUT36に設けられた複数のピンのそれぞれを用いて、当該複数の出力信号のそれぞれを出力する。

[0048] 本発明の第 3の実施形態に係る試験装置 34は、従来の試験装置を用いた機能試験のように、 DUT36から出力される複数の出力信号のそれぞれを期待値と比較する処理を出力信号毎に独立して行うことによって DUT36を試験するだけでなぐ複数の出力信号の間における、それぞれの出力信号が変化するタイミングの相関についても試験することにより、 DUT36の良否を、より高い精度で識別することを目的とする

[0049] 試験装置 34は、パターン発生手段 300、タイミング発生手段 310、波形成形手段 3 20、ドライバ 330、基準タイミング検出手段 340、経過時間検出手段 350、コンパレータ 360、設定手段 370、期待値保持手段 380、及び識別手段 390を有する。バターン発生手段 300は、試験制御装置 32の制御に基づいて、 DUT36に与えるべき試験信号のパターンを発生し、発生した試験信号のパターンを波形成形手段 320に出力する。また、パターン発生手段 300は、発生した試験信号のパターンに対応する、当該試験信号が与えられた場合に DUT36が出力する出力信号の期待値を示す情報を生成し、生成した情報を期待値保持手段 380に出力する。タイミング発生手段 310は、試験制御装置 32の制御に基づいて、 DUT36に試験信号を与えるベきタイミングを発生し、当該タイミングを示す情報を波形成形手段 320、基準タイミング検出手段 340、及び期待値保持手段 380に出力する。

[0050] 波形成形手段 320は、パターン発生手段 300から受け取った、 DUT36に与えるべき試験信号のパターンと、タイミング発生手段 310から受け取った、 DUT36に試験信号を与えるべきタイミングを示す情報とに基づいて、 DUT36に与えるべき試験信号の波形を成形し、ドライバ 330に出力する。ドライバ 330は、波形成形手段 320 力も受け取った試験信号を、 DUT36に与える。なお、試験装置 34は、 DUT36に設けられた複数のピンのそれぞれに対応した複数のピンカードを有してヽてよく、ピン力ード毎に設けられたドライバ 330のそれぞれを用いて、当該複数のピンのそれぞれに、互いに異なる試験信号を与えてよい。そして、 DUT36は、与えられた試験信号に応じて複数の出力信号を発生し、発生した出力信号を、基準タイミング検出手段 340 、経過時間検出手段 350、及びコンパレータ 360に出力する。

[0051] 基準タイミング検出手段 340は、 DUT36が出力した複数の出力信号のうち、一つの出力信号が変化したことを検出する。例えば、基準タイミング検出手段 340は、複数のストローブ信号を生成すると共に、当該複数のストローブ信号のそれぞれに従つて、当該一つの出力信号の値を取り込み、取り込んだ値が前回取り込んだ値力変化した力否かによって、当該一つの出力信号が変化したことを検出してよい。そして、基準タイミング検出手段 340は、当該一つの出力信号が変化したタイミングを示す情報を、経過時間検出手段 350に出力する。

[0052] 経過時間検出手段 350は、 DUT36が出力する複数の出力信号のうち、一つの出力信号と、他の一つの出力信号との間で、それぞれの出力信号が変化するタイミングが相関している場合に、基準タイミング検出手段 340が当該一つの出力信号の変化を検出してから、当該他の一つの出力信号が変化するまでの経過時間を検出する。例えば、経過時間検出手段 350は、基準タイミング検出手段 340が当該一つの出力信号の変化を検出した場合に、複数のストローブ信号を生成すると共に、当該複数のストローブ信号のそれぞれに従って、当該他の一つの出力信号の値を取り込み

、取り込んだ値が前回取り込んだ値力も変化したタイミングを検出する。続いて、経過時間検出手段 350は、基準タイミング検出手段 340が当該一つの出力信号の変化を検出してから、当該他の一つの出力信号の値が変化するまでに経過した時間を、経過時間として検出する。そして、経過時間検出手段 350は、検出した経過時間を示す情報を、識別手段 390に出力する。コンパレータ 360は、 DUT36が出力する出力信号のそれぞれを基準電圧と比較し、比較結果を示す論理値を識別手段 390〖こ出力する。

[0053] 設定手段 370は、 DUT36が出力する複数の出力信号のうち、一つの出力信号と、他の一つの出力信号との間で、それぞれの出力信号が変化するタイミングが相関している場合に、当該一つの出力信号が変化してから、当該他の一つの出力信号が変化するまでの最小時間を、例えば試験制御装置 32の制御に基づ、て予め設定する。そして、設定手段 370は、設定した最小時間を示す情報を、識別手段 390に出力する。期待値保持手段 380は、パターン発生手段 300から受け取った期待値を示す情報と、タイミング発生手段 310から受け取った、試験信号を DUT36に与えるベきタイミングとに基づいて、 DUT36が当該試験信号に対応して出力する出力信号の期待値を生成し、生成した期待値を予め保持する。

[0054] 識別手段 390は、経過時間検出手段 350から受け取った経過時間、及びコンパレータ 360から受け取った比較結果に基づ!/、て、 DUT36である電子デバイスの良否を識別する。具体的には、識別手段 390は、経過時間検出手段 350から受け取った経過時間が、設定手段 370から受け取った最小時間より短い場合に、 DUT36を不良品として識別する。また、識別手段 390は、コンパレータ 360から受け取った、出力信号と基準電圧との比較結果を示す論理値が、期待値保持手段 380に保持されている期待値と一致しない場合にも、 DUT36を不良品として識別してよい。そして、識別手段 390は、 DUT36に対する良否の識別結果を試験制御装置 32に出力し、利用者等に提示する。

[0055] 本発明の第 3の実施形態に係る試験装置 34によれば、電子デバイスが出力する複数の出力信号の間で、それぞれの出力信号が変化するタイミングが相関している場合に、その相関に基づいて当該電子デバイスを試験することができる。これにより、従来の機能試験を行った場合にぉ、て、予め定められたタイミングにおけるそれぞれの出力信号の値が期待値と一致している場合であっても、それぞれの出力信号が、予め定められた相関を満足していない、即ち、一つの出力信号が変化してから、他の一つの出力信号が変化するまでの時間が、予め設定された最小時間より短い場合には、電子デバイスを不良品として識別することができる。また、逆に、従来の機能試験を行った場合において、予め定められたタイミングにおけるそれぞれの出力信号の値が期待値と一致していなくとも、それぞれの出力信号が変化するタイミングがー様に変位していることによって、それぞれの出力信号が予め定められた相関を満足している場合には、電子デバイスを良品として識別することもできる。以上のように、試験装置 34によれば、従来の機能試験のみを行う試験装置と比べて、より高い精度で、また、より柔軟に電子デバイスの試験を行うことができる。

[0056] なお、設定手段 370によって設定される最小時間とは、 DUT36である電子デバィスから出力信号を受け取って動作する他の電子デバイスに対する、一つの出力信号のセットアップ時間、または他の一つの出力信号のホールド時間のいずれかであってよい。

[0057] 図 6は、本発明の第 3の実施形態に係る試験装置 34を用いた電子デバイスの試験方法における処理の流れの一例を示すフローチャートである。まず、設定手段 370は、 DUT36が出力する複数の出力信号のうち、一つの出力信号が変化してから、他の一つの出力信号が変化するまでの最小時間を予め設定する（S 1100)。続、て、基準タイミング検出手段 340は、 DUT36が試験信号に応じて出力した複数の出力信号のうち、当該一つの出力信号を取り込む (S1110)。ここで、基準タイミング検出手段 340は、取り込んだ当該一つの出力信号の値が、前回取り込んだ値力も変化した力否かを判定する（S 1120)。当該一つの出力信号の値が変化して、な、場合 (S 1120 : No)、基準タイミング検出手段 340は、処理を S1110に戻して、再度、当該一つの出力信号の取り込みを実行する。一方、当該一つの出力信号の値が変化した場合 (S1120 : Yes)、基準タイミング検出手段 340は、変化したタイミングを基準タイミングとして検出する（S1130)。

[0058] 続いて、経過時間検出手段 350は、 DUT36が試験信号に応じて出力した複数の出力信号のうち、当該他の一つの出力信号を取り込む（S1140)。ここで、経過時間検出手段 350は、取り込んだ当該他の一つの出力信号の値が、前回取り込んだ値力変化した力否かを判定する（S 1150)。当該他の一つの出力信号の値が変化していない場合（S1150 :No)、経過時間検出手段 350は、処理を S1140に戻して、再度、当該他の一つの出力信号の取り込みを実行する。一方、当該他の一つの出力信号の値が変化した場合 (S1150 : Yes)、経過時間検出手段 350は、基準タイミングから、当該他の一つの出力信号の値が変化したタイミングまでの経過時間を検出する（S1160)。続いて、識別手段 390は、検出された経過時間が、設定された最小時間より短いか否かを判定する (S1170)。経過時間が最小時間より短くない場合 (S1170 :No)、識別手段 390は、 DUT36である電子デバイスを、良品として識別する（S1180)。一方、経過時間が最小時間より短い場合 (S1170 : Yes)、識別手段 3 90は、 DUT36である電子デバイスを、不良品として識別する（S1190)。

[0059] 本発明の第 3の実施形態に係る試験方法によれば、電子デバイスが出力する複数の出力信号の間で、それぞれの出力信号が変化するタイミングが相関している場合に、その相関に基づいて当該電子デバイスを試験することにより、当該電子デバイスが期待された動作を行うか否かを、より高い精度で、また、より柔軟に試験することができる。また、本図に示した処理の流れに従って電子デバイスの試験を行うことにより、期待された動作を行う電子デバイスを、より高い精度で、また、より柔軟に選別して生産することができる。

[0060] 図 7は、本発明の第 4の実施形態に係る試験シミュレーションシステム 40の機能構成の一例を示すブロック図である。試験シミュレーションシステム 40は、試験シミュレータ制御手段 42、試験シミュレータ 44、及びデバイスシミュレータ 46を備える。試験シミュレータ 44は、図 5及び図 6において説明した、本発明の第 3の実施形態に係る試験装置 34の動作を、ソフトウェアによってシミュレートする。具体的には、試験シミュレータ 44は、電子デバイスの動作をシミュレートするデバイスシミュレータ 46に試験信号を与えると共に、試験信号に応じてデバイスシミュレータ 46から出力される複数の出力信号を、それぞれ期待値と比較することによって、電子デバイスが期待された動作を行うか否かを試験する。

[0061] 試験シミュレータ 44は、パターン発生手段 300、タイミング発生手段 310、波形成形手段 320、ドライバ 330、基準タイミング検出手段 340、経過時間検出手段 350、コンパレータ 360、設定手段 370、期待値保持手段 380、及び識別手段 390を有する。なお、本図に示した試験シミュレータ 44が有する部材のそれぞれは、図 5に示した試験装置 34が有する、同一の符号を付した部材のそれぞれと略同一の機能を有するので、説明を省略する。但し、試験シミュレータ 44が有する部材のそれぞれは、対応する、試験装置 34が有する部材のそれぞれの機能を、ソフトウェアによってシミュレートすることによって動作する。また、試験シミュレータ 44においては、試験制御装置 32に代えて、試験シミュレータ制御手段 42の制御を受けると共に、電子デバィスの実物である DUT36に代えて、当該電子デバイスをソフトウェアによってシミュレートするデバイスシミュレータ 46の試験を行うことにより、当該電子デバイスを試験する。

[0062] 本発明の第 4の実施形態に係る試験シミュレータ 44によれば、電子デバイスをシミュレートするデバイスシミュレータが出力する複数の出力信号の間で、それぞれの出力信号が変化するタイミングが相関している場合に、その相関に基づいて当該電子デバイスを試験することができる。これにより、従来の機能試験のみを行う試験装置をシミュレートする試験シミュレータに比べて、より高い精度で、また、より柔軟に電子デバイスのシミュレート試験を行うことができる。

[0063] 図 8は、本発明の第 5の実施形態に係る試験シミュレーションシステム 50の機能構成の一例を示すブロック図である。試験シミュレーションシステム 50は、試験シミュレータ制御手段 52、試験シミュレータ 54、及びデバイスシミュレータ 56を備える。試験シミュレータ 54は、電子デバイスを試験する試験装置の動作を、ソフトウェアによってシミュレートする。具体的には、試験シミュレータ 54は、電子デバイスの動作をシミュレートするデバイスシミュレータ 56に複数の試験信号を与えると共に、当該複数の試験信号に応じてデバイスシミュレータ 56から出力される複数の出力信号を、それぞれ期待値と比較することによって、電子デバイスを正しく試験することができる力否かをテストする。つまり、試験シミュレータ 54は、電子デバイスを試験する場合に用いる試験信号、即ち試験プログラムをテストする。デバイスシミュレータ 56は、複数のピンが設けられた電子デバイスの動作をソフトウェアによってシミュレートし、試験シミュレ一タ 54から与えられた、当該複数のピンのそれぞれに対応する複数の試験信号のそれぞれに応じて、複数の出力信号を出力する。

[0064] 本発明の第 5の実施形態に係る試験シミュレータ 54は、デバイスシミュレータ 56に与える複数の試験信号の間における、それぞれの試験信号が変化するタイミングの相関について試験することにより、デバイスシミュレータ 56がシミュレートする電子デノイスを、当該複数の試験信号を用いて正しく試験することができる力否かを、より高 Vヽ精度でテストすることを目的とする。

[0065] なお、本例において説明する、変化するタイミングが相関している複数の試験信号とは、例えば、 DRAMをシミュレートするデバイスシミュレータ 56に対して、アドレスを指定する信号を試験信号として与える場合における、アドレス信号と、当該アドレス信号が示すアドレス値をロウアドレスとして入力するタイミングを示す RAS信号、または当該アドレス信号が示すアドレス値をカラムアドレスとして入力するタイミングを示す C AS信号とであってよい。

[0066] 試験シミュレータ 54は、パターン発生手段 500、タイミング発生手段 505、波形成形手段 510、基準タイミング取得手段 515、設定手段 520、試験信号検出手段 525 、通知手段 530、ドライバ 535、コンパレータ 540、期待値保持手段 545、及び識別手段 550を有する。パターン発生手段 500は、試験シミュレータ制御手段 52の制御に基づいて、デバイスシミュレータ 56に与えるべき試験信号のパターンを発生し、発生した試験信号のパターンを波形成形手段 510に出力する。ここで、パターン発生手段 500は、デバイスシミュレータ 56がシミュレートする電子デバイスに設けられた複数のピンのそれぞれに対応する、複数の試験信号を発生してよい。また、パターン発生手段 500は、発生した試験信号のパターンに対応する、当該試験信号が与えられた場合にデバイスシミュレータ 56が出力する出力信号の期待値を示す情報を生成し、生成した情報を期待値保持手段 545に出力する。

[0067] タイミング発生手段 505は、試験シミュレータ制御手段 52の制御に基づいて、デバイスシミュレータ 56に試験信号を与えるべきタイミングを発生し、当該タイミングを示す情報を波形成形手段 510、基準タイミング取得手段 515、及び期待値保持手段 5 45に出力する。波形成形手段 510は、パターン発生手段 500から受け取った、デバイスシミュレータ 56に与えるべき試験信号のパターンと、タイミング発生手段 505から受け取った、デバイスシミュレータ 56に試験信号を与えるべきタイミングを示す情報とに基づいて、デバイスシミュレータ 56に与えるべき複数の試験信号の波形を成形し、基準タイミング取得手段 515、及び試験信号検出手段 525に出力する。

[0068] 基準タイミング取得手段 515は、波形成形手段 510から受け取った複数の試験信号に基づいて、当該複数の試験信号のうち、一つの試験信号が変化する時刻を取得する。例えば、基準タイミング取得手段 515は、予め定められた時間間隔で、当該一つの試験信号の値を繰り返し取り込み、取り込んだ値が前回取り込んだ値力変化した力否かによって、当該一つの試験信号が変化したことを検出し、検出した時刻を取得する。そして、基準タイミング取得手段 515は、取得した時刻を示す情報を、試験信号検出手段 525に出力する。

[0069] 設定手段 520は、波形成形手段 510が出力する複数の試験信号のうち、一つの試験信号と、他の一つの試験信号との間で、それぞれの試験信号が変化するタイミングが相関している場合に、当該一つの試験信号が変化してから、当該他の一つの試験信号が変化するまでの最小時間を、例えば試験シミュレータ制御手段 52の制御に基づいて予め設定する。そして、設定手段 520は、設定した最小時間を示す情報を、試験信号検出手段 525に出力する。

[0070] 試験信号検出手段 525は、波形成形手段 510から、デバイスシミュレータ 56に与えられるべき試験信号を受け取る。そして、試験信号検出手段 525は、基準タイミング取得手段 515によって取得された、一つの試験信号が変化する時刻から、設定手段 520によって設定された最小時間が経過したタイミングで、他の一つの試験信号の値を検出する。そして、試験信号検出手段 525は、検出した試験信号の値を通知手段 530に出力する。また、試験信号検出手段 525は、波形成形手段 510から受け取った試験信号のそれぞれを、ドライバ 535に出力する。

[0071] 通知手段 530は、試験信号検出手段 525によって検出された他の一つの試験信号の値に基づいて、試験シミュレータ 54力現在の試験信号を用いることにより、デバイスシミュレータ 56によってシミュレートされている電子デバイスを正しく試験することができるか否かを判断する。具体的には、通知手段 530は、複数の試験信号のうち、一つの試験信号と、他の一つの試験信号との間で、それぞれの試験信号が変化するタイミングが相関している場合に、試験信号検出手段 525によって検出された当該他の一つの試験信号の値が、当該一つの試験信号が変化してから最小時間が経過した後に当該他の一つの試験信号が取るべき値として予め格納されている値と一致しな力つたときに、現在の試験信号では電子デバイスを正しく試験することができないと判断して、その旨を試験シミュレータ制御手段 52に通知する。ここで、他の一つの試験信号が取るべき値として予め格納されている値とは、例えば、パターン発生手段 500によって、試験シミュレータ制御手段 52の制御に基づいて生成され、通知手段 530に予め格納されて、る値であってよ、。

[0072] ドライバ 535は、試験信号検出手段 525から受け取った複数の試験信号を、デバイスシミュレータ 56に与える。そして、デバイスシミュレータ 56は、与えられた複数の試験信号に応じて出力信号を発生し、発生した出力信号を、コンパレータ 540に出力する。コンパレータ 540は、デバイスシミュレータ 56から受け取った出力信号を基準電圧と比較し、比較結果である論理値を識別手段 550に出力する。なお、デバイスシミュレータ 56が、出力信号をアナログ値ではなく論理値として出力する場合、コンパレータ 540は、前述した比較処理を行わずに、受け取った論理値をそのまま識別手段 550に出力してよい。

[0073] 期待値保持手段 545は、パターン発生手段 500から受け取った期待値を示す情報と、タイミング発生手段 505から受け取った、試験信号をデバイスシミュレータ 56に与えるべきタイミングとに基づいて、デバイスシミュレータ 56が当該試験信号に対応して出力する出力信号の期待値を生成し、生成した期待値を予め保持する。識別手段 5 50は、コンパレータ 540から受け取った比較結果に基づいて、デバイスシミュレータ 5 6がシミュレートしている電子デバイスの良否、または試験プログラムの良否を識別する。具体的には、識別手段 550は、コンパレータ 540から受け取った、出力信号と基準電圧との比較結果を示す論理値が、期待値保持手段 545に保持されている期待値と一致しなヽ場合に、電子デバイスまたは試験プログラムを不良品として識別する。そして、識別手段 550は、電子デバイスまたは試験プログラムに対する良否の識別結果を試験シミュレータ制御手段 52に出力し、利用者等に提示する。

[0074] 本発明の第 5の実施形態に係る試験シミュレータ 54によれば、電子デバイスをシミュレートするデバイスシミュレータ 56に与える複数の試験信号の間で、それぞれの試験信号が変化するタイミングが相関している場合に、当該試験信号を用いて当該電子デバイスを正しく試験することができるか否かを、その相関に基づいてテストすることができる。これにより、予め定められたタイミングにおけるそれぞれの試験信号の値が取るべき値と一致している場合であっても、それぞれの試験信号が、予め定められた相関を満足していない、即ち、一つの試験信号が変化してから、予め設定された最小時間が経過したタイミングにおける他の一つの試験信号の値力取るべき値と異なって、る場合には、これらの試験信号では電子デバイスを正しく試験することができないと判断することができる。また、逆に、予め定められたタイミングにおけるそれぞれの試験信号の値が取るべき値と一致していなくとも、それぞれの試験信号が変化するタイミングが一様に変位していることにより、それぞれの試験信号が予め定められた相関を満足している場合には、これらの試験信号を用いて電子デバイスを正しく試験することができると判断することができる。以上により、試験シミュレータ 54によれば、電子デバイスの試験を正しく行うことができるか否かを、従来のシミュレーション試験を行う試験シミュレータに比べて、より高い精度で、また、より柔軟にテストすることができる。

以上、図 8を用いて、電子デバイスを試験する試験装置の動作をソフトウェアによつてシミュレートする試験シミュレータ 54について説明した力これに代えて、実際の試験装置力以上に説明した試験シミュレータ 54における処理と同様の処理を行ってもよい。具体的には、当該試験装置は、パターン発生手段 500、タイミング発生手段 505、波形成形手段 510、基準タイミング取得手段 515、設定手段 520、試験信号検出手段 525、通知手段 530、ドライバ 535、コンパレータ 540、期待値保持手段 54 5、及び識別手段 550を有してよい。ここで、当該試験装置が有する部材のそれぞれは、本図に示した試験シミュレータ 54が有する、同一の符号を付した部材のそれぞれと略同一の機能を有する。そして、当該試験装置は、デバイスシミュレータ 56に代えて、実際の電子デバイスに複数の試験信号を与えると共に、当該複数の試験信号に応じて電子デバイスから出力される複数の出力信号を、それぞれの期待値と比較すること〖こよって、電子デバイスが期待された動作を行うか否かを試験する。また、当該試験装置は、試験シミュレータ制御手段 52に代えて、試験制御装置の制御に基づいて、電子デバイスの試験を行ってよい。そして、当該試験装置は、本図において試験シミュレータ 54の処理として説明した処理と同様の処理を行うことにより、電子デバイスに与える複数の試験信号の間で、それぞれの試験信号が変化するタイミングが相関している場合に、当該試験信号を用いて当該電子デバイスを正しく試験することができる力否かを、その相関に基づ!/、てテストすることができる。

[0076] 図 9は、本発明の第 5の実施形態に係る試験シミュレータ 54において用いられる試験信号の一例を示す。本図に示した試験信号のうち、試験信号 Aは、図 8において説明した、一つの試験信号である。また、試験信号 Bは、図 8において説明した、他の一つの試験信号である。ここで、試験信号 Aと試験信号 Bとは、それぞれが変化するタイミングが相関している。例えば、試験信号 Bは、試験信号 Aが変化した後、予め設定された最小時間が経過するまで変化しない。なお、本図においては、試験信号 Aが変化するタイミングをタイミング T1とし、更に、タイミング T1から、設定手段 520によって設定された最小時間が経過したタイミングをタイミング T2とする。また、タイミング T2における、試験信号 Bが取るべき値は L論理である。従って、タイミング T2において、試験信号 Bが H論理を示している場合、通知手段 530は、本図に示した試験信号では、デバイスシミュレータ 56がシミュレートする電子デバイスを正しく試験することができないと判断する。

[0077] ここで、最小時間は、一つの試験信号、即ち試験信号 Aのセットアップ時間、または、他の一つの試験信号、即ち試験信号 Bのホールド時間のいずれかであってよい。具体例として、試験シミュレータ 54力 DRAMをシミュレートするデバイスシミュレ一タ 56に対して、アドレス信号と、当該アドレス信号が示すアドレス値をロウアドレスとして入力するタイミングを示す RAS信号とを試験信号として与える場合について説明する。この場合において、試験信号 Aがアドレス信号であり、試験信号 Bが RAS信号である場合に、最小時間は、試験信号 Aのセットアップ時間であってよい。また、試験信号 Aが RAS信号であり、試験信号 Bがアドレス信号である場合において、最小時間は、デバイスシミュレータ 56がシミュレートする電子デバイスに対する試験信号 Bのホールド時間であってよい。これらにより、 RAS信号が変化したタイミングで、デバイスシミュレータ 56がシミュレートする電子デバイスにおいて、アドレス信号が確実に読み込まれるか否か、つまり、これらの試験信号を用いて、当該電子デバイスを正しく試験することができる力否かを判断することができる。

[0078] 図 10は、本発明の第 5の実施形態に係る試験シミュレーションシステム 50を用いた電子デバイスの試験シミュレーション方法及び生産方法における処理の流れの一例を示すフローチャートである。まず、設定手段 520は、複数の試験信号のうち、一つの試験信号が変化してから、他の一つの試験信号が変化するまでの最小時間を設定する（S 1200)。続いて、基準タイミング取得手段 515は、複数の試験信号のうち、当該一つの試験信号の値を検出する（S1205)。ここで、基準タイミング取得手段 51 5は、検出した当該一つの試験信号の値が、前回検出した値力も変化した力否かを判定する（S 1210)。当該一つの試験信号の値が変化して!/、な、場合（S 1210： No )、基準タイミング取得手段 515は、処理を S1205に戻して、再度、当該一つの試験信号の値を検出する。一方、当該一つの試験信号の値が変化した場合 (S1210 :Ye s)、基準タイミング取得手段 515は、変化した時刻を取得する（S1215)。

[0079] 続いて、試験信号検出手段 525は、当該一つの試験信号の値が変化した時刻から、設定された最小時間が経過したタイミングで、当該他の一つの試験信号の値を検出する（S1220)。続いて、通知手段 530は、検出された当該他の一つの試験信号の値が、取るべき値と一致する力否かを判定する（S 1225)。当該他の一つの試験信号の値が、取るべき値と一致しないと判定した場合（S 1225 : No)、通知手段 530は、これらの試験信号では、デバイスシミュレータ 56がシミュレートしている電子デバイスを正しく試験することができないと判断して、その旨を通知する（S 1230)。続いて、試験シミュレータ制御手段 52は、通知手段 530から受けた通知内容を利用者に提示する等して、利用者に試験信号の修正を行わせ、修正された試験信号のパターンを格納する（S1235)。そして、試験シミュレーションシステム 50は、処理を S1205に戻し、再度、基準タイミング取得手段 515における、一つの試験信号が変化した時刻を取得する処理、及び試験信号検出手段 525における、他の一つの試験信号の値を検出する処理を繰り返し実施させる。

[0080] 一方、当該他の一つの試験信号の値が、取るべき値と一致すると判定された場合（ S1225 : Yes)、試験シミュレータ 54に代わり、実際の試験装置が、これらの試験信号のパターンを用いて、デバイスシミュレータ 56がシミュレートした電子デバイスの実物を試験する（S 1240)。そして、試験装置は、電子デバイスの実物に試験信号を与えることによって当該電子デバイス力得られた出力信号の値が、当該試験信号のパターンに応じて生成した、当該出力信号の期待値と一致する力否かを判定する（S 1245)。出力信号の値が期待値と一致した場合 (S1245 :Yes)、試験装置は、当該電子デバイスを良品として識別する（S1250)。一方、出力信号の値が期待値と一致しな力つた場合 (S1245 :No)、試験装置は、当該電子デバイスを不良品として識別する（S1255)。

[0081] 本図における SI 200から SI 235までの処理の流れに従う試験シミュレーション方法によれば、複数の試験信号の間で、それぞれの試験信号が変化するタイミングが相関している場合に、その相関に基づいて試験信号を検証することにより、当該試験信号を用いて、電子デバイスを正しく試験することができる力否かを判断することができる。また、電子デバイスを正しく試験することができないと判断した場合であっても、試験信号のパターンの修正と、当該パターンの再検証とを繰り返して行うことにより、利用者は、電子デバイスを正しく試験することができる試験信号のパターンを、高い精度で生成することができる。また、本図に示した処理の流れに従って電子デバイスのシミュレーション試験及び実試験を行うことにより、当該電子デバイスが良品であるか否かを、より高い精度で、また、より柔軟に選別して、電子デバイスを生産することができる。

[0082] 図 11は、本発明の第 6の実施形態に係る試験シミュレーションシステム 60の機能構成の一例を示すブロック図である。試験シミュレーションシステム 60は、試験シミュレータ制御手段 62、試験シミュレータ 64、及びデバイスシミュレータ 66を備える。試験シミュレータ 64は、パターン発生手段 500、タイミング発生手段 505、波形成形手段 510、基準タイミング取得手段 515、設定手段 620、経過時間検出手段 625、通知手段 630、ドライバ 535、コンパレータ 540、期待値保持手段 545、及び識別手段 550を有する。本図に示した試験シミュレータ 64が有する部材のうち、図 8に示した試験シミュレータ 54が有する部材と同一の符号を付した部材は、対応する、試験シミユレータ 54が有する部材と略同一の機能を有するので、相違点を除き、説明を省略する。但し、試験シミュレータ 64においては、試験シミュレータ制御手段 52に代えて、試験シミュレータ制御手段 62の制御を受けると共に、デバイスシミュレータ 56に代えて、デバイスシミュレータ 66を試験する。 [0083] 設定手段 620は、波形成形手段 510が出力する複数の試験信号のうち、一つの試験信号と、他の一つの試験信号との間で、それぞれの試験信号が変化するタイミングが相関している場合に、当該一つの試験信号が変化してから、当該他の一つの試験信号が変化するまでの最小時間を、例えば試験シミュレータ制御手段 62の制御に基づいて予め設定する。そして、設定手段 620は、設定した最小時間を示す情報を、通知手段 630に出力する。

[0084] 経過時間検出手段 625は、波形成形手段 510から、デバイスシミュレータ 66に与えられるべき試験信号を受け取る。そして、経過時間検出手段 625は、基準タイミング取得手段 515によって取得された、一つの試験信号が変化する時刻から、他の一つの試験信号が変化するまでの経過時間を検出する。例えば、経過時間検出手段 6 25は、当該一つの試験信号が変化した時刻から、予め定められた時間間隔で、当該他の一つの試験信号の値を繰り返し取り込み、取り込んだ値が前回取り込んだ値力変化した力否かによって、当該他の一つの試験信号が変化したことを検出する。続いて、経過時間検出手段 625は、当該一つの試験信号が変化した時刻から、当該他の一つの試験信号が変化するまでに経過した時間を、経過時間として検出する。そして、経過時間検出手段 625は、検出した経過時間を示す情報を、通知手段 63 0に出力する。

[0085] 通知手段 630は、経過時間検出手段 625から受け取った経過時間に基づいて、試験シミュレータ 64力現在の試験信号を用いることにより、デバイスシミュレータ 66によってシミュレートされている電子デバイスを正しく試験することができる力否かを判断する。具体的には、通知手段 630は、経過時間が、設定手段 620から受け取った最小時間より短いときに、現在の試験信号では電子デバイスを正しく試験することができないと判断して、その旨を試験シミュレータ制御手段 62に通知する。

[0086] 本発明の第 6の実施形態に係る試験シミュレータ 64によれば、電子デバイスをシミュレートするデバイスシミュレータ 66に与える複数の試験信号の間で、それぞれの試験信号が変化するタイミングが相関している場合に、当該試験信号を用いることにより当該電子デバイスを正しく試験することができるか否かを、その相関に基づ、てテストすることができる。これにより、予め定められたタイミングにおけるそれぞれの試験信号の値が取るべき値と一致している場合であっても、それぞれの試験信号が、予め定められた相関を満足していない、即ち、一つの試験信号が変化してから、他の一つの試験信号が変化するまでの経過時間が、予め設定された最小時間より短い場合には、これらの試験信号では電子デバイスを正しく試験することができな!/、と判断することができる。また、逆に、予め定められたタイミングにおけるそれぞれの試験信号の値が取るべき値と一致していなくとも、それぞれの試験信号が変化するタイミングがー様に変位していることにより、それぞれの試験信号が予め定められた相関を満足して!/、る場合には、これらの試験信号を用いて電子デバイスを正しく試験することができると判断することができる。以上により、試験シミュレータ 64によれば、電子デバイスの試験を正しく行うことができる力否かを、従来のシミュレーション試験を行う試験シミュレータに比べて、より高い精度で、また、より柔軟にテストすることができる。

[0087] なお、設定手段 620によって設定される最小時間とは、一つの試験信号のセットァップ時間、または他の一つの試験信号のホールド時間の、ずれかであってよ！/、。

[0088] 以上、図 11を用いて、電子デバイスを試験する試験装置の動作をソフトウェアによつてシミュレートする試験シミュレータ 64について説明した力これに代えて、実際の試験装置力以上に説明した試験シミュレータ 64における処理と同様の処理を行つてもよい。具体的には、当該試験装置は、パターン発生手段 500、タイミング発生手段 505、波形成形手段 510、基準タイミング取得手段 515、設定手段 620、経過時間検出手段 625、通知手段 630、ドライバ 535、コンパレータ 540、期待値保持手段 545、及び識別手段 550を有していてよい。ここで、当該試験装置が有する部材のそれぞれは、本図に示した試験シミュレータ 64が有する、同一の符号を付した部材のそれぞれと略同一の機能を有する。そして、当該試験装置は、デバイスシミュレータ 6 6に代えて、実際の電子デバイスに複数の試験信号を与えると共に、当該複数の試験信号に応じて電子デバイスから出力される複数の出力信号を、それぞれの期待値と比較することによって、電子デバイスが期待された動作を行うか否かを試験する。また、当該試験装置は、試験シミュレータ制御手段 62に代えて、試験制御装置の制御に基づいて、電子デバイスの試験を行ってよい。そして、当該試験装置は、本図において試験シミュレータ 64の処理として説明した処理と同様の処理を行うことにより、電子デバイスに与える複数の試験信号の間で、それぞれの試験信号が変化するタイミングが相関している場合に、当該試験信号を用いて当該電子デバイスを正しく試験することができる力否かを、その相関に基づ!/、てテストすることができる。

[0089] 図 12は、本発明の第 6の実施形態に係る試験シミュレーションシステム 60を用いた電子デバイスの試験シミュレーション方法及び生産方法における処理の流れの一例を示すフローチャートである。まず、設定手段 620は、複数の試験信号のうち、一つの試験信号が変化してから、他の一つの出力信号が変化するまでの最小時間を設定する（S 1300)。続いて、基準タイミング取得手段 515は、複数の試験信号のうち、当該一つの試験信号の値を検出する（S1305)。ここで、基準タイミング取得手段 51 5は、検出した当該一つの試験信号の値が、前回検出した値力も変化した力否かを判定する（S 1310)。当該一つの試験信号の値が変化して!/、な、場合（S 1310： No )、基準タイミング取得手段 515は、処理を S1305に戻して、再度、当該一つの試験信号の値を検出する。一方、当該一つの試験信号の値が変化した場合 (S1310 :Ye s)、基準タイミング取得手段 515は、変化した時刻を取得する（S 1315)。

[0090] 続いて、経過時間検出手段 625は、複数の試験信号のうち、他の一つの試験信号の値を検出する（S1320)。ここで、経過時間検出手段 625は、検出した当該他の一つの試験信号の値が、前回検出した値力も変化した力否かを判定する（S1325)。当該他の一つの試験信号の値が変化してヽな、場合 (S1325： No)、経過時間検出手段 625は、処理を S1320に戻して、再度、当該他の一つの試験信号の値を検出する。一方、当該他の一つの試験信号の値が変化した場合 (S1325 : Yes)、経過時間検出手段 625は、当該一つの試験信号の値が変化してから、当該他の一つの試験信号の値が変化するまでの経過時間を検出する（S1330)。ここで、通知手段 630 は、検出された経過時間が、予め設定された最小時間より短いか否かを判定する（S 1335)。経過時間が最小時間より短いと判定した場合 (S1335 : Yes)、通知手段 53 0は、これらの試験信号では、デバイスシミュレータ 66がシミュレートしている電子デバイスを正しく試験することができないと判断して、その旨を通知する（S1340)。続いて、試験シミュレータ制御手段 62は、通知手段 630から受けた通知内容を利用者に提示する等して、利用者に試験信号の修正を行わせ、修正された試験信号のバターンを格納する（SI 345)。そして、試験シミュレーションシステム 60は、処理を S130 5に戻し、再度、基準タイミング取得手段 515における、一つの試験信号が変化した時刻を取得する処理、及び経過時間検出手段 625における、経過時間の検出処理を繰り返し実施させる。

[0091] 一方、経過時間が最小時間より短くないと判定された場合 (S1335 :No)、試験シミユレータ 64に代わり、実際の試験装置が、これらの試験信号のパターンを用いて、デバイスシミュレータ 66がシミュレートした電子デバイスの実物を試験する（S 1350)。そして、試験装置は、電子デバイスの実物に試験信号を与えることによって、当該電子デバイス力得られた出力信号の値が、当該試験信号のパターンに応じて生成した、当該出力信号の期待値と一致するか否かを判定する (S1355)。出力信号の値が期待値と一致した場合 (S1355 :Yes)、試験装置は、当該電子デバイスを良品として識別する（S 1360)。一方、出力信号の値が期待値と一致しな力つた場合 (S13 55 :No)、試験装置は、当該電子デバイスを不良品として識別する（S1365)。

[0092] 本図における SI 300から SI 345までの処理の流れに従った試験シミュレーション方法によれば、複数の試験信号の間で、それぞれの試験信号が変化するタイミングが相関している場合に、その相関に基づいて試験信号を検証することにより、当該試験信号を用いて、電子デバイスを正しく試験することができる力否かを判断することができる。また、電子デバイスを正しく試験することができないと判断した場合であっても、試験信号のパターンの修正と、当該パターンの再検証とを繰り返して行うことにより、利用者は、電子デバイスを正しく試験することができる試験信号のパターンを、高い精度で生成することができる。また、本図に示した処理の流れに従って電子デバイスのシミュレーション試験及び実試験を行うことにより、当該電子デバイスが良品であるか否かを、より高い精度で、また、より柔軟に選別して、電子デバイスを生産することができる。

[0093] 図 13は、本発明の実施形態に係るコンピュータ 1500のハードウェア構成の一例を示すブロック図である。本発明の実施形態に係るコンピュータ 1500は、ホスト'コントローラ 1582によりネ目互に接続される CPU1505、 RAM1520、グラフィック 'コント口ーラ 1575、及び表示装置 1580を有する CPU周辺部と、入出力コントローラ 1584によりホスト.コントローラ 1582に接続される通信インターフェイス 1530、ハードディスクドライブ 1540、及び CD— ROMドライブ 1560を有する入出力部と、入出力コント口ーラ 1584〖こ接続される ROM1510、フレキシブルディスク 'ドライブ 1550、及び入出力チップ 1570を有するレガシー入出力部とを備える。

[0094] ホスト'コントローラ 1582は、 RAM1520と、高い転送レートで RAM1520をァクセスする CPU1505及びグラフィック 'コントローラ 1575とを接続する。 CPU1505は、 R OM1510及び RAM 1520に格納されたプログラムに基づ、て動作し、各部の制御を行う。グラフィック 'コントローラ 1575は、 CPU1505等が RAM1520内に設けたフレーム ·バッファ上に生成する画像データを取得し、表示装置 1580上に表示させる

。これに代えて、グラフィック 'コントローラ 1575は、 CPU1505等が生成する画像データを格納するフレーム ·ノッファを、内部に含んでもょヽ。

[0095] 入出力コントローラ 1584は、ホスト'コントローラ 1582と、比較的高速な入出力装置である通信インターフェイス 1530、ハードディスクドライブ 1540、 CD— ROMドライブ 1560を接続する。通信インターフェイス 1530は、ネットワークを介して他の装置と通信する。ハードディスクドライブ 1540は、コンピュータ 1500内の CPU1505が使用するプログラム及びデータを格納する。 CD— ROMドライブ 1560は、 CD—ROM15 95力プログラム又はデータを読み取り、 RAM1520を介してハードディスクドライブ 1540に提供する。

[0096] また、入出力コントローラ 1584〖こは、 ROM1510と、フレキシブルディスク 'ドライブ 1550、及び入出力チップ 1570の比較的低速な入出力装置とが接続される。 ROM 1510は、コンピュータ 1500が起動時に実行するブート'プログラムや、コンピュータ 1500のハードウェアに依存するプログラム等を格納する。フレキシブルディスク'ドライブ 1550は、フレキシブルディスク 1590からプログラム又はデータを読み取り、 RA M1520を介してハードディスクドライブ 1540に提供する。入出力チップ 1570は、フレキシブルディスク 'ドライブ 1550や、例えばパラレル 'ポート、シリアル 'ポート、キーボード'ポート、マウス'ポート等を介して各種の入出力装置を接続する。

[0097] RAM1520を介してハードディスクドライブ 1540に提供される試験シミュレーションプログラムは、フレキシブノレディスク 1590、 CD— ROM1595、又は ICカード等の記録媒体に格納されて利用者によって提供される。試験シミュレーションプログラムは、記録媒体から読み出され、 RAM1520を介してコンピュータ 1500内のハードデイスクドライブ 1540にインストールされ、 CPU 1505において実行される。コンピュータ 15 00にインストールされて実行される試験シミュレーションプログラムは、 CPU1505等に働きかけて、コンピュータ 1500を、図 1から図 12にかけて説明した試験シミュレ一タ（24、 44、 54、 64)として機會させる。

[0098] 以上に示したプログラムは、外部の記憶媒体に格納されてもよい。記憶媒体としては、フレキシブルディスク 1590、 CD— ROM1595の他〖こ、 DVDや PD等の光学記録媒体、 MD等の光磁気記録媒体、テープ媒体、 ICカード等の半導体メモリ等を用いることができる。また、専用通信ネットワークやインターネットに接続されたサーバシステムに設けたノヽードディスク又は RAM等の記憶装置を記録媒体として使用し、ネットワークを介してプログラムをコンピュータ 1500に提供してもよい。

[0099] 以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載力明らかである。

図面の簡単な説明

[0100] [図 1]本発明の第 1の実施形態に係る試験システム 10の機能構成の一例を示すプロック図である。

[図 2]本発明の第 1の実施形態に係る DUT16の出力信号の一例を示す図である。

[図 3]本発明の第 1の実施形態に係る試験装置 14を用いた電子デバイスの試験方法における処理の流れの一例を示すフローチャートである。

[図 4]本発明の第 2の実施形態に係る試験シミュレーションシステム 20の機能構成の一例を示すブロック図である。

[図 5]本発明の第 3の実施形態に係る試験システム 30の構成の一例を示すブロック図である。

[図 6]本発明の第 3の実施形態に係る試験装置 34を用いた電子デバイスの試験方法における処理の流れの一例を示すフローチャートである。

[図 7]本発明の第 4の実施形態に係る試験シミュレーションシステム 40の機能構成の一例を示すブロック図である。

[図 8]本発明の第 5の実施形態に係る試験シミュレーションシステム 50の機能構成の一例を示すブロック図である。

[図 9]本発明の第 5の実施形態に係る試験シミュレータ 54において用いられる試験信号の一例を示す図である。

[図 10]本発明の第 5の実施形態に係る試験シミュレーションシステム 50を用いた電子デバイスの試験シミュレーション方法及び生産方法における処理の流れの一例を示すフローチャートである。

[図 11]本発明の第 6の実施形態に係る試験シミュレーションシステム 60の機能構成の一例を示すブロック図である。

[図 12]本発明の第 6の実施形態に係る試験シミュレーションシステム 60を用いた電子デバイスの試験シミュレーション方法及び生産方法における処理の流れの一例を示すフローチャートである。

[図 13]本発明の実施形態に係るコンピュータ 1500のハードウェア構成の一例を示すブロック図である。符号の説明

10 試験システム、 12 試験制御装置、 14 試験装置、 16 DUT、 20 試験シミュレーシヨンシステム、 22 試験シミュレータ制御手段、 24 試験シミュレータ、 26 デバイスシミュレータ、 30 試験システム、 32 試験制御装置、 34 試験装置、 36 DU T、40 試験シミュレーションシステム、 42 試験シミュレータ制御手段、 44 試験シミユレータ、 46 デバイスシミュレータ、 50 試験シミュレーションシステム、 52 試験シミュレータ制御手段、 54 試験シミュレータ、 56 デバイスシミュレータ、 60 試験シミユレーシヨンシステム、 62 試験シミュレータ制御手段、 64 試験シミュレータ、 66 デバイスシミュレータ、 100 パターン発生手段、 110 タイミング発生手段、 120 波形成形手段、 130 ドライバ、 140 基準タイミング検出手段、 150 設定手段、 160 取込手段、 162 ストローブ生成手段、 164 コンパレータ、 170 期待値保持手段、 180 識別手段、 300 パターン発生手段、 310 タイミング発生手段、 320 波形成形手段、 330 ドライバ、 340 基準タイミング検出手段、 350 経過時間検出手段、 360 コンパレータ、 370 設定手段、 380 期待値保持手段、 390 識別手段、 500 パターン発生手段、 505 タイミング発生手段、 510 波形成形手段、 515 基準タイミング取得手段、 520 設定手段、 525 試験信号検出手段、 530 通知手段、 53 5 ドライノく、 540 コンパレータ、 545 期待値保持手段、 550 識別手段、 620 設定手段、 625 試験信号検出手段、 630 通知手段

Claims

請求の範囲

[1] 電子デバイスに試験信号を与えると共に、前記試験信号に応じて前記電子デバィスから出力される複数の出力信号を、それぞれ期待値と比較することによって、前記電子デバイスが期待された動作を行うか否かを試験する試験装置であって、一つの前記出力信号が変化したことを検出する基準タイミング検出手段と、前記一つの出力信号が変化してから、他の一つの前記出力信号が変化するまでの最小時間を予め設定する設定手段と、

前記基準タイミング検出手段が前記一つの出力信号の変化を検出してから、前記最小時間が経過したタイミングで、前記他の一つの出力信号の値を取り込む取込手段と、

前記取込手段によって取り込まれた前記他の一つの出力信号の値が、前記最小時間が経過した後に前記他の一つの出力信号が取るべき値と一致しな力つたときに、前記電子デバイスを不良品として識別する識別手段と

を備えた試験装置。

[2] 前記取込手段は、

前記基準タイミング検出手段が前記一つの出力信号の変化を検出してから、前記最小時間が経過したタイミングで、ストローブ信号を生成するストローブ生成手段と、前記ストローブ信号によって、前記他の一つの出力信号の値を取り込むコンパレータと

を有する請求項 1に記載の試験装置。

[3] 前記一つの出力信号の値が変化して力前記最小時間が経過したタイミングで前記他の一つの出力信号が取るべき値を、前記期待値として予め保持する期待値保持手段を更に備える請求項 2に記載の試験装置。

[4] 前記最小時間は、前記電子デバイスから前記出力信号を受け取って動作する他の電子デバイスに対する、前記一つの出力信号のセットアップ時間、または前記他の一つの出力信号のホールド時間のいずれかである請求項 3に記載の試験装置。

[5] 電子デバイスに試験信号を与えると共に、前記試験信号に応じて前記電子デバィスから出力される複数の出力信号を、それぞれ期待値と比較することによって、前記電子デバイスが期待された動作を行うか否かを試験する試験方法であって、一つの前記出力信号が変化したことを検出する基準タイミング検出ステップと、前記一つの出力信号が変化してから、他の一つの前記出力信号が変化するまでの最小時間を予め設定する設定ステップと、

前記基準タイミング検出ステップにおいて前記一つの出力信号の変化が検出されてから、前記最小時間が経過したタイミングで、前記他の一つの出力信号の値を取り込む取込ステップと、

前記取込ステップにおいて取り込まれた前記他の一つの出力信号の値力前記最小時間が経過した後に前記他の一つの出力信号が取るべき値と一致しな力つたときに、前記電子デバイスを不良品として識別する識別ステップと

を備えた試験方法。

[6] 電子デバイスに試験信号を与えると共に、前記試験信号に応じて前記電子デバィスから出力される複数の出力信号を、それぞれ期待値と比較することによって、期待された動作を行う電子デバイスを選別生産する電子デバイスの生産方法であって、一つの前記出力信号が変化したことを検出する基準タイミング検出ステップと、前記一つの出力信号が変化してから、他の一つの前記出力信号が変化するまでの最小時間を予め設定する設定ステップと、

を備えた電子デバイスの生産方法。

[7] 電子デバイスの動作をシミュレートするデバイスシミュレータに試験信号を与えると共に、前記試験信号に応じて前記デバイスシミュレータから出力される複数の出力信号を、それぞれ期待値と比較することによって、前記電子デバイスが期待された動作を行うか否かを試験する試験シミュレータであって、一つの前記出力信号が変化したことを検出する基準タイミング検出手段と、前記一つの出力信号が変化してから、他の一つの前記出力信号が変化するまでの最小時間を予め設定する設定手段と、

を備えた試験シミュレータ。

[8] 電子デバイスに試験信号を与えると共に、前記試験信号に応じて前記電子デバィスから出力される複数の出力信号を、それぞれ期待値と比較することによって、前記電子デバイスが期待された動作を行うか否かを試験する試験装置であって、一つの前記出力信号が変化したことを検出する基準タイミング検出手段と、前記一つの出力信号が変化してから、他の一つの前記出力信号が変化するまでの最小時間を予め設定する設定手段と、

前記基準タイミング検出手段が前記一つの出力信号の変化を検出してから、前記他の一つの出力信号が変化するまでの経過時間を検出する経過時間検出手段と、前記経過時間が前期最小時間より短いときに、前記電子デバイスを不良品として識別する識別手段と

を備えた試験装置。

[9] 電子デバイスに試験信号を与えると共に、前記試験信号に応じて前記電子デバィスから出力される複数の出力信号を、それぞれ期待値と比較することによって、前記電子デバイスが期待された動作を行うか否かを試験する試験方法であって、一つの前記出力信号が変化したことを検出する基準タイミング検出ステップと、前記一つの出力信号が変化してから、他の一つの前記出力信号が変化するまでの最小時間を予め設定する設定ステップと、

前記基準タイミング検出ステップにおいて前記一つの出力信号の変化が検出されてから、前記他の一つの出力信号が変化するまでの経過時間を検出する経過時間検出ステップと、

前記経過時間が前期最小時間より短いときに、前記電子デバイスを不良品として識別する識別ステップと

を備えた試験方法。

[10] 電子デバイスに試験信号を与えると共に、前記試験信号に応じて前記電子デバィスから出力される複数の出力信号を、それぞれ期待値と比較することによって、期待された動作を行う電子デバイスを選別生産する電子デバイスの生産方法であって、一つの前記出力信号が変化したことを検出する基準タイミング検出ステップと、前記一つの出力信号が変化してから、他の一つの前記出力信号が変化するまでの最小時間を予め設定する設定ステップと、

を備えた電子デバイスの生産方法。

[11] 電子デバイスの動作をシミュレートするデバイスシミュレータに試験信号を与えると共に、前記試験信号に応じて前記デバイスシミュレータから出力される複数の出力信号を、それぞれ期待値と比較することによって、前記電子デバイスが期待された動作を行うか否かを試験する試験シミュレータであって、

一つの前記出力信号が変化したことを検出する基準タイミング検出手段と、前記一つの出力信号が変化してから、他の一つの前記出力信号が変化するまでの最小時間を予め設定する設定手段と、

前記基準タイミング検出手段が前記一つの出力信号の変化を検出してから、前記他の一つの出力信号が変化するまでの経過時間を検出する経過時間検出手段と、前記経過時間が前期最小時間より短いときに、前記電子デバイスを不良品として識別する識別手段とを備えた試験シミュレータ。

[12] 電子デバイスに複数の試験信号を与えると共に、前記複数の試験信号に応じて前記電子デバイス力も出力される複数の出力信号を、それぞれ期待値と比較することによって、前記電子デバイスを正しく試験することができる力否かをテストする試験装置であって、

一つの前記試験信号が変化する時刻を取得する基準タイミング取得手段と、前記一つの試験信号が変化してから、他の一つの前記試験信号が変化するまでの最小時間を予め設定する設定手段と、

前記基準タイミング取得手段によって取得された、前記一つの試験信号が変化する時刻から、前記最小時間が経過したタイミングで、前記他の一つの試験信号の値を検出する試験信号検出手段と、

前記検出手段によって検出された前記他の一つの試験信号の値が、前記最小時間が経過した後に前記他の一つの試験信号が取るべき値として予め格納されている値と一致しな力つたときに、前記電子デバイスを正しく試験することができないと判断してその旨を通知する通知手段と

を備えた試験装置。

[13] 電子デバイスの動作をシミュレートするデバイスシミュレータに複数の試験信号を与えると共に、前記複数の試験信号に応じて前記デバイスシミュレータから出力される複数の出力信号を、それぞれ期待値と比較することによって、前記電子デバイスを正しく試験することができる力否かをテストする試験シミュレータであって、

を備えた試験シミュレータ。

[14] 電子デバイスの動作をシミュレートするデバイスシミュレータに複数の試験信号を与えると共に、前記複数の試験信号に応じて前記デバイスシミュレータから出力される複数の出力信号を、それぞれ期待値と比較することによって、前記電子デバイスを正しく試験することができる力否かをテストする試験シミュレーション方法であって、一つの前記試験信号が変化する時刻を取得する基準タイミング取得ステップと、前記一つの試験信号が変化してから、他の一つの前記試験信号が変化するまでの最小時間を予め設定する設定ステップと、

前記基準タイミング取得ステップにお、て取得された、前記一つの試験信号が変化する時刻から、前記最小時間が経過したタイミングで、前記他の一つの試験信号の値を検出する試験信号検出ステップと、

前記検出ステップにお、て検出された前記他の一つの試験信号の値が、前記最小時間が経過した後に前記他の一つの試験信号が取るべき値として予め格納されている値と一致しな力つたときに、前記電子デバイスを正しく試験することができないと判断してその旨を通知する通知ステップと

を備えた試験シミュレーション方法。

[15] 前記通知ステップにお!/、て前記通知が行われた後に、修正された前記試験信号のパターンを格納する格納ステップを更に備え、

前記格納ステップの後に、再度、前記基準タイミング取得ステップ、及び前記試験信号検出ステップを実施する

請求項 14に記載の試験シミュレーション方法。

[16] 電子デバイスの動作をシミュレートするデバイスシミュレータに複数の試験信号を与え、前記複数の試験信号に応じて前記デバイスシミュレータから出力される複数の出力信号を、それぞれ期待値と比較することによって、前記電子デバイスを正しく試験することができる力否かをテストすると共に、当該テストに用いた前記試験信号のパターンを用いて前記電子デバイスの実物を試験して、期待された動作を行う電子デバイスを選別生産する電子デバイスの生産方法であって、

一つの前記試験信号が変化する時刻を取得する基準タイミング取得ステップと、前記一つの試験信号が変化してから、他の一つの前記試験信号が変化するまでの最小時間を予め設定する設定ステップと、

前記検出ステップにお、て検出された前記他の一つの試験信号の値が、前記最小時間が経過した後に前記他の一つの試験信号が取るべき値として予め格納されている値と一致しな力つたときに、前記電子デバイスを正しく試験することができないと判断してその旨を通知する通知ステップと、

前記通知ステップにお!、て前記通知が行われた後に、修正された前記試験信号のパターンを格納する格納ステップと、

前記格納ステップの後に、再度、前記基準タイミング取得ステップ、及び前記試験信号検出ステップを実施させる繰り返しステップと、

前記検出ステップにお、て検出された前記他の一つの試験信号の値が、前記最小時間が経過した後に前記他の一つの試験信号が取るべき値と一致した場合に、前記修正された試験信号のパターンを用いて、前記電子デバイスの実物を試験する実試験ステップと、

前記実試験ステップによって、前記電子デバイスカゝら得られた出力信号の値が期待値と一致した場合に、当該電子デバイスを良品として識別する識別ステップとを備えた電子デバイスの生産方法。

電子デバイスに複数の試験信号を与えると共に、前記複数の試験信号に応じて前記デバイスシミュレータから出力される複数の出力信号を、それぞれ期待値と比較することによって、前記電子デバイスを正しく試験することができる力否かをテストする試験装置であって、

前記基準タイミング取得手段によって取得された、前記一つの試験信号が変化する時刻から、前記他の一つの試験信号が変化するまでの経過時間を検出する経過時間検出手段と、

前記経過時間が前期最小時間より短いときに、前記電子デバイスを正しく試験することができな!/、と判断してその旨を通知する通知手段と

を備えた試験装置。

[18] 電子デバイスの動作をシミュレートするデバイスシミュレータに複数の試験信号を与えると共に、前記複数の試験信号に応じて前記デバイスシミュレータから出力される複数の出力信号を、それぞれ期待値と比較することによって、前記電子デバイスを正しく試験することができる力否かをテストする試験シミュレータであって、

を備えた試験シミュレータ。

[19] 電子デバイスの動作をシミュレートするデバイスシミュレータに複数の試験信号を与えると共に、前記複数の試験信号に応じて前記デバイスシミュレータから出力される複数の出力信号を、それぞれ期待値と比較することによって、前記電子デバイスを正しく試験することができる力否かをテストする試験シミュレーション方法であって、一つの前記試験信号が変化する時刻を取得する基準タイミング取得ステップと、前記一つの試験信号が変化してから、他の一つの前記試験信号が変化するまでの最小時間を予め設定する設定ステップと、

前記基準タイミング取得ステップにお、て取得された、前記一つの試験信号が変化する時刻から、前記他の一つの試験信号が変化するまでの経過時間を検出する経過時間検出ステップと、

前記経過時間が前期最小時間より短いときに、前記電子デバイスを正しく試験することができな、と判断してその旨を通知する通知ステップと

を備えた試験シミュレーション方法。

[20] 前記通知ステップにお!/、て前記通知が行われた後に、修正された前記試験信号のパターンを格納する格納ステップを更に備え、

前記格納ステップの後に、再度、前記基準タイミング取得ステップ、及び前記経過時間検出ステップを実施する

請求項 19に記載の試験シミュレーション方法。

[21] 電子デバイスの動作をシミュレートするデバイスシミュレータに複数の試験信号を与え、前記複数の試験信号に応じて前記デバイスシミュレータから出力される複数の出力信号を、それぞれ期待値と比較することによって、前記電子デバイスを正しく試験することができる力否かをテストすると共に、当該テストに用いた前記試験信号のパターンを用いて前記電子デバイスの実物を試験して、期待された動作を行う電子デバイスを選別生産する電子デバイスの生産方法であって、

前記格納ステップの後に、再度、前記基準タイミング取得ステップ、及び前記経過時間検出ステップを実施させる繰り返しステップと、前記検出ステップにお、て検出された前記他の一つの試験信号の値が、前記最小時間が経過した後に前記他の一つの試験信号が取るべき値と一致した場合に、前記修正された試験信号のパターンを用いて、前記電子デバイスの実物を試験する実試験ステップと、