JP4558405B2

JP4558405B2 - 試験エミュレータ、エミュレーションプログラム、及び半導体デバイス製造方法

Info

Publication number: JP4558405B2
Application number: JP2004237758A
Authority: JP
Inventors: 秀樹多田; 光男堀; 孝浩片岡
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2004-08-17
Filing date: 2004-08-17
Publication date: 2010-10-06
Anticipated expiration: 2024-08-17
Also published as: US20060064607A1; TW200609720A; CN101006353B; EP1790989B1; EP1790989A1; CN101006353A; US7506291B2; DE602005017161D1; JP2006058042A; EP1790989A4; TWI396968B; WO2006019081A1; KR20070062518A

Description

本発明は、試験エミュレータ、エミュレーションプログラム、及び半導体デバイス製造方法に関する。特に本発明は、半導体デバイスの試験をエミュレートする試験エミュレータ及びエミュレーションプログラム、並びに半導体デバイス製造方法に関する。

現在、ＶＬＳＩ等の半導体デバイスの設計は、Ｖｅｒｉｌｏｇ−ＨＤＬやＶＨＤＬ等のハードウェア記述言語（ＨＤＬ）によって、コンピュータを用いて行われる。そして、このようなＨＤＬを用いた設計は、ビヘイビオラルレベルやゲートレベル等のシミュレータ（Ｖｅｒｉｌｏｇ−ＨＤＬ／ＶＨＤＬシミュレータ）を用いることによって、シリコンＩＣとして製造される前に、設計者の意図した機能が果たされるか否かについて検証が行われる。例えば、ＨＤＬに基づくシミュレータを用いて、半導体試験装置による半導体デバイスの試験をエミュレートし、当該半導体デバイスの設計を検証する技術が開示されている（例えば、特許文献１参照。）。
特開２００２−２１５７１２号公報

しかしながら、エミュレートされた試験において用いられる半導体デバイスは、ＨＤＬに基づいて動作がシミュレートされた理想的なデバイスであるので、シミュレートされた半導体デバイスにおける試験結果と、実際の半導体デバイスにおける試験結果とは一致しない場合がある。例えば、シミュレートされた半導体デバイスにおける出力信号の立ち上がりのタイミングと、実際の半導体デバイスにおける出力信号の立ち上がりのタイミングとが異なっていたり、また、実際の半導体デバイスにおける出力信号の立ち上がり部分が鈍っていたりすることにより、同一のタイミングで出力信号を基準値と比較する場合であっても、エミュレートされた試験における比較結果と、実際の半導体試験装置における比較結果とが一致しない場合があった。つまり、シミュレートされた半導体デバイスが、エミュレートされた試験において合格したにも関わらず、シリコンＩＣとして製造した半導体デバイスは、半導体試験装置による試験において合格しないという場合があった。

本来、ＨＤＬに基づくシミュレータを用いて試験をエミュレートすることは、試作チップの製造と設計の修正とを繰り返すことなく、より低コストに半導体デバイスを製造する効果を狙ったものであるが、従来は、エミュレートされた試験の精度が十分に高くないことにより、十分な効果が得られていなかった。

そこで本発明は、上記の課題を解決することができる試験エミュレータ、エミュレーションプログラム、及び半導体デバイス製造方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

上記課題を解決するために、本発明の第１の形態においては、半導体デバイスの試験をエミュレートする試験エミュレータであって、半導体デバイスの動作をシミュレートするデバイスシミュレータに対して試験パターンを供給する試験パターン供給手段と、試験パターンに応じてデバイスシミュレータから出力される出力信号を予め定められた期待値と比較する比較タイミングを、当該比較タイミングにおける期待値に対応付けて予め格納する期待値格納手段と、比較タイミングにおいて出力信号が期待値と一致した場合に、出力信号が期待値と一致するマージンの大きさを判断するマージン判断手段と、マージンの大きさが基準値よりも小さい場合に、比較タイミングにおけるマージンが小さい旨をユーザに通知する通知手段とを備える。

マージン判断手段は、比較タイミングを中心とする、出力信号が期待値と一致する期間のマージンの大きさを判断してもよい。期待値格納手段は、複数の比較タイミングと当該複数の比較タイミングのそれぞれにおける期待値とを対応付けて格納しており、通知手段は、予め定められた数の、最もマージンの少ない比較タイミングをユーザに通知してもよい。マージン判断手段は、比較タイミングにおける、出力信号のレベルと期待値として定められている基準電圧のレベルとのマージンの大きさを判断してもよい。マージン判断手段は、比較タイミングから予め定められた期間だけ離れたタイミングにおける、出力信号のレベルと期待値として定められている基準電圧のレベルとのマージンの大きさを判断してもよい。通知手段は、半導体デバイスの出力端子によって異なる値を基準値として用いてもよい。通知手段は、試験期間によって異なる値を基準値として用いてもよい。当該試験エミュレータは、出力信号を表示する出力信号表示手段を更に備え、通知手段は、出力信号表示手段に表示された出力信号上に、マージンの小さい比較タイミングを示してもよい。

試験パターンまたは出力信号の変化からの経過時間として試験パターンおよび比較タイミングを設定するタイミング設定手段と、変化からの経過時間を、実際の半導体デバイスを実際の半導体試験装置によって試験する場合に用いられる各試験サイクル中の時間に変換するタイミング変換手段とを更に備え、試験パターン供給手段は、タイミング変換手段によって変換された、試験サイクル中の時間に試験パターンを供給し、マージン判断手段は、タイミング変換手段によって変換された比較タイミングにおいて出力信号が期待値と一致した場合に、マージンの大きさを判断してもよい。

また、本発明の第２の形態においては、半導体デバイスの試験をエミュレートする試験エミュレータとしてコンピュータを機能させるエミュレーションプログラムであって、コンピュータを、半導体デバイスの動作をシミュレートするデバイスシミュレータに対して試験パターンを供給する試験パターン供給手段と、試験パターンに応じてデバイスシミュレータから出力される出力信号を予め定められた期待値と比較する比較タイミングを、当該比較タイミングにおける期待値に対応付けて予め格納する期待値格納手段と、比較タイミングにおいて出力信号が期待値と一致した場合に、出力信号が期待値と一致するマージンの大きさを判断するマージン判断手段と、マージンの大きさが基準値よりも小さい場合に、比較タイミングにおけるマージンが小さい旨をユーザに通知する通知手段とを備える試験エミュレータとして機能させる。

マージン判断手段は、比較タイミングを中心とする、出力信号が期待値と一致する期間のマージンの大きさを判断してもよい。期待値格納手段は、複数の比較タイミングと当該複数の比較タイミングのそれぞれにおける期待値とを対応付けて格納しており、通知手段は、予め定められた数の、最もマージンの少ない比較タイミングをユーザに通知してもよい。マージン判断手段は、比較タイミングにおける、出力信号のレベルと期待値として定められている基準電圧のレベルとのマージンの大きさを判断してもよい。マージン判断手段は、比較タイミングから予め定められた期間だけ離れたタイミングにおける、出力信号のレベルと期待値として定められている基準電圧のレベルとのマージンの大きさを判断してもよい。通知手段は、半導体デバイスの出力端子によって異なる値を基準値として用いてもよい。通知手段は、試験期間によって異なる値を基準値として用いてもよい。試験エミュレータは、出力信号を表示する出力信号表示手段を更に備え、通知手段は、出力信号表示手段に表示された出力信号上に、マージンの小さい比較タイミングを示してもよい。

また、本発明の第３の形態においては、半導体デバイスを製造する半導体デバイス製造方法であって、半導体デバイスの回路を設計する回路設計ステップと、半導体デバイスに対して供給する試験パターンを設定する試験パターン設定ステップと、試験パターンを供給した場合に半導体デバイスから得られる出力信号を予め定められた期待値と比較する比較タイミングを、当該比較タイミングにおける期待値に対応付けて設定する期待値設定ステップと、回路設計ステップにおいて設計された半導体デバイスの動作をコンピュータによってシミュレートさせつつ、当該コンピュータによってシミュレートされている半導体デバイスに試験パターンを供給することによって、当該半導体デバイスから出力されるべき出力信号を算出して格納する出力格納ステップと、出力格納ステップにおいて格納された出力信号を、期待値設定ステップにおいて設定された比較タイミングにおいて期待値と比較する比較ステップと、比較ステップにおいて出力信号が期待値と一致した場合に、出力信号が期待値と一致するマージンの大きさを判断するマージン判断ステップと、マージンの大きさが基準値よりも小さかった場合に、半導体デバイスの設計を変更する設計変更ステップと、マージンの大きさが基準値よりも大きかった場合に、回路設計ステップにおいて得られた回路に基づいて半導体デバイスを製造する製造ステップとを備える。

当該半導体デバイス製造方法は、製造ステップにおいて製造された半導体デバイスに、試験パターン設定ステップにおいて設定された試験パターンを与え、半導体デバイスから出力される出力信号を期待値設定ステップにおいて設定された期待値と比較することによって半導体デバイスを試験する実試験ステップを更に備えてもよい。実試験ステップは、比較ステップと対比して、マージンの小さな比較タイミングにおいて、マージンが大きな比較タイミングよりも高い頻度で出力信号と期待値とを比較してもよい。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明によれば、シミュレートされた半導体デバイスを用いて、精度の高いエミュレーション試験を行うことができる。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の実施形態に係る試験エミュレーションシステム１０の構成の一例を示すブロック図である。試験エミュレーションシステム１０は、試験エミュレータ制御装置１００、試験エミュレータ２００、及びデバイスシミュレータ３００を備える。試験エミュレーションシステム１０は、実際の半導体デバイスを用いて機能試験等を行う半導体試験装置とは異なり、半導体デバイスの動作をソフトウェアによってシミュレートするデバイスシミュレータ３００に対して、試験エミュレータ２００を用いて模擬的に機能試験等を行うことにより、当該半導体デバイスの試験をソフトウェアによってエミュレートして、当該半導体デバイスの良否を判定する。

本発明の実施形態に係る試験エミュレーションシステム１０は、実際の半導体デバイスと、当該半導体デバイスの動作をシミュレートするデバイスシミュレータ３００との間で、出力される信号等に差異が存在する場合であっても、精度の高いエミュレーション試験を行うことを目的とする。

試験エミュレータ制御装置１００は、試験エミュレータ２００を制御して、デバイスシミュレータ３００に対してエミュレーション試験を実行させる。ここで、試験エミュレータ制御装置１００は、デバイスシミュレータ３００が動作をシミュレートする半導体デバイスに対応してユーザにより作成された、当該半導体デバイスに対して行うべき試験の手順や方法等が記述された試験プログラムに基づいて、試験エミュレータ２００を制御してよい。また、試験プログラムは、例えば、試験エミュレータ２００がデバイスシミュレータ３００に対して模擬的な機能試験を行う場合における、デバイスシミュレータ３００に対して供給する試験パターン、デバイスシミュレータ３００が当該試験パターンに対応して出力する出力信号の期待値、及び当該出力信号を当該期待値と比較する比較タイミング等を含んでいてよい。

試験エミュレータ２００は、半導体デバイスの動作をシミュレートするデバイスシミュレータ３００に対して模擬的な試験を行うことにより、当該半導体デバイスの試験をエミュレートする。試験エミュレータ２００は、タイミング設定手段２０５、試験パターン格納手段２１０、期待値格納手段２１５、タイミング変換手段２２０、変換済み試験パターン保持手段２２５、変換済み期待値保持手段２３０、試験パターン供給手段２３５、出力信号格納手段２４０、比較手段２４５、マージン判断手段２５０、通知手段２５５、及び出力信号表示手段２６０を有する。

タイミング設定手段２０５は、試験エミュレータ制御装置１００から受け取った情報に基づいて、デバイスシミュレータ３００に供給する試験パターン、及び当該試験パターンに応じてデバイスシミュレータ３００から出力される出力信号を予め定められた期待値と比較する比較タイミングを設定する。ここで、タイミング設定手段２０５は、試験パターン及び比較タイミングのそれぞれを、以前の試験パターンまたは出力信号の変化からの経過時間として設定する。例えば、タイミング設定手段２０５は、試験パターンにおける信号が立ち上がる一のタイミングを、当該信号が直前に立ち下がったタイミングからの経過時間として設定してよい。また、例えば、タイミング設定手段２０５は、一の比較タイミングを、以前に出力信号が立ち上がったタイミングからの経過時間として設定してよい。そして、タイミング設定手段２０５は、設定した試験パターンを試験パターン格納手段２１０に出力すると共に、設定した比較タイミングと、当該比較タイミングにおいて出力信号と比較すべく、例えば試験プログラム等により予め定められた期待値とを対応付けて、期待値格納手段２１５に出力する。試験パターン格納手段２１０は、タイミング設定手段２０５により設定された試験パターンを予め格納する。期待値格納手段２１５は、タイミング設定手段２０５により設定された比較タイミングを、当該比較タイミングにおける期待値に対応付けて予め格納する。

ここで、実際の半導体デバイスを実際の半導体試験装置によって試験する場合におけるタイミングの扱いについて説明する。通常、半導体デバイスの試験において、試験パターンは、１０ピコ秒程度のオーダーのタイムスケールで制御される。しかし、半導体デバイスの試験は、全体では分単位の時間を要する場合が多く、試験パターンを、１０ピコ秒等のオーダーで定めたデータとして保持しておくことは、多量のメモリを要するという点で現実的ではない。そこで、半導体試験装置は、信号の立ち上がりや立ち下がりといった変化、つまりイベントの種類と、当該イベントの発生タイミングとを半導体試験装置の基準サイクルに対応付けて、試験パターンとして保持する。即ち、本来、半導体試験装置は、イベントの発生タイミングを、当該イベントの以前に発生したイベントにおける発生タイミングからの経過時間として保持し、イベントの種類と、以前のイベントからの経過時間とに基づいて試験パターンの波形を成形することが好ましい。しかし、通常、半導体試験装置は、任意のタイミングにおいて、試験信号の立ち上がりや立ち下がり等のイベントを発生させることはできず、限られたタイミングにおいてのみ、イベントを発生させることができる。具体的には、半導体試験装置は、試験期間全体を複数の試験サイクルに分割して、各試験サイクル毎に試験シーケンスを管理しており、それぞれの試験サイクル中における、予め定められた数のタイミングにおいてのみ、イベントを発生させることができる。これにより、半導体試験装置の構成が単純化され、コストダウンが実現されている。

従って、イベントの発生タイミングが、以前のイベントからの経過時間として示されている場合、当該発生タイミングは、試験サイクル中の、イベントを発生することのできるタイミングに変換される必要がある。例えば、イベントの発生タイミングは、試験サイクル中における可能なタイミングのうち、当該発生タイミングに最も近いタイミングに変換されてよい。そして、半導体試験装置は、変換されたタイミングに基づいて試験パターンの波形を成形し、成形した試験パターンを半導体デバイスに供給することにより、当該半導体デバイスの試験を行う。

一方、本発明の実施形態に係る試験エミュレータ２００においても、前述した場合と同様の処理が行われる。具体的には、タイミング変換手段２２０が、タイミング設定手段２０５により設定された試験パターン及び比較タイミングにおける、試験パターンまたは出力信号の変化からの経過時間を、実際の半導体デバイスを実際の半導体試験装置によって試験する場合に用いられる試験サイクル中の時間に変換する。そして、タイミング変換手段２２０は、変換した試験パターンを変換済み試験パターン保持手段２２５に出力すると共に、変換した比較タイミング、及び当該比較タイミングにおける期待値を対応付けて、変換済み期待値保持手段２３０に出力する。変換済み試験パターン保持手段２２５は、以前の試験パターンにおける変化からの経過時間としてタイミング設定手段２０５によって設定され、更に、当該変化からの経過時間が、タイミング変換手段２２０によって試験サイクル中の時間に変換された試験パターンを保持する。変換済み期待値保持手段２３０は、以前の出力信号における変化からの経過時間としてタイミング設定手段２０５によって設定され、更に、当該変化からの経過時間が、タイミング変換手段２２０によって試験サイクル中の時間に変換された比較タイミングを、当該比較タイミングにおける期待値に対応付けて保持する。

試験パターン供給手段２３５は、変換済み試験パターン保持手段２２５に保持されている試験パターンをデバイスシミュレータ３００に対して供給する。具体的には、試験パターン供給手段２３５は、変換済み試験パターン保持手段２２５に保持されている試験パターンを、タイミング変換手段２２０によって変換された、試験サイクル中の時間に供給する。ここで、試験パターン供給手段２３５は、試験パターンを供給すべき試験サイクル中の時間を、必ずしも実時間のタイムスケールにおいて計測しなくともよく、１サイクル分の時間を、例えば１００倍等に引き延ばしたタイムスケールにおいて計測してもよい。

出力信号格納手段２４０は、試験パターン供給手段２３５により供給された試験パターンに応じてデバイスシミュレータ３００により出力された出力信号を受け取り、受け取った出力信号を格納する。比較手段２４５は、出力信号格納手段２４０に格納されている出力信号を、変換済み期待値保持手段２３０に保持されている比較タイミングで、当該比較タイミングに対応付けて保持されている期待値と比較する。具体的には、比較手段２４５は、タイミング変換手段２２０によって変換された比較タイミングにおいて、出力信号を期待値と比較する。そして、比較手段２４５は、出力信号、比較タイミング、及び比較タイミングにおいて出力信号が期待値と一致したか否かを示す比較結果をマージン判断手段２５０に出力する。マージン判断手段２５０は、比較タイミングにおいて出力信号が期待値と一致した場合に、出力信号が期待値と一致するマージンの大きさを判断する。ここで、出力信号が期待値と一致するマージンの大きさとは、例えば出力タイミングや出力レベル等の出力条件が変化しても出力信号が期待値と一致する場合の、当該出力条件における変化の大きさの最大値であってよい。そして、マージン判断手段２５０は、比較タイミング及びマージンの大きさを、通知手段２５５に出力する。

通知手段２５５は、マージン判断手段２５０において判断されたマージンの大きさが、予め定められた基準値よりも小さい場合に、比較タイミングにおけるマージンが小さい旨をユーザに通知する。ここで、通知手段２５５は、マージンの大きさが予め定められた基準値よりも小さい場合に、その旨を示す情報を出力信号表示手段２６０に出力してもよい。出力信号表示手段２６０は、出力信号格納手段２４０に格納されている出力信号を表示する。ここで、出力信号表示手段２６０は、通知手段２５５から受け取った情報に基づいて、比較タイミングにおいて、出力信号と期待値とが一致するマージンが小さい旨を更に表示して、ユーザに通知してもよい。

本発明の実施形態に係る試験エミュレーションシステム１０によれば、比較タイミングにおいて出力信号と期待値とが一致する場合であっても、出力信号が期待値と一致するマージンが基準値より小さい場合には、その旨をユーザに通知してすることができる。これにより、デバイスシミュレータ３００の出力信号が、実際の半導体デバイスの出力信号と異なることに起因して、デバイスシミュレータ３００を用いてエミュレーション試験を行った場合には合格するにも関わらず、同一の比較タイミングにおいて、実際の半導体デバイスを実際の半導体試験装置を用いて試験した場合には合格しない、といった問題の発生を抑えて、精度の高いエミュレーション試験を行うことができる。

また、本発明の実施形態に係る試験エミュレーションシステム１０によれば、試験パターンや比較タイミングが、以前の試験パターンや出力信号の変化からの経過時間として与えられる場合に、当該経過時間を、実際の試験装置と同様の、試験サイクル中の時間に変換してエミュレーション試験を行うことができるので、より高い精度で半導体デバイスの試験をエミュレートすることができる。

図２は、本発明の実施形態に係るデバイスシミュレータ３００における出力信号の一例を示す。本図において、デバイスシミュレータ３００は、試験パターン供給手段２３５によって供給された試験パターンに応じて、論理値である出力信号を出力する。但し、以降に説明する内容は、デバイスシミュレータ３００が論理値を出力する場合のみに限定されず、アナログ信号を出力する場合においても適用できることは明らかである。

まず、比較手段２４５は、比較タイミング４００において、出力信号格納手段２４０に格納されている出力信号を、比較タイミング４００における期待値、例えばＨ論理と比較する。そして、比較タイミング４００において、出力信号が期待値と一致した場合に、マージン判断手段２５０は、比較タイミング４００を中心とする、出力信号が期待値と一致する期間のマージンの大きさを判断する。例えば、マージン判断手段２５０は、比較タイミング４００の前及び後のそれぞれにおいて出力信号が期待値と一致する期間を検出し、前後それぞれにおいて検出した期間のうち、より短い期間の長さを、マージンの大きさとして判断してよい。具体的には、マージン判断手段２５０は、比較タイミング４００の直前に存在する、出力信号の立ち上がりタイミングと、比較タイミング４００との間の期間４４０を、比較タイミング４００におけるマージンの大きさとして判断してよい。

なお、期待値格納手段２１５は、タイミング設定手段２０５により設定された複数の比較タイミングと、当該複数の比較タイミングのそれぞれにおける期待値とを対応付けて格納していてよく、また、この場合、比較手段２４５は、当該複数の比較タイミングのそれぞれにおいて、出力信号と期待値とを比較してよい。具体的には、比較手段２４５は、更に、比較タイミング４１０、４２０、及び４３０のそれぞれにおいて、出力信号を期待値と比較する。そして、それぞれの比較タイミングにおいて、出力信号が期待値と一致した場合に、マージン判断手段２５０は、それぞれの比較タイミングを中心とする、出力信号が期待値と一致する期間のマージンの大きさを判断する。

一方、出力信号表示手段２６０は、例えば試験エミュレータ２００に設けられた液晶パネル等の表示デバイスであってよく、本図に示したような出力信号を表示して、ユーザに提示する。ここで、通知手段２５５は、それぞれの比較タイミングにおいて、マージン判断手段２５０により判断されたマージンの大きさを予め定められた基準値と比較し、マージンの小さい比較タイミングを出力信号表示手段２６０に表示された出力信号上に示して、ユーザに通知してよい。具体的には、通知手段２５５は、比較タイミング４００〜４３０のうち、比較タイミング４００及び４２０において、マージンの大きさが基準値より小さいと判定した場合に、出力信号上の、それぞれの比較タイミングにあたる部分にマーカ４５０及びマーカ４６０を表示することにより、ユーザにマージンの小さい比較タイミングを通知してよい。ここで、予め定められた基準値とは、例えば、試験エミュレータ２００によるエミュレーション試験と、実際の半導体試験装置による試験との試験結果の差異を十分に小さくするべく、デバイスシミュレータ３００の出力信号と、実際の半導体デバイスの出力信号とにおける、論理値が反転するタイミングのずれの予測値等に基づいて、ユーザ等によって予め定められた値であってよい。また、通知手段２５５は、複数の比較タイミングにおいて、基準値より小さいマージンが判断された場合に、当該複数の比較タイミングのうち、予め定められた数の、最もマージンの少ない比較タイミングをユーザに通知してもよい。

本発明の実施形態に係る試験エミュレーションシステム１０によれば、出力信号と期待値とが一致する期間のマージンが十分に大きくない場合に、その旨をユーザに通知して警告することにより、デバイスシミュレータ３００の出力信号と、実際の半導体デバイスの出力信号とのそれぞれで、論理値が反転するタイミング等にずれが生じる場合であっても、試験エミュレータ２００を用いて半導体デバイスのエミュレーション試験を精度よく実行することができる。また、出力信号上にマージンの小さい比較タイミングを表示してユーザに通知することにより、ユーザが、半導体デバイスにおける問題点を迅速に把握することができる。

更に、多数の比較タイミングにおいて、マージンが基準値より小さいと判定された場合に、常にすべての比較タイミングをユーザに通知するのではなく、例えば１０箇所等の予め定められた数の、最もマージンの小さい比較タイミングのみをユーザに通知することにより、ユーザに、優先的に注意を払うべき箇所を容易に把握させることができる。これにより、ユーザは、半導体デバイスにおける問題の解決を効率的に行うことができる。

なお、試験エミュレータ２００における動作は、以上に説明した内容に限定されず、以上に説明した内容に多様な変形を加えた動作であってもよい。例えば、通知手段２５５は、半導体デバイスの出力端子によって異なる値を、マージンの大きさと比較する基準値として用いてもよい。これにより、半導体デバイスの試験において、要求される精度が出力端子毎に異なる場合であっても、試験エミュレータ２００によって当該半導体デバイスを精度よく試験することができる。

図３は、本発明の実施形態に係るデバイスシミュレータ３００における出力信号の他の例を示す。本図において、デバイスシミュレータ３００は、試験パターン供給手段２３５によって供給された試験パターンに応じて、アナログの出力信号を出力する。また、本図に示した出力信号においては、立ち上がり直後に、信号のレベルが振動している。

まず、比較手段２４５は、出力信号格納手段２４０に格納されている出力信号を、比較タイミング５００において、期待値として定められている基準電圧Ｖと比較する。そして、比較タイミング５００において、出力信号が、期待値として定められている基準電圧以上であるという条件に一致した場合に、マージン判断手段２５０は、比較タイミング５００における、出力信号のレベルと基準電圧Ｖのレベルとのマージンの大きさを判断する。例えば、マージン判断手段２５０は、比較タイミング５００における、出力信号のレベルと、基準電圧Ｖのレベルとの差を、マージンの大きさとして判断してよい。また、マージン判断手段２５０は、更に、比較タイミング５００から予め定められた期間だけ離れたタイミング５１０における、出力信号のレベルと基準電圧Ｖとのマージンの大きさを判断してよい。

そして、通知手段２５５は、比較タイミング５００、及び当該比較タイミングから予め定められた期間だけ離れたタイミング５１０のそれぞれにおいて、マージン判断手段２５０により判断されたマージンの大きさを、予め定められた基準値と比較する。そして、通知手段２５５は、例えば、タイミング５１０において、マージンの大きさが基準値より小さいと判定した場合に、出力信号表示手段２６０により表示されている出力信号上の、タイミング５１０にあたる部分にマーカ５２０を表示することにより、ユーザにマージンの小さいタイミングまたは比較タイミングを通知する。なお、予め定められた基準値とは、例えば、試験エミュレータ２００によるエミュレーション試験の結果と、実際の半導体試験装置による試験の結果との差異を十分に小さくするべく、デバイスシミュレータ３００の出力信号のレベルと実際の半導体デバイスの出力信号のレベルとにおけるずれの予測値等に基づいて、ユーザ等によって予め定められた値であってよい。

例えば、実際の半導体デバイスによる出力信号の波形が、デバイスシミュレータ３００によりシミュレートされた出力信号の波形に比べて、立ち上がり直後により大きく振動する場合等に、試験エミュレータ２００におけるエミュレーション試験の結果と、実際の半導体試験装置による試験の結果とに差異が生じる場合がある。しかしながら、試験エミュレーションシステム１０において、例えば図２に示したような、比較タイミングを中心とする期間のマージンによる判定のみが行われる場合、それぞれの試験結果における、前述したような差異を検出することは困難である。しかし、本発明の実施形態に係る試験エミュレータ２００によれば、出力信号のレベルと基準電圧のレベルとのマージンが十分に大きくない場合に、その旨をユーザに通知して警告することができるので、実際の半導体デバイスによる出力信号の波形が、デバイスシミュレータ３００によりシミュレートされた出力信号の波形に比べて、より大きく振動する場合であっても、半導体デバイスに対するエミュレーション試験を精度よく実行することができる。

また、更に、比較タイミングの前後においても、出力信号のレベルと基準電圧のレベルとのマージンを判断して、マージンの小さい箇所をユーザに通知することにより、出力信号が振動する期間が比較的長い場合であっても、半導体デバイスに対するエミュレーション試験を精度よく実行することができる。

なお、試験エミュレータ２００における動作は、以上に説明した内容に限定されず、以上に説明した内容に多様な変形を加えた動作であってもよい。例えば、通知手段２５５は、１つの試験中に複数の試験期間が含まれる場合に、試験期間によって異なる値を、マージンの大きさと比較する基準値として用いてもよい。これにより、例えば、半導体デバイスが、通常の動作電圧により駆動される通常モードと、より低い動作電圧により駆動される低消費電力モードという複数の動作モードを有する場合等に、半導体デバイスにおける同一の出力端子において、要求される精度が試験期間によって異なる場合であっても、試験エミュレータ２００が、当該半導体デバイスに対するエミュレーション試験を精度よく実行することができる。

図４は、本発明の実施形態に係る試験エミュレーションシステム１０を用いた半導体デバイスの製造方法の一例を示すフローチャートである。本例に示す半導体デバイスの製造方法においては、試験エミュレーションシステム１０の他に、半導体デバイスの回路を設計する回路設計システム、設計された回路に基づいて半導体デバイスを製造する半導体デバイス製造システム、及び製造された半導体デバイスを実際に試験する半導体試験装置が用いられる。なお、回路設計システム、半導体デバイス製造システム、及び半導体試験装置については、公知の技術であるので、詳細な説明は省略する。

まず、ユーザは、回路設計システムにおいて、製造する半導体デバイスの回路を、例えばＶＨＤＬ等のハードウェア記述言語を用いて設計する（Ｓ１０００）。続いて、タイミング設定手段２０５は、半導体デバイスに対応して作成された試験プログラム等に基づいて、半導体デバイスに対して供給する試験パターンを設定する（Ｓ１０１０）。続いて、タイミング設定手段２０５は、試験プログラム等に基づいて、試験パターンを供給した場合に半導体デバイスから得られる出力信号を予め定められた期待値と比較する比較タイミングを、当該比較タイミングにおける期待値に対応付けて設定する（Ｓ１０２０）。続いて、タイミング変換手段２２０は、タイミング設定手段２０５により設定された試験パターン及び比較タイミングにおける時間を、実際の半導体デバイスを実際の半導体試験装置によって試験する場合に用いられる試験サイクル中の時間に変換する（Ｓ１０３０）。

続いて、試験エミュレータ２００は、設計された半導体デバイスの動作をコンピュータ、つまりデバイスシミュレータ３００によってシミュレートさせつつ、デバイスシミュレータ３００によってシミュレートされている半導体デバイスに、試験パターン供給手段２３５を用いて試験パターンを供給することによって、半導体デバイスから出力されるべき出力信号をデバイスシミュレータ３００に算出させ、算出させた出力信号を出力信号格納手段２４０に格納する（Ｓ１０４０）。続いて、比較手段２４５は、出力信号格納手段２４０に格納された出力信号を、タイミング設定手段２０５によって設定された比較タイミングにおいて期待値と比較し、出力信号が期待値に一致するか否かを判定する（Ｓ１０５０）。ここで、出力信号が期待値に一致しない場合（Ｓ１０５０：Ｎｏ）、その旨が通知されたユーザは、半導体デバイスの設計を変更する（Ｓ１０６０）。そして、試験エミュレータ２００は、処理をＳ１０１０に進めて、変更された設計に基づいて、再び半導体デバイスの試験を行う。

一方、出力信号が期待値に一致した場合に（Ｓ１０５０：Ｙｅｓ）、マージン判断手段２５０は、出力信号が期待値と一致するマージンの大きさを判断する（Ｓ１０７０）。ここで、通知手段２５５は、マージン判断手段２５０により判断されたマージンの大きさが、予め定められた基準値より大きいか否かを判定する（Ｓ１０８０）。そして、マージンの大きさが基準値より小さいと判定した場合に（Ｓ１０８０：Ｎｏ）、通知手段２５５は、その旨をユーザに通知して、ユーザに半導体デバイスの設計を変更させる（Ｓ１０６０）。

一方、通知手段２５５により、マージンの大きさが基準値より大きいと判定された場合に（Ｓ１０８０：Ｙｅｓ）、半導体デバイス製造システムは、Ｓ１０００において得られた回路に基づいて半導体デバイスを製造する（Ｓ１０９０）。続いて、半導体試験装置は、半導体デバイス製造システムによって製造された半導体デバイスに、Ｓ１０２０において設定された試験パターン、または試験プログラム等に基づいて設定された当該試験パターンに略同一の試験パターンを与えると共に、半導体デバイスから出力される出力信号を、Ｓ１０３０において設定された期待値、または試験プログラム等に基づいて設定された当該期待値に略同一の期待値と比較することによって、当該半導体デバイスを試験する（Ｓ１１００）。ここで、半導体試験装置は、Ｓ１０５０における処理と対比して、マージン判断手段２５０によって判断されたマージンの小さな比較タイミングにおいて、マージンが大きな比較タイミングよりも高い頻度で出力信号と期待値とを比較してもよい。続いて、半導体試験装置は、半導体デバイスが試験に合格したか否かを判定する（Ｓ１１１０）。半導体デバイスが試験に合格しなかった場合（Ｓ１１１０：Ｎｏ）、半導体試験装置は、処理をＳ１０６０に進めて、ユーザに半導体デバイスの設計を変更させる。一方、半導体デバイスが試験に合格した場合には（Ｓ１１１０：Ｙｅｓ）、当該半導体デバイスの製造が完了する。

本発明の実施形態に係る半導体デバイスの製造方法によれば、デバイスシミュレータ３００の出力信号が、実際の半導体デバイスの出力信号と異なる場合であっても、試験エミュレータ２００によるエミュレーション試験において、高い精度で半導体デバイスの設計の不備等を検出することができる。これにより、実際に半導体デバイスを製造して半導体試験装置により試験を行った場合に、半導体デバイスの設計における不備が発見されたことによって再度設計を変更する、といった工程が発生する頻度が減少するので、より効率的に、またより低コストで半導体デバイスを製造することができる。

また、製造した半導体デバイスを半導体試験装置によって試験する場合に、試験エミュレータ２００による模擬的な試験で検出されたマージンが小さい比較タイミングにおいて、より高い頻度で出力信号を期待値と比較することにより、半導体デバイスの回路の設計におけるクリティカルな部分について、より精度の高い試験を行うことができるので、製造する半導体デバイスの品質を向上させることができる。

図５は、本発明の実施形態に係るコンピュータ１５００のハードウェア構成の一例を示すブロック図である。本発明の実施形態に係るコンピュータ１５００は、ホスト・コントローラ１５８２により相互に接続されるＣＰＵ１５０５、ＲＡＭ１５２０、グラフィック・コントローラ１５７５、及び表示装置１５８０を有するＣＰＵ周辺部と、入出力コントローラ１５８４によりホスト・コントローラ１５８２に接続される通信インターフェイス１５３０、ハードディスクドライブ１５４０、及びＣＤ−ＲＯＭドライブ１５６０を有する入出力部と、入出力コントローラ１５８４に接続されるＲＯＭ１５１０、フレキシブルディスク・ドライブ１５５０、及び入出力チップ１５７０を有するレガシー入出力部とを備える。

ホスト・コントローラ１５８２は、ＲＡＭ１５２０と、高い転送レートでＲＡＭ１５２０をアクセスするＣＰＵ１５０５及びグラフィック・コントローラ１５７５とを接続する。ＣＰＵ１５０５は、ＲＯＭ１５１０及びＲＡＭ１５２０に格納されたプログラムに基づいて動作し、各部の制御を行う。グラフィック・コントローラ１５７５は、ＣＰＵ１５０５等がＲＡＭ１５２０内に設けたフレーム・バッファ上に生成する画像データを取得し、表示装置１５８０上に表示させる。これに代えて、グラフィック・コントローラ１５７５は、ＣＰＵ１５０５等が生成する画像データを格納するフレーム・バッファを、内部に含んでもよい。

入出力コントローラ１５８４は、ホスト・コントローラ１５８２と、比較的高速な入出力装置である通信インターフェイス１５３０、ハードディスクドライブ１５４０、ＣＤ−ＲＯＭドライブ１５６０を接続する。通信インターフェイス１５３０は、ネットワークを介して、試験エミュレータ制御装置１００、デバイスシミュレータ３００、及び他の装置と通信する。ハードディスクドライブ１５４０は、コンピュータ１５００内のＣＰＵ１５０５が使用するプログラム及びデータを格納する。ＣＤ−ＲＯＭドライブ１５６０は、ＣＤ−ＲＯＭ１５９５からプログラム又はデータを読み取り、ＲＡＭ１５２０を介してハードディスクドライブ１５４０に提供する。

また、入出力コントローラ１５８４には、ＲＯＭ１５１０と、フレキシブルディスク・ドライブ１５５０、及び入出力チップ１５７０の比較的低速な入出力装置とが接続される。ＲＯＭ１５１０は、コンピュータ１５００が起動時に実行するブート・プログラムや、コンピュータ１５００のハードウェアに依存するプログラム等を格納する。フレキシブルディスク・ドライブ１５５０は、フレキシブルディスク１５９０からプログラム又はデータを読み取り、ＲＡＭ１５２０を介してハードディスクドライブ１５４０に提供する。入出力チップ１５７０は、フレキシブルディスク・ドライブ１５５０や、例えばパラレル・ポート、シリアル・ポート、キーボード・ポート、マウス・ポート等を介して各種の入出力装置を接続する。

ＲＡＭ１５２０を介してハードディスクドライブ１５４０に提供されるエミュレーションプログラムは、フレキシブルディスク１５９０、ＣＤ−ＲＯＭ１５９５、又はＩＣカード等の記録媒体に格納されて利用者によって提供される。エミュレーションプログラムは、記録媒体から読み出され、ＲＡＭ１５２０を介してコンピュータ１５００内のハードディスクドライブ１５４０にインストールされ、ＣＰＵ１５０５において実行される。コンピュータ１５００にインストールされて実行されるエミュレーションプログラムは、ＣＰＵ１５０５等に働きかけて、コンピュータ１５００を、図１から図４にかけて説明した試験エミュレータとして機能させる。

以上に示したプログラムは、外部の記憶媒体に格納されてもよい。記憶媒体としては、フレキシブルディスク１５９０、ＣＤ−ＲＯＭ１５９５の他に、ＤＶＤやＰＤ等の光学記録媒体、ＭＤ等の光磁気記録媒体、テープ媒体、ＩＣカード等の半導体メモリ等を用いることができる。また、専用通信ネットワークやインターネットに接続されたサーバシステムに設けたハードディスク又はＲＡＭ等の記憶装置を記録媒体として使用し、ネットワークを介してプログラムをコンピュータ１５００に提供してもよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

本発明の実施形態に係る試験エミュレーションシステム１０の構成の一例を示すブロック図である。本発明の実施形態に係るデバイスシミュレータ３００における出力信号の一例を示す図である。本発明の実施形態に係るデバイスシミュレータ３００における出力信号の他の例を示す図である。本発明の実施形態に係る試験エミュレーションシステム１０を用いた半導体デバイスの製造方法の一例を示すフローチャートである。本発明の実施形態に係るコンピュータ１５００のハードウェア構成の一例を示すブロック図である。

符号の説明

１０試験エミュレーションシステム、１００試験エミュレータ制御装置、２００試験エミュレータ、２０５タイミング設定手段、２１０試験パターン格納手段、２１５期待値格納手段、２２０タイミング変換手段、２２５変換済み試験パターン保持手段、２３０変換済み期待値保持手段、２３５試験パターン供給手段、２４０出力信号格納手段、２４５比較手段、２５０マージン判断手段、２５５通知手段、２６０出力信号表示手段、３００デバイスシミュレータ

Claims

半導体デバイスの試験をエミュレートする試験エミュレータであって、
前記半導体デバイスの動作をシミュレートするデバイスシミュレータに対して試験パターンを供給する試験パターン供給手段と、
前記試験パターンに応じて前記デバイスシミュレータから出力される出力信号を予め定められた期待値と比較する比較タイミングを、当該比較タイミングにおける前記期待値に対応付けて予め格納する期待値格納手段と、
前記比較タイミングにおいて前記出力信号が前記期待値と一致した場合に、前記出力信号が前記期待値と一致するマージンの大きさを判断するマージン判断手段と、
前記マージンの大きさが基準値よりも小さい場合に、前記比較タイミングにおけるマージンが小さい旨をユーザに通知する通知手段と
を備えた試験エミュレータ。
前記マージン判断手段は、前記比較タイミングを中心とする、前記出力信号が前記期待値と一致する期間のマージンの大きさを判断する請求項１に記載の試験エミュレータ。
前記期待値格納手段は、複数の前記比較タイミングと当該複数の比較タイミングのそれぞれにおける前記期待値とを対応付けて格納しており、
前記通知手段は、予め定められた数の、最もマージンの少ない前記比較タイミングを前記ユーザに通知する
請求項２に記載の試験エミュレータ。
前記マージン判断手段は、前記比較タイミングにおける、前記出力信号のレベルと前記期待値として定められている基準電圧のレベルとのマージンの大きさを判断する請求項１に記載の試験エミュレータ。
前記マージン判断手段は、前記比較タイミングから予め定められた期間だけ離れたタイミングにおける、前記出力信号のレベルと前記期待値として定められている基準電圧のレベルとのマージンの大きさを判断する請求項１に記載の試験エミュレータ。
前記通知手段は、前記半導体デバイスの出力端子によって異なる値を前記基準値として用いる請求項１に記載の試験エミュレータ。
前記通知手段は、試験期間によって異なる値を前記基準値として用いる請求項１に記載の試験エミュレータ。
前記出力信号を表示する出力信号表示手段を更に備え、
前記通知手段は、前記出力信号表示手段に表示された前記出力信号上に、マージンの小さい前記比較タイミングを示す
請求項１に記載の試験エミュレータ。
前記試験パターンまたは前記出力信号の変化からの経過時間として前記試験パターンおよび前記比較タイミングを設定するタイミング設定手段と、
前記変化からの経過時間を、実際の半導体デバイスを実際の半導体試験装置によって試験する場合に用いられる各試験サイクル中の時間に変換するタイミング変換手段と
を更に備え、
前記試験パターン供給手段は、前記タイミング変換手段によって変換された、前記試験サイクル中の時間に前記試験パターンを供給し、
前記マージン判断手段は、前記タイミング変換手段によって変換された前記比較タイミングにおいて前記出力信号が前記期待値と一致した場合に、前記マージンの大きさを判断する
請求項１に記載の試験エミュレータ。
半導体デバイスの試験をエミュレートする試験エミュレータとしてコンピュータを機能させるエミュレーションプログラムであって、
前記コンピュータを、
前記半導体デバイスの動作をシミュレートするデバイスシミュレータに対して試験パターンを供給する試験パターン供給手段と、
前記試験パターンに応じて前記デバイスシミュレータから出力される出力信号を予め定められた期待値と比較する比較タイミングを、当該比較タイミングにおける前記期待値に対応付けて予め格納する期待値格納手段と、
前記比較タイミングにおいて前記出力信号が前記期待値と一致した場合に、前記出力信号が前記期待値と一致するマージンの大きさを判断するマージン判断手段と、
前記マージンの大きさが基準値よりも小さい場合に、前記比較タイミングにおけるマージンが小さい旨をユーザに通知する通知手段と
を備える試験エミュレータとして機能させるエミュレーションプログラム。
前記マージン判断手段は、前記比較タイミングを中心とする、前記出力信号が前記期待値と一致する期間のマージンの大きさを判断する請求項１０に記載のエミュレーションプログラム。
前記期待値格納手段は、複数の前記比較タイミングと当該複数の比較タイミングのそれぞれにおける前記期待値とを対応付けて格納しており、
前記通知手段は、予め定められた数の、最もマージンの少ない前記比較タイミングを前記ユーザに通知する
請求項１１に記載のエミュレーションプログラム。
前記マージン判断手段は、前記比較タイミングにおける、前記出力信号のレベルと前記期待値として定められている基準電圧のレベルとのマージンの大きさを判断する請求項１０に記載のエミュレーションプログラム。
前記マージン判断手段は、前記比較タイミングから予め定められた期間だけ離れたタイミングにおける、前記出力信号のレベルと前記期待値として定められている基準電圧のレベルとのマージンの大きさを判断する請求項１０に記載のエミュレーションプログラム。
前記通知手段は、前記半導体デバイスの出力端子によって異なる値を前記基準値として用いる請求項１０に記載のエミュレーションプログラム。
前記通知手段は、試験期間によって異なる値を前記基準値として用いる請求項１０に記載のエミュレーションプログラム。
前記試験エミュレータは、前記出力信号を表示する出力信号表示手段を更に備え、
前記通知手段は、前記出力信号表示手段に表示された前記出力信号上に、マージンの小さい前記比較タイミングを示す
請求項１０に記載のエミュレーションプログラム。
半導体デバイスを製造する半導体デバイス製造方法であって、
前記半導体デバイスの回路を設計する回路設計ステップと、
前記半導体デバイスに対して供給する試験パターンを設定する試験パターン設定ステップと、
前記試験パターンを供給した場合に前記半導体デバイスから得られる出力信号を予め定められた期待値と比較する比較タイミングを、当該比較タイミングにおける前記期待値に対応付けて設定する期待値設定ステップと、
前記回路設計ステップにおいて設計された前記半導体デバイスの動作をコンピュータによってシミュレートさせつつ、当該コンピュータによってシミュレートされている前記半導体デバイスに前記試験パターンを供給することによって、当該半導体デバイスから出力されるべき前記出力信号を算出して格納する出力格納ステップと、
前記出力格納ステップにおいて格納された前記出力信号を、前記期待値設定ステップにおいて設定された前記比較タイミングにおいて前記期待値と比較する比較ステップと、
前記比較ステップにおいて前記出力信号が前記期待値と一致した場合に、前記出力信号が前記期待値と一致するマージンの大きさを判断するマージン判断ステップと、
前記マージンの大きさが基準値よりも小さかった場合に、前記半導体デバイスの設計を変更する設計変更ステップと、
前記マージンの大きさが基準値よりも大きかった場合に、前記回路設計ステップにおいて得られた回路に基づいて前記半導体デバイスを製造する製造ステップと
を備える半導体デバイス製造方法。
前記製造ステップにおいて製造された前記半導体デバイスに、前記試験パターン設定ステップにおいて設定された試験パターンを与え、前記半導体デバイスから出力される前記出力信号を前記期待値設定ステップにおいて設定された前記期待値と比較することによって前記半導体デバイスを試験する実試験ステップを更に備える請求項１８に記載の半導体デバイス製造方法。
前記実試験ステップは、前記比較ステップと対比して、前記マージンの小さな比較タイミングにおいて、前記マージンが大きな比較タイミングよりも高い頻度で前記出力信号と前記期待値とを比較する請求項１９に記載の半導体デバイス製造方法。