JPH09305649A - 論理シミュレーション装置 - Google Patents

Abstract

(57)【要約】 【課題】 同時スイッチングノイズの影響を考慮した論
理シミュレーションにより、ノイズによるＬＳＩの誤動
作を検出できるようにする。 【解決手段】 テストパターン格納部１８内のテストパ
ターンを用いてシミュレータ本体１６がＬＳＩの論理動
作をシミュレーションしている間に同時スイッチングノ
イズの影響を計算するノイズ影響計算部１２を設ける。
ノイズ影響計算部１２は、ノイズ影響計算条件入力部１
０またはノイズ影響計算条件格納部１４により、対象Ｌ
ＳＩの電源電圧Ｖddや入力バッファのＨレベル入力電圧
の最小値ＶIHおよびＬレベル入力電圧の最大値ＶIL等の
ノイズ影響計算条件データを得るとともに、このデータ
とシミュレーション結果に基づいて出力バッファの同時
スイッチングに起因するグランドバウンスの大きさΔＶ
を算出する。そして、このΔＶとＶIHやＶILなどを用い
て、ＬＳＩに印加すべきテストパターンの値を修正す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
論理動作をシミュレーションするために使用される論理
シミュレーション装置に関する。

【０００２】

【従来の技術】デジタルＬＳＩ（大規模集積回路）の開
発において、論理設計を検証するために論理シミュレー
ション装置が利用されている。論理シミュレーション装
置は、論理設計結果に基づいて設計対象のＬＳＩの論理
回路としての動作のシミュレーションすなわち論理シミ
ュレーションを行うものである。この論理シミュレーシ
ョンの結果はそのＬＳＩの仕様と比較され、両者が一致
しない場合は、設計に誤りがあるとして設計結果である
論理回路が修正された後、さらに論理シミュレーション
が行われる。このようにして論理回路の修正と論理シミ
ュレーションとが、ＬＳＩの仕様と論理シミュレーショ
ン結果とが一致するまで行われ、両者が一致すると論理
設計が完了する。その後、論理設計結果に基づいてＬＳ
Ｉが製造される。ＬＳＩの論理シミュレーション結果が
ＬＳＩの仕様と一致していれば、実際に製造されたＬＳ
Ｉの動作も仕様と一致することになる。

【０００３】ところで、近年の半導体の微細加工技術の
進歩によりＬＳＩの集積度が飛躍的に増大しており、か
ってプリント回路基板上でしか実現できなかったような
システムが１チップのＬＳＩで実現できるようになって
きている。この結果、ＬＳＩのピン数は増大しつつあ
る。すなわちＬＳＩは「多ピン化」の傾向にある。ま
た、半導体の微細加工技術の進歩は、集積度の増大に加
えて、動作速度の飛躍的な向上をもたらしている。すな
わちＬＳＩは「高速化」の傾向にもある。

【０００４】このようなＬＳＩの高速化および多ピン化
に伴い、ＬＳＩの開発過程において種々の問題が生じて
いる。例えば、設計段階における論理シミュレーション
上では完全に仕様通りに動作するにもかかわらず、製造
されたＬＳＩをテストする段階またはボードに実装して
実際に使用する段階では仕様通りに動作しないという事
態が生じるようになっており、これがＬＳＩの高速化お
よび多ピン化に伴って大きな問題となっている（例え
ば、吉森崇，森敏明「高速多ピンＣＭＯＳデバイスの伝
送およびノイズ特性」，電子情報通信学会 技術研究報
告ＩＣＤ88-79,Vol.88,No.230,pp.47-53 (1988年10月20
日) 参照）。

【０００５】この問題の原因は、ＬＳＩの高速化および
多ピン化に伴ってノイズの影響が無視できない程度に大
きくなっているにもかかわらず、論理シミュレーション
ではこれが考慮されていない点にある。すなわち、ノイ
ズを無視して論理シミュレーションが行われていたた
め、論理シミュレーションではＬＳＩが正常に動作する
にもかかわらず、実際に製造されたＬＳＩは正常に動作
しないという事態が生じていたのである。

【０００６】この問題の原因であるノイズのうち最も影
響の大きいものは、同時スイッチングノイズである。す
なわち、ＬＳＩにおける複数の出力バッファが同時にス
イッチングしたときに、パッケージに寄生する接地ピン
のインダクタンスによって接地電位に波状変動（「グラ
ンドバウンス」と呼ばれる）が生じることによる影響が
大きい（David Shear「高速ＣＭＯＳ標準論理ＩＣのグ
ランド・バウンスを試験」，日経エレクトロニクス，198
9年５月15日号，no.473，pp.226-227 参照）。

【０００７】図５は、このような同時スイッチングノイ
ズの影響を説明するための図であって、ＬＳＩにおける
入出力部の回路構成を示している。いま、出力バッファ
１０１および１０２が同時にスイッチングしたとする
と、このとき、電源ラインからこれらの出力バッファ１
０１、１０２を貫通して接地ラインに電流が流れ、接地
ピンを流れる電流が大きく変化する。接地ピンを流れる
電流が大きく変化すると、ＬＳＩのパッケージに寄生す
る接地ピンのインダクタンスＬpにより、ＬＳＩ内の接
地ラインの電位すなわち基準電位が変動する（グランド
バウンスの発生）。このようにしてＬＳＩの基準電位が
変動すると、入力バッファ１０３への入力信号の電位が
見かけ上変動することになり、その変動が入力バッファ
１０３の閾値電圧を越えるとＬＳＩが誤動作する。そし
て、ＬＳＩの高速化および多ピン化が進むと、出力バッ
ファの同時スイッチングによる電流変化率ｄｉ／ｄｔが
大きくなってグランドバウンスが大きなものとなるた
め、このような誤動作がより多く生じることになる。

【０００８】これに対し、従来、上記同時スイッチング
の影響を抑えるために種々の対策が考えられてきた。す
なわち、寄生インダクタンスＬpを小さくしたり電流変
化率ｄｉ／ｄｔを小さくしたりすることによりグランド
バウンス自体を小さくするという対策や、入力バッファ
の電源・グランドと出力バッファの電源・グランドとを
別系統にしたりグランドピンの適当な配置によってノイ
ズの原因となる電流を分散させたりすることによりグラ
ンドバウンスの影響が入力バッファに伝わらないように
するという対策が考えられている。

【０００９】しかし、従来の対策の多くは、効果が必ず
しも満足できるものではなかったり、コスト上昇を招い
たり、適用できる範囲が限定されていたりするという問
題があり、従来の対策のうち実際的な解決策となるのは
次の対策のみと考えられている。そして、この対策（以
下「従来の解決策」という）が現実によく使用されてい
る。「グランドピン１本当たり許容できる同時スイッチ
ング可能な出力バッファ数を定義し、その制限を越えな
いように、グランドピンを適当に配置する。」上記解決
策の具体的内容は以下の文献において説明されている。 （１）公開実用新案公報 昭６３−２０４４０号 （２）「Ｉ／Ｏセルの選択とピン配置」，CMOS Standar
d Cell RCS-08A SeriesDesign Manual（株式会社リコ
ー）, p.6-3 （３）「ディジタル波形の検証がオシロから回路シミュ
レータへシフト」，日経エレクトロニクス，1995年７月
31日号，no.641，p.184

【００１０】

【発明が解決しようとする課題】しかし、上記従来の解
決策もＬＳＩの高速化および多ピン化に伴う問題を根本
的に解決するものではなく、次のような問題がある。第
１の問題は、実際のＬＳＩでは品種毎に使用条件が異な
るため、それに応じてノイズに対して要求される許容度
も異なっており、また、「同時スイッチングの出力バッ
ファ数の制限」自体が一応の目安に過ぎないことから、
解決策としての効果が曖昧であって効果を定量的に把握
することができないということである。第２の問題は、
実際にはグランドピンを増設する必要がないにもかかわ
らず、上記「制限」を越えないようにするために増設す
るという事態が生じ、その結果、過剰保証によって無用
のコスト上昇を招くおそれがあるということである。

【００１１】ところでＬＳＩの高速化および多ピン化に
伴う問題は、論理シミュレーションではＬＳＩが正常に
動作するにもかかわらず、実際に製造されたＬＳＩは正
常に動作しない、という点にあった。そして、上記解決
策を含めた従来の対策は、原因となる同時スイッチング
ノイズ（グランドバウンス）を抑えることによりこの問
題を解決しようとするものであった。しかし、如何なる
対策によってもノイズを完全に抑えることは不可能であ
り、ＬＳＩの高速化および多ピン化に伴って同時スイッ
チングノイズはますます増大する傾向にあるため、同時
スイッチノイズの低減という従来の方法は、本来的に根
本的な解決策とはなり得ない。

【００１２】そこで本発明では、同時スイッチングノイ
ズを完全に抑えるのが不可能なことを考慮し、同時スイ
ッチングノイズによって実際には正常に動作しないよう
なＬＳＩについては、予め設計段階においてシミュレー
ションにより正常動作しないことを検出可能とする論理
シミュレーション装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】

＜第１の態様＞上記課題を解決するため本発明に係る第
１の論理シミュレーション装置では、デジタル信号を入
力し出力する半導体集積回路の動作を、電源ラインの電
位に対応するＨレベルと、接地ラインの電位に対応する
Ｌレベルと、不定状態Ｘとの少なくとも３種類の信号値
による論理回路の動作としてシミュレーションする論理
シミュレーション装置において、前記電源ラインに供給
される電源電圧Ｖddの値を入力するための第１入力手段
と、前記集積回路における入力バッファのＨレベル入力
電圧の最小値ＶIHおよびＬレベル入力電圧の最大値ＶIL
を入力するための第２入力手段と、前記論理シミュレー
ションの過程において同時にスイッチングする出力バッ
ファを検出する同時スイッチング検出手段と、同時スイ
ッチング検出手段による検出結果に基づき、出力バッフ
ァの同時スイッチングによって生じる前記グランドバウ
ンスの大きさΔＶを算出する算出手段と、前記電源電圧
Ｖddから前記グランドバウンスの大きさΔＶを減算した
値Ｖdd−ΔＶをＨレベル入力電圧実効値として出力し、
前記グランドバウンスの大きさΔＶをＬレベル入力電圧
実効値として出力する入力電圧実効値算出手段と、前記
集積回路における各入力バッファに前記集積回路の外部
から入力される信号の値がＨレベルかＬレベルかを判定
する入力値判定手段と、入力値判定手段によりＨレベル
の信号が入力されていると判定された入力バッファにつ
き、 ｉ）前記Ｈレベル入力電圧実効値が該入力バッファのＨ
レベル入力電圧の最小値ＶIH以上であれば、Ｈレベルの
信号が該入力バッファに入力されているものとし、 ii）前記Ｈレベル入力電圧実効値が該入力バッファのＨ
レベル入力電圧の最小値ＶIHよりも小さくかつ該入力バ
ッファのＬレベル入力電圧の最大値ＶILよりも大きけれ
ば、不定状態Ｘの信号が該入力バッファに入力されてい
るものとし、 iii)前記Ｈレベル入力電圧実効値が該入力バッファのＬ
レベル入力電圧の最大値ＶIL以下であれば、Ｌレベルの
信号が該入力バッファに入力されているものとする、と
いう第１の入力値再設定処理を行いつつ、前記論理シミ
ュレーションを続行させる第１制御手段と、入力値判定
手段によりＬレベルの信号が入力されていると判定され
た入力バッファにつき、 ｉ）前記Ｌレベル入力電圧実効値が該入力バッファのＬ
レベル入力電圧の最大値ＶIL以下であれば、Ｌレベルの
信号が該入力バッファに入力されているものとし、 ii）前記Ｌレベル入力電圧実効値が該入力バッファのＨ
レベル入力電圧の最小値ＶIHよりも小さくかつ該入力バ
ッファのＬレベル入力電圧の最大値ＶILよりも大きけれ
ば、不定状態Ｘの信号が該入力バッファに入力されてい
るものとし、 iii)前記Ｌレベル入力電圧実効値が該入力バッファのＨ
レベル入力電圧の最小値ＶIH以上であれば、Ｈレベルの
信号が該入力バッファに入力されているものとする、と
いう第２の入力値再設定処理を行いつつ、前記論理シミ
ュレーションを続行させる第２制御手段と、を備えた構
成としている。

【００１４】このような構成によれば、シミュレーショ
ン上の各時点において、同時にスイッチングする出力バ
ッファが検出され、その検出結果に基づき、同時スイッ
チングによって生じるグランドバウンスの大きさΔＶが
算出される。そして、このΔＶがＬレベル入力電圧実効
値とされ、電源電圧ＶddからΔＶを減算した値Ｖdd−Δ
ＶがＨレベル入力電圧実効値とされ、これらの実効値と
入力バッファのＬレベル入力電圧の最大値ＶILおよびＨ
レベル入力電圧の最小値ＶIHとの大小関係に応じて、入
力バッファへの入力信号の値が修正され、修正後の値に
基づいて論理シミュレーションが続行される。

【００１５】＜第２の態様＞本発明に係る第２の論理シ
ミュレーション装置では、上記第１の論理シミュレーシ
ョン装置において、前記集積回路において１個の出力バ
ッファがスイッチングしたときに発生する前記接地ライ
ンの電位の波状変動における変動量の最大値ΔＶ1を入
力するための第３入力手段を備え、前記算出手段は、第
３入力手段によって入力された前記変動量の最大値ΔＶ
1と同時スイッチング検出手段によって検出された同時
スイッチングの出力バッファの数Ｎとの積ΔＶ1・Ｎを前
記グランドバウンスの大きさΔＶとする、ことを特徴と
している。

【００１６】＜第３の態様＞本発明に係る第３の論理シ
ミュレーション装置では、上記第１の論理シミュレーシ
ョン装置において、前記集積回路のパッケージに寄生す
る接地ピンのインダクタンスＬpを入力するための第４
入力手段と、前記集積回路における１個の出力バッファ
がスイッチングしたときに前記電源ラインから該出力バ
ッファを貫通して前記接地ラインへ流れる電流Ｉの単位
時間当たりの変化量ｄＩ／ｄｔを入力するための第５入
力手段とを備え、前記算出手段は、第４入力手段によっ
て入力された前記インダクタンスＬp、第５入力手段に
よって入力された前記変化量ｄＩ／ｄｔ、および同時ス
イッチング検出手段によって検出された同時スイッチン
グの出力バッファの数Ｎを用いて、前記グランドバウン
スの大きさΔＶを ΔＶ＝Ｌp・(ｄＩ／ｄｔ)・Ｎ により算出する、ことを特徴としている。

【００１７】＜第４の態様＞本発明に係る第４の論理シ
ミュレーション装置では、上記第１の論理シミュレーシ
ョン装置において、前記集積回路のパッケージに寄生す
る接地ピンのインダクタンスＬpを入力するための第４
入力手段と、前記集積回路における１個の出力バッファ
がスイッチングしたときに前記電源ラインから該出力バ
ッファを貫通して前記接地ラインへ流れる電流の単位時
間当たりの変化量の出力バッファ毎の値ｄＩj／ｄｔを
入力するための第８入力手段とを備え、前記算出手段
は、第４入力手段によって入力された前記インダクタン
スＬpと第８入力手段によって入力された前記各変化量
ｄＩj／ｄｔとの積Ｌp・(ｄＩj／ｄｔ)を同時スイッチン
グ検出手段による検出結果に基づいて同時にスイッチン
グする出力バッファについて足し合わせた値を、前記グ
ランドバウンスの大きさΔＶとする、ことを特徴として
いる。

【００１８】＜第５の態様＞本発明に係る第５の論理シ
ミュレーション装置では、上記第１の論理シミュレーシ
ョン装置において、前記集積回路のパッケージに寄生す
る接地ピンのインダクタンスＬpを入力するための第４
入力手段と、前記集積回路における１個の出力バッファ
がスイッチングしたときに前記電源ラインから該出力バ
ッファを貫通して前記接地ラインへ流れる電流Ｉの単位
時間当たりの変化量ｄＩ／ｄｔを入力するための第５入
力手段と、前記集積回路のレイアウト設計の結果を示す
レイアウトデータおよびピン配置データを記憶している
第２記憶手段と、前記レイアウトデータおよびピン配置
データに基づいて前記集積回路のパッケージの接地ピン
を認識して該接地ピンの識別情報を出力する接地ピン認
識手段と、前記算出手段は、接地ピン認識手段によって
接地ピンと認識されたピンが複数存在する場合に、第５
入力手段によって入力された前記変化量ｄＩ／ｄｔおよ
び同時スイッチング検出手段による検出結果に基づき、
前記論理シミュレーションの過程において同時にスイッ
チングする各出力バッファを貫通する電流Ｉが該出力バ
ッファのピンに最も近い左側の接地ピンと最も近い右側
の接地ピンとに半分ずつ流れるとして同時スイッチング
時に各接地ピンに流れる電流Ｉgの単位時間当たりの変
化量ｄＩg／ｄｔを算出し、該変化量ｄＩg／ｄｔと第４
入力手段によって入力されたインダクタンスＬpを用い
て各接地ピン毎に算出されるΔＶg＝Ｌp・(ｄＩg／ｄｔ)
のうちの最大値を前記グランドバウンスの大きさΔＶと
する、ことを特徴としている。

【００１９】＜第６の態様＞本発明に係る第６の論理シ
ミュレーション装置では、上記第１の論理シミュレーシ
ョン装置において、前記集積回路の出力バッファのＨレ
ベル出力電圧の最小値ＶOHとＬレベル出力電圧の最大値
ＶOLとを入力するための第１０入力手段と、前記電源電
圧Ｖddから前記グランドバウンスの大きさΔＶを減算し
た値Ｖdd−ΔＶをＨレベル出力電圧実効値として出力
し、前記グランドバウンスの大きさΔＶをＬレベル出力
電圧実効値として出力する出力電圧実効値算出手段と、
前記集積回路の各出力バッファから前記集積回路の外部
へ出力される信号の値がＨレベルかＬレベルかを判定す
る出力値判定手段と、出力値判定手段によりＨレベルの
信号が出力されていると判定された出力バッファにつ
き、 ｉ）前記Ｈレベル出力電圧実効値が該出力バッファのＨ
レベル出力電圧の最小値ＶOH以上であれば、Ｈレベルの
信号が該出力バッファから出力されているものとし、 ii）前記Ｈレベル出力電圧実効値が該出力バッファのＨ
レベル出力電圧の最小値ＶOHよりも小さくかつ該出力バ
ッファのＬレベル出力電圧の最大値ＶOLよりも大きけれ
ば、不定状態Ｘの信号が該出力バッファから出力されて
いるものとし、 iii)前記Ｈレベル出力電圧実効値が該出力バッファのＬ
レベル出力電圧の最大値ＶOL以下であれば、Ｌレベルの
信号が該出力バッファから出力されているものとする、
という第１の出力値再設定処理を行いつつ、前記論理シ
ミュレーションを続行させる第３制御手段と、出力値判
定手段によりＬレベルの信号が出力されていると判定さ
れた出力バッファにつき、 ｉ）前記Ｌレベル出力電圧実効値が該出力バッファのＬ
レベル出力電圧の最大値ＶOL以下であれば、Ｌレベルの
信号が該出力バッファから出力されているものとし、 ii）前記Ｌレベル出力電圧実効値が該出力バッファのＨ
レベル出力電圧の最小値ＶOHよりも小さくかつ該出力バ
ッファのＬレベル出力電圧の最大値ＶOLよりも大きけれ
ば、不定状態Ｘの信号が該出力バッファから出力されて
いるものとし、 iii)前記Ｌレベル出力電圧実効値が該出力バッファのＨ
レベル出力電圧の最小値ＶOH以上であれば、Ｈレベルの
信号が該出力バッファから出力されているものとする、
という第２の出力値再設定処理を行いつつ、前記論理シ
ミュレーションを続行させる第４制御手段と、を備える
ことを特徴としている。

【００２０】上記第６の論理シミュレーション装置によ
れば、論理シミュレーション中に、算出されたグランド
バウンスの大きさΔＶに基づき入力値再設定処理のみな
らず出力値設定処理も行われるため、同時スイッチング
ノイズが集積回路の入力値のみならず出力値にも反映さ
れる。

【００２１】＜その他の態様＞上記第２〜第５の論理シ
ミュレーション装置において、同時スイッチングによる
グランドバウンスの大きさΔＶの算出に必要な接地ピン
の寄生インダクタンス（集積回路のパッケージに寄生す
るインダクタンス）Ｌpを得る手段として、上記の第４
入力手段の他に、以下のような手段を使用することがで
きる。 （１）集積回路のパッケージの各ピン毎の寄生インダク
タンスをパッケージの種類別にパッケージ・データファ
イルとして記憶している第１記憶手段と、前記集積回路
のパッケージの種類を特定する識別情報を入力するため
の第６入力手段と、前記集積回路のパッケージの接地ピ
ンを示すピンの識別情報を入力するための第７入力手段
と、第６および第７入力手段によって入力された識別情
報をキーとして前記パッケージ・データファイルを検索
することにより、特定の種類のパッケージにおける接地
ピンのインダクタンスＬpを得る第１検索手段とからな
る手段。 （２）前記第７入力手段に代えて、前記集積回路のレイ
アウト設計の結果を示すレイアウトデータおよびピン配
置データを記憶している第２記憶手段と、該レイアウト
データおよびピン配置データに基づいて前記集積回路の
パッケージの接地ピンを認識して該接地ピンの識別情報
を出力する接地ピン認識手段とを備え、前記第１検索手
段が、前記第７入力手段によって入力される接地ピンの
識別情報の代わりに接地ピン認識手段から出力される接
地ピンの識別情報をキーとして前記パッケージ・データ
ファイルを検索することにより、特定の種類のパッケー
ジにおける接地ピンのインダクタンスＬpを得るように
した手段。

【００２２】また、上記第４の論理シミュレーション装
置において、同時スイッチングによるグランドバウンス
の大きさΔＶの算出に必要な各出力バッファ毎の貫通電
流変化率（電源ラインから出力バッファを貫通して接地
ラインへ流れる電流の単位時間当たりの変化量）ｄＩj
／ｄｔを得る手段として、上記の第８入力手段の他に、
以下のような手段を使用することができる。前記集積回
路における１個の出力バッファがスイッチングしたとき
に前記電源ラインから該出力バッファを貫通して前記接
地ラインへ流れる電流の単位時間当たりの変化量ｄＩj
／ｄｔを出力バッファの種類別に出力バッファ・データ
ファイルとして記憶している第３記憶手段と、前記同時
スイッチング検出手段によって検出された出力バッファ
の種類を示す識別情報をキーとして前記出力バッファ・
データファイルを検索することにより、同時にスイッチ
ングする出力バッファの前記各変化量ｄＩj／ｄｔを得
る第２検索手段とからなる手段。

【００２３】さらに、上記各種態様の論理シミュレーシ
ョン装置において、論理シミュレーション過程で同時に
スイッチングする出力バッファの具体的な検出手段とし
て、シミュレーション上の同一時刻に信号が変化する全
ての出力バッファを検出する手段の他、以下のような手
段を使用することができる。 （１）予め入力された所定の時間間隔内にスイッチング
する出力バッファを同時にスイッチングするものとして
検出する手段。 （２）予め決められた出力バッファを検出対象から除外
して、同時にスイッチングする出力バッファを検出する
手段。 （３）予め記憶された集積回路のレイアウトデータおよ
びピン配置データをに基づいて接地ピンを認識する認識
手段を含み、その認識結果に基づき所定の二つの接地ピ
ンの間に挟まれたピンに接続された出力バッファのみを
検出対象として、同時にスイッチングする出力バッファ
を検出する手段。 （４）ＨレベルとＬレベルと不定状態Ｘの少なくとも３
種類の信号値から成る信号値群に含まれる一つの信号値
から該信号値群に含まれる他の信号値への信号変化のう
ち、前記同時スイッチング検出手段が出力バッファのス
イッチングと認識する信号変化を指定するための第１指
定手段を含み、第１指定手段による信号変化の指定に基
づいて、同時にスイッチングする出力バッファを検出す
る手段。

【００２４】また、上記各種態様の論理シミュレーショ
ン装置において、入力値再設定処理の対象となる入力バ
ッファを限定するために以下のような手段を使用するこ
とができる。 （１）前記第１および第２制御手段による第１および第
２の入力値再設定処理の対象となる入力バッファを指定
するための第２指定手段。 （２）前記集積回路のレイアウト設計の結果を示すレイ
アウトデータおよびピン配置データを記憶している第２
記憶手段と、前記第１および第２制御手段による第１お
よび第２の入力値再設定処理の対象となる入力バッファ
を限定するか否かを指定するための第３指定手段とを用
いて、前記第１および第２の入力値再設定処理の対象と
なる入力バッファの限定が第３指定手段によって指定さ
れた場合に、前記レイアウトデータおよびピン配置デー
タに基づいて、前記同時スイッチング検出手段の検出対
象となる同時スイッチングする出力バッファのピンの中
で最も近い出力バッファのピンとの間に接地ピンが存在
する入力バッファを前記第１および第２の入力値再設定
処理の対象から除外するための手段。

【００２５】また、上記各種態様の論理シミュレーショ
ン装置において、同時スイッチングによるグランドバウ
ンスの大きさΔＶに基づいて入力値再設定処理を行う際
に必要となる入力バッファのＨレベル入力電圧の最小値
ＶIHおよびＬレベル入力電圧の最大値ＶILを得るため
に、第２入力手段の他、以下のような手段を使用するこ
とができる。Ｈレベル入力電圧の最小値ＶIHおよびＬレ
ベル入力電圧の最大値ＶILを入力バッファの種類別に入
力電圧データファイルとして記憶している第４記憶手段
と、入力バッファの種類を示す識別情報をキーとして前
記入力電圧データファイルを検索することにより、所望
の入力バッファのＨレベル入力電圧の最小値ＶIHおよび
Ｌレベル入力電圧の最大値ＶILを得る第３検索手段とか
らなる手段。

【００２６】また、上記第６の論理シミュレーション装
置において、同時スイッチングによるグランドバウンス
の大きさΔＶに基づいて出力値再設定処理を行う際に必
要となる出力バッファのＨレベル出力電圧の最小値ＶOH
およびＬレベル出力電圧の最大値ＶOLを得るために、第
１０入力手段の他、以下のような手段を使用することが
できる。出力バッファのＨレベル出力電圧の最小値ＶOH
およびＬレベル出力電圧の最大値ＶOLを出力バッファの
種類別に出力電圧データファイルとして記憶している第
５記憶手段と、出力バッファの種類を示す識別情報をキ
ーとして前記出力電圧データファイルを検索することに
より、所望の出力バッファのＨレベル出力電圧の最小値
ＶOHおよびＬレベル出力電圧の最大値ＶOLを得る第４検
索手段とからなる手段。

【００２７】

【発明の効果】本発明によれば、シミュレーション上の
各時点において、同時にスイッチングする出力バッファ
が検出され、この検出結果に基づいてグランドバウンス
の大きさΔＶが算出され、このΔＶの値に基づいて入力
バッファへの入力信号の値が修正されることにより、同
時スイッチングノイズがシミュレーションの結果に反映
される。したがって、同時スイッチングノイズによって
集積回路が誤動作する場合には、それを論理シミュレー
ションによって検出できるようになる。したがって、論
理シミュレーションでは集積回路が正常に動作するにも
かかわらず、実際に製造された集積回路は正常に動作し
ない、という事態を回避することができ、従来よりも論
理シミュレーションの信頼性が向上する。この結果、集
積回路の設計効率が向上する。

【００２８】また本発明によれば、同時スイッチングノ
イズによる集積回路の誤動作を論理シミュレーションに
よって予測し、設計段階でそれに対処することができる
ため、同時スイッチングノイズに起因する誤動作によっ
て発生する、集積回路のテスト段階や実使用段階でのト
ラブルを低減することもできる。

【００２９】さらに本発明によれば、ノイズの軽減・除
去のために接地ピンを増設したりパッケージにおける寄
生インダクタンスを低減したりする場合、同時スイッチ
ングノイズの影響を考慮した論理シミュレーションによ
り、接地ピンの過剰な増設やパッケージにおける寄生イ
ンダクタンスの過剰な低減化を防止することができる。
これにより、従来に比べ、パッケージ化された半導体集
積回路のコストを抑えることができる。

【００３０】また、本発明の各種態様のうち第３の論理
シミュレーション装置によれば、パッケージに寄生する
接地ピンのインダクタンスＬpと同時スイッチングの出
力バッファの貫通電流変化率ｄＩ／ｄｔとに基づいてグ
ランドバウンスの大きさΔＶが算出されるため、また本
発明に係る第４の論理シミュレーション装置によれば、
出力バッファ貫通電流変化率が出力バッファ毎の値ｄＩ
j／ｄｔとして入力され、それを用いてグランドバウン
スの大きさΔＶが算出されるため、同時スイッチングノ
イズを考慮した論理シミュレーションとしての精度が向
上する。さらに、本発明に係る第５の論理シミュレーシ
ョン装置によれば、接地ピンが複数存在する場合に、グ
ランドバウンスの大きさΔＶを適切に算出して精度よく
シミュレーションを行うことができる。また、本発明に
係る第６の論理シミュレーション装置によれば、同時ス
イッチングノイズの影響が出力値にも反映され、これに
より同時スイッチングノイズによる誤動作を更によく検
出することができる。

【００３１】なお、本発明の上記論理シミュレーション
装置において、グランドバウンスの大きさΔＶの算出に
必要な接地ピンの寄生インダクタンスＬpを得るため
に、記憶手段に記憶されたパッケージ・データファイル
を、パッケージの種類を特定する識別情報および接地ピ
ンの識別情報をキーとして検索するという手段を備える
ことにより、ユーザによる操作を減らして操作性を向上
させることができる。このとき、接地ピンの識別情報を
ユーザが入力する代わりに、記憶手段に記憶された集積
回路のレイアウトデータおよびピン配置データに基づい
て接地ピンを自動的に認識する手段を備えることによ
り、操作性を更に向上させることができる。また、出力
バッファ毎の貫通電流変化率ｄＩj／ｄｔを得る際に
も、記憶手段に記憶された出力バッファ・データファイ
ルを、同時にスイッチングする出力バッファの種類を示
す識別情報をキーとして検索するという手段を備えるこ
とにより、ユーザによる操作を減らして操作性を向上さ
せることができる。さらに、入力値再設定処理必要な入
力バッファのＨレベル入力電圧の最小値ＶIHおよびＬレ
ベル入力電圧の最大値ＶILを得る際や、出力値再設定処
理必要な出力バッファのＨレベル出力電圧の最小値ＶOH
およびＬレベル出力電圧の最大値ＶOLを得る際にも、同
様の手段を備えることにより、操作性を向上させること
ができる。

【００３２】また、グランドバウンスの大きさΔＶの算
出に必要な同時スイッチングの出力バッファ検出する際
に使用する手段として、出力バッファのスイッチングに
おいて「同時」と考えることができる有限の期間をユー
ザが定義できるような手段や、所定の出力バッファを検
出対象から除外する手段、出力バッファの信号変化のう
ちスイッチングとみなす信号変化を指定するための手段
を設けることにより、ノイズ影響計算条件のきめ細かい
設定を可能として論理シミュレーションの制御性を向上
させることができる。また、入力値再設定処理の対象と
なる入力バッファを限定するための手段を設けることに
より、論理シミュレーションの制御性を向上させること
もできる。なお、これらの手段を用いて、同時スイッチ
ングノイズへの影響の少ない出力バッファを検出対象か
ら除外したり、同時スイッチングノイズによる影響が少
ない入力バッファを入力値再設定処理から除外したりす
ることにより、論理シミュレーションに要する時間が短
縮化されるという効果も得られる。

【００３３】

【発明の実施の形態】

＜実施形態の全体構成＞図２は、本発明の一実施形態で
ある論理シミュレーション装置のハードウェア構成を示
す図である。本論理シミュレーション装置のハードウェ
アは、エンジニアリング・ワークステーションなどのコ
ンピュータであって、ＣＰＵ５６とメモリ５８などから
成るデータ処理装置５０と、ハードディスク装置５２
と、キーボード５４と、マウス５５と、ディスプレイ装
置６０と、プリンタ６２とから構成されている。

【００３４】本実施形態では、上記コンピュータがメモ
リ５８に格納される所定のプログラムに基づいてＣＰＵ
５６が動作することにより、デジタルＬＳＩの論理回路
としての動作をシミュレーションする論理シミュレーシ
ョン装置として機能する。図１は、このようにして実現
される本実施形態の論理シミュレーション装置の構成を
概念的に示す機能ブロック図である。この図に示すよう
に、本論理シミュレーション装置は、概念的には、テス
トパターン格納部１８と、シミュレータ本体１６と、表
示部２０と、ノイズ影響計算条件入力部１０と、ノイズ
影響計算部１２と、ノイズ影響計算条件格納部１４とか
ら構成されており、このうちテストパターン格納部１８
とシミュレーション本体１６と表示部２０とから成る部
分（点線で示された囲まれた部分）は従来の論理シミュ
レーション装置に相当する。

【００３５】上記構成において、テストパターン格納部
１８は、ハードディスク装置５２によって実現され、シ
ミュレーション対象のＬＳＩ（以下「対象ＬＳＩ」とい
う）の論理動作を検証するために、シミュレーション上
の各時刻においてそのＬＳＩの入力ピンに印加すべき信
号の論理値からなるパターンをテストパターンとして格
納している。

【００３６】シミュレータ本体１６は、データ処理装置
５０によって実現され、ユーザによるキーボード５４や
マウス５５の操作に基づき、ハードディスク装置５２に
予め格納された対象ＬＳＩの論理回路としての構成を記
述したデータを読み込み、テストパターン格納部１８に
格納されたテストパターンを用いて、対象ＬＳＩの論理
動作のシミュレーションを行う。具体的なシミュレーシ
ョンの方式としては、周知の従来の方式、例えばテーブ
ルドリブン方式を使用することができる。なお、対象Ｌ
ＳＩの各信号がとりうる信号値としては、「０」と
「１」に加えて、不定状態を示す「Ｘ」と高インピーダ
ンス状態を示す「Ｚ」とを含めた４種類の値を考えるこ
ととし、対象ＬＳＩの接地ラインの電圧値に相当するＬ
レベルを信号値（論理値）「０」に対応させ、電源ライ
ンの電圧値に相当するＨレベルを信号値（論理値）
「１」に対応させる。なお以下では、便宜上、論理値
「０」を「Ｌ」で、論理値「１」を「Ｈ」で表現するも
のとする。

【００３７】表示部２０は、ディスプレイ装置６０およ
びプリンタ６２によって実現され、対象ＬＳＩの出力ピ
ンの信号変化（論理値の変化）等をシミュレーション結
果としてディスプレイ装置６０に表示したり、プリンタ
６２に出力したりする。また、対象ＬＳＩが正しく動作
した場合に出力ピンに得られるべき信号変化すなわち期
待値と、実際のシミュレーション結果である出力ピンの
信号変化とを、両者が比較できるような形式で、ディス
プレイ装置６０に表示したり、プリンタ６２に出力した
りする。

【００３８】ノイズ影響計算条件入力部１０は、ユーザ
によるキーボード５４やマウス５５の操作に基づき、後
述の同時スイッチングノイズの影響を計算するための条
件を示すデータ（以下「ノイズ影響計算条件データ」と
いう）として、対象ＬＳＩにおける、電源電圧Ｖddや、
入力バッファのＨレベル入力電圧の最小値ＶIHおよびＬ
レベル入力電圧の最大値ＶILなどを入力する。

【００３９】ノイズ影響計算条件格納部１４は、ハード
ディスク装置５２によって実現され、上記ノイズ影響計
算条件データとして使用可能なデータを集め、各データ
を所定の識別情報と対応づけてデータファイルとして格
納している。

【００４０】ノイズ影響計算部１２は、データ処理装置
５０によって実現され、計算部本体と制御部から構成さ
れる。計算部本体は、シミュレータ本体１６でのシミュ
レーション結果から同時にスイッチングする出力バッフ
ァについてのデータを得、このデータを用いて、ノイズ
影響計算条件入力部１０から入力されるノイズ影響計算
条件データまたはノイズ影響計算条件格納部１４から得
られるノイズ影響計算条件データによって示される条件
の下に、同時スイッチングによるグランドバウンスの大
きさΔＶを算出する。そして制御部は、このΔＶに基づ
き、同時スイッチングに起因するノイズを論理シミュレ
ーションに反映させるべく、シミュレータ本体１６を制
御する（詳細は後述）。なお上記計算部本体は、ノイズ
影響計算条件格納部１４からノイズ影響計算条件データ
を得る場合、ノイズ影響計算条件格納部１４からノイズ
影響計算条件データを直接読み込むか、または、所定の
識別情報をキーとしてノイズ影響計算条件格納部１４に
おけるデータファイルを検索することによりノイズ影響
計算条件データを得る。

【００４１】ところで、出力バッファの同時スイッチン
グが発生すれば接地ラインの電位のみならず電源ライン
の電位も変動するが、パッケージに寄生する電源ピンの
インダクタンスは比較的小さいため、同時スイッチング
による電源ラインの電位変動は接地ラインに比べて小さ
い。また通常、入力バッファにおけるＨレベルの雑音余
裕度はＬレベルに比べて大きいため、同時スイッチング
によって電源ラインに電位変動が生じてもＬＳＩが誤動
作する可能性は少ない。そこで本実施形態では、同時ス
イッチングノイズの影響を計算する際には、接地ライン
における電位の波状変動すなわちグランドバウンスのみ
を考えるものとする。

【００４２】＜実施形態の動作＞図３は、本実施形態の
論理シミュレーション装置の動作を示すフローチャート
である。本論理シミュレーション装置では、まずステッ
プＳ１０において、ノイズ影響計算条件データを、記述
のようにノイズ影響計算条件入力部１０によって入力す
るか、またはノイズ影響計算条件格納部１４から読み込
む。ノイズ影響計算条件データには、前述のように、電
源電圧Ｖddと、各入力バッファのＨレベル入力電圧の最
小値ＶIHおよびＬレベル入力電圧の最大値ＶILなどがあ
る。ここで、対象ＬＳＩにおける各入力バッファのＨレ
ベル入力電圧の最小値ＶIHおよびＬレベル入力電圧の最
大値ＶILは、ノイズ影響計算条件入力部１０によってユ
ーザが直接入力してもよいし、ノイズ影響計算条件格納
部１４から読み込んでもよい。ノイズ影響計算条件格納
部１４から読み込む場合には、図４に示すようにノイズ
影響計算部１２が前述の計算部本体１２ａおよび制御部
１２ｂに加えて検索部１２ｃを備える構成として、各種
入力バッファのＨレベル入力電圧の最小値ＶIHおよびＬ
レベル出力電圧の最大値ＶILを入力バッファの種類別に
集めたデータ（以下「入力電圧データファイル」とい
う）１４ａをノイズ影響計算格納部１４に格納してお
き、ユーザがキーボード５４やマウス５５により対象Ｌ
ＳＩに使用する入力バッファの名前（入力バッファの種
類を特定する識別情報）を入力し、検索部１２ｃがこの
名前をキーとして入力電圧データファイル１４ａを検索
することにより、対象ＬＳＩにおける各入力バッファの
Ｈレベル入力電圧の最小値ＶIHおよびＬレベル入力電圧
の最大値ＶILを得るようにするとよい。

【００４３】ノイズ影響計算条件データとしては、上記
の他、対象ＬＳＩにおける１個の出力バッファがスイッ
チングしたときに発生するグランドバウンスの大きさ
（正確には、接地ラインの電位の波状変動における変動
量の最大値）ΔＶ1が含まれる。また、このΔＶ1の代わ
りに、対象ＬＳＩのパッケージに寄生する接地ピンのイ
ンダクタンスＬpと、対象ＬＳＩにおいて１個の出力バ
ッファがスイッチングしたときに電源ラインからその出
力バッファを貫通して接地ラインへ流れる電流Ｉの単位
時間当たりの変化量ｄＩ／ｄｔ（以下「出力バッファ貫
通電流変化率」という）とをノイズ影響計算条件データ
に含めてもよい。この場合には、後述のように、パッケ
ージにおける接地ピンの寄生インダクタンスＬpおよび
出力バッファ貫通電流変化率ｄＩ／ｄｔを用いてグラン
ドバウンスの大きさΔＶが算出される。

【００４４】上記のようにパッケージにおける寄生イン
ダクタンスＬpおよび出力バッファ貫通電流変化率ｄＩ
／ｄｔをノイズ影響計算条件データに含めた場合には、
パッケージにおける寄生インダクタンスＬpをノイズ影
響計算条件入力部１０によってユーザが入力する。ま
た、その代わりに、ノイズ影響計算部１２が図４の場合
と同様に検索部１２ｃを備える構成として、ＬＳＩの各
種パッケージの種類別に各ピンの寄生インダクタンスＬ
pの値を集めたデータ（以下「パッケージ・データファイ
ル」という）をノイズ影響計算格納部１４に格納してお
き、ユーザがキーボード５４やマウス５５により対象Ｌ
ＳＩに使用するパッケージの名前と接地ピンの番号を入
力し、検索部１２ｃがこれらパッケージの名前と接地ピ
ンの番号をキーとしてパッケージ・データファイルを検
索することにより、パッケージにおける接地ピンの寄生
インダクタンスＬpを得るようにしてもよい。この場
合、ユーザが接地ピンの番号を入力する代わりに、対象
ＬＳＩのレイアウト設計の結果を示すレイアウトデータ
とピン配置データとを予めノイズ影響計算格納部１４に
格納しておき、これらを用いて接地ピンの番号を求める
ようにするとよい。すなわち、メモリ５８に格納された
所定のプログラムに基づいてＣＰＵ５６を動作させるこ
とにより接地ピン認識部を検索部１２ｃ内に実現し、こ
の接地ピン認識部がレイアウトデータとピン配置データ
から接地ピンの番号を自動的に求めるようにするとよ
い。

【００４５】上記のようにパッケージにおける寄生イン
ダクタンスＬpおよび出力バッファ貫通電流変化率ｄＩ
／ｄｔをノイズ影響計算条件データに含めた場合、出力
バッファ貫通電流変化率ｄＩ／ｄｔをノイズ影響計算条
件入力部１０によってユーザが入力する。このとき、出
力バッファの種類によって貫通電流変化率ｄＩ／ｄｔが
相違する場合は、各出力バッファ毎の貫通電流変化率ｄ
Ｉj／ｄｔを入力するようにするとよい。また、ユーザ
が直接入力する代わりに、ノイズ影響計算部１２が図４
の場合と同様に検索部１２ｃを備える構成として、出力
バッファ貫通電流変化率ｄＩj／ｄｔを出力バッファの
種類別に集めたデータ（以下「出力バッファ・データフ
ァイル」という）をノイズ影響計算格納部１４に格納し
ておいてもよい。この場合、後述のステップＳ１６にお
いて、シミュレータ本体１６によって得られるシミュレ
ーション結果に基づき、シミュレーション上の各時点に
おいて同時にスイッチングする出力バッファの名前（出
力バッファの種類を特定する識別情報）を得、検索部１
２ｃがこれをキーとして出力バッファ・データファイル
を検索することにより、シミュレーション上の各時点に
おいて同時にスイッチングする出力バッファのそれぞれ
についての出力バッファ貫通電流変化率ｄＩj／ｄｔを
求める。

【００４６】なお、後述のステップＳ１８において対象
ＬＳＩの出力信号に対する同時スイッチングノイズの影
響を考慮するために、上記のノイズ影響計算条件データ
に、出力バッファのＨレベル出力電圧の最小値ＶOHおよ
びＬレベル出力電圧の最大値ＶOLを含めてもよい。この
場合、これらＶOHおよびＶOLをノイズ影響計算条件入力
部１０によってユーザが入力する。また、その代わり
に、ノイズ影響計算部１２が図４の場合と同様に検索部
１２ｃを備える構成として、各種出力バッファのＨレベ
ル出力電圧の最小値ＶOHおよびＬレベル出力電圧の最大
値ＶOLを出力バッファの種類別に集めたデータ（以下
「出力電圧データファイル」という）をノイズ影響計算
格納部１４に格納しておき、ユーザがキーボード５４や
マウス５５により対象ＬＳＩに使用する出力バッファの
名前（出力バッファの種類を特定する識別情報）を入力
し、検索部１２ｃがこの名前をキーとして出力電圧デー
タファイルを検索することにより、対象ＬＳＩにおける
各出力バッファのＨレベル出力電圧の最小値ＶOHおよび
Ｌレベル出力電圧の最大値ＶOLを得るようにしてもよ
い。

【００４７】ステップＳ１２では、シミュレータ本体１
６が、テストパターン格納部１８に格納されたテストパ
ターンのうちシミュレーション上の現時点におけるテス
トパターンをシミュレーション上において対象ＬＳＩの
入力ピンに印加する。

【００４８】ステップＳ１４では、ステップＳ１２にお
けるテストパターンの印加による入力信号の変化に基づ
き、シミュレータ本体１６が対象ＬＳＩの論理動作を計
算によってシミュレーションし、シミュレーション上の
現時点における各出力ピンの信号の論理値から成る出力
パターンを得る。

【００４９】ステップＳ１６では、ステップＳ１４にお
けるシミュレーションの結果に基づいて、シミュレーシ
ョンの現時点において対象ＬＳＩの各出力バッファがス
イッチングしたか否かを調べ、その結果に基づいて、出
力バッファの同時スイッチングに起因する対象ＬＳＩの
接地ラインの電位の波状変動すなわちグランドバウンス
の大きさΔＶを算出する。このグランドバウンスΔＶの
大きさの具体的な算出方法としては、次のいずれかの方
法を使用することができる。

【００５０】（１）算出方法１ ステップＳ１４におけるシミュレーション結果に基づい
て同時にスイッチングする出力バッファの数Ｎを求め、
ステップＳ１０において入力された、出力バッファ１個
のスイッチングによるグランドバウンスの大きさΔＶ1
を用いて、次式により同時スイッチングによるグランド
バウンスの大きさΔＶを算出する。 ΔＶ＝ΔＶ1・Ｎ …(2)

【００５１】（２）算出方法２ 上記と同様にして同時にスイッチングする出力バッファ
の数Ｎを求め、ステップＳ１０において得られる接地ピ
ンの寄生インダクタンスＬpおよび出力バッファ貫通電
流変化率ｄＩ／ｄｔを用いて、次式により同時スイッチ
ングによるグランドバウンスの大きさΔＶを算出する。 ΔＶ＝Ｌp・(ｄＩ／ｄｔ)・Ｎ …(3)

【００５２】（３）算出方法３ ステップＳ１０において各出力バッファ毎の貫通電流変
化率ｄＩj／ｄｔが入力される場合は、ステップＳ１４
におけるシミュレーション結果に基づいて、各出力バッ
ファの貫通電流変化率ｄＩj／ｄｔと接地ピンの寄生イ
ンダクタンスＬpとの積Ｌp・(ｄＩj／ｄｔ)を同時にスイ
ッチングする出力バッファについて足し合わせた値を算
出し、これを同時スイッチングによるグランドバウンス
の大きさΔＶとする。すなわち、次式によりグランドバ
ウンスの大きさΔＶを算出する。 ΔＶ＝Ｌp・Σ(j=1,N)ｄＩj／ｄｔ …(4) ここで、 Ｎ ：同時にスイッチングする出力バッファの
数 ｄＩj／ｄｔ：同時にスイッチングする出力バッファの
貫通電流変化率（ｊ＝１、２、…、Ｎ） なお、"Σ"は総和の記号であって、"Σ(j=a,b)"は次に
続く項についてj＝ａからj＝ｂまで総和をとることを意
味するものとする。

【００５３】（４）算出方法４ 対象ＬＳＩのパッケージに接地ピンが複数存在する場
合、ステップＳ１４におけるシミュレーションにおい
て、同時にスイッチングする出力バッファを貫通する電
流ｉは、その出力バッファのピンの左側であってそのピ
ンに最も近い接地ピンにｉ／２が流れ、その出力バッフ
ァのピンの右側であってそのピンに最も近い接地ピンに
ｉ／２が流れるとみなす。すなわち、二つの接地ピンに
挟まれた出力ピンに接続されている出力バッファの貫通
電流は、その二つの接地ピンに半分ずつ流れるとみな
す。このようにみなして、出力バッファの同時スイッチ
ングによって各接地ピンに流れる電流Ｉgの単位時間当
たりの変化量ｄＩg／ｄｔを算出し、ステップＳ１０に
おいて得られる各接地ピンの寄生インダクタンスＬpを
用いて、次式により各接地ピン毎にグランドバウンスの
大きさΔＶgを算出する。 ΔＶg＝Ｌp・（ｄＩg／ｄｔ） …(5) そして、上記式によって得られる各接地ピン毎のΔＶg
のうちの最大値を同時スイッチングによるグランドバウ
ンスの大きさΔＶとする。

【００５４】ところで上記算出方法１〜４では、シミュ
レーション上の現時点という同一時刻にスイッチングす
る出力バッファを同時にスイッチングする出力バッファ
としてグランドバウンスの大きさΔＶを算出している
が、出力バッファのスイッチングにおいて「同時」と考
えることができる有限の期間をユーザが定義できるよう
にしてもよい。例えば、ステップＳ１０において、ユー
ザがキーボード５４やマウス５５によって「同時」に相
当する期間としてＴナノ秒を入力し、スイッチングする
時間間隔が互いにＴナノ秒以内である複数の出力バッフ
ァを同時にスイッチングする出力バッファとみなしても
よい。

【００５５】また、同一時刻または「同時」に相当する
所定の期間内にスイッチングする出力バッファの全てを
同時にスイッチングする出力バッファとみなすのではな
く、そのうちの所定の出力バッファのみを同時にスイッ
チングする出力バッファとみなした方が好ましい場合も
ある。例えば、グランドバウンスにほとんど寄与しない
出力バッファが予め既知の場合には、そのような出力バ
ッファを同時にスイッチングする出力バッファとして計
数する対象から除外することにより、本論理シミュレー
ション装置の処理時間を短縮することができる。また、
接地ピンが複数存在する場合、或る接地ピンと他の接地
ピンとの間に挟まれている出力ピンに接続された出力バ
ッファのみを対象として同一時刻または「同時」に相当
する所定の期間内にスイッチングする出力バッファを調
べるようにしてもよい。グランドバウンスの原因となる
出力バッファは、それらの出力ピンが二つの接地ピンに
挟まれるように配置される場合があるからである。

【００５６】なお、本実施形態では、対象ＬＳＩの各信
号がとりうる信号値としては、論理値「０」に対応する
Ｌレベル、論理値「１」に対応するＨレベル、不定状態
Ｘ、高インピーダンス状態Ｚの４種類の値を想定してお
り、出力バッファの出力値がこれらの４種類のうちの一
つの値から別の値へ変化することを全て出力バッファの
スイッチングと考えてもよいが、出力バッファのスイッ
チングとみなす信号変化をこのうちのいくつかに限定し
てもよい。例えば、Ｈ→Ｌ、Ｈ→Ｘ、Ｈ→Ｚ、Ｌ→Ｈ、
Ｌ→Ｘ、Ｌ→Ｚ、Ｘ→Ｈ、Ｘ→Ｌ、Ｚ→Ｈ、Ｚ→Ｌとい
う出力信号の変化のみを出力バッファのスイッチングと
みなしてもよいし、また、グランドバウンスによる影響
を厳しく評価する必要がない場合には、Ｈ→Ｌ、Ｌ→Ｈ
という出力信号の変化のみを出力バッファのスイッチン
グとみなしてもよい。

【００５７】ステップＳ１８では、シミュレーション上
の現時点における各出力ピンの信号の信号値（論理値）
から成る出力パターンを、ステップＳ１４におけるシミ
ュレーションの結果として、ハードディスク装置５２に
記憶させるとともにディスプレイ装置６０に表示し、必
要に応じユーザによるキーボード５４やマウス５５の所
定操作に基づいてプリンタ６２に出力する。

【００５８】このとき、ステップＳ１４におけるシミュ
レーションによって得られる出力パターンをそのまま記
憶、表示、出力させてもよいが、同時スイッチングによ
る影響を考慮した出力パターンを記憶、表示、出力させ
るのが好ましい。そこで本実施形態では、この出力パタ
ーンの記憶、表示、出力に先だって、シミュレーション
によって得られた出力パターンを、ステップＳ１６で算
出されたグランドバウンスの大きさΔＶを用いて設定し
直す。

【００５９】すなわち、対象ＬＳＩでは、出力バッファ
の同時スイッチングによって接地ラインの電位がΔＶま
で上昇するため、このΔＶを「Ｌレベル出力電圧実効
値」とし、ステップＳ１０において得られた電源電圧Ｖ
ddからこのΔＶを減算した値Ｖdd−ΔＶを「Ｈレベル出
力電圧実効値」とする。そして、シミュレーション結果
に基づいて各出力バッファから出力される信号の値を調
べ、その結果に基づき、ステップＳ１０において得られ
る各出力バッファのＬレベル出力電圧の最大値ＶOLおよ
びＨレベル出力電圧の最小値ＶOHを用いて、各出力バッ
ファから出力される信号の値を以下のように設定し直す
（出力パターンの再設定処理）。

【００６０】（１）Ｌレベルの信号が出力されている各
出力バッファの出力論理値Ｙjを、その出力バッファの
Ｌレベル出力電圧の最大値ＶOLおよびＨレベル出力電圧
の最小値ＶOHとＬレベル出力電圧実効値ΔＶとの大小関
係に応じて、次のように設定し直す。 ｉ）ΔＶ≦ＶOLのとき、 Ｙj＝"Ｌ" （出力論理値はそのまま） ii）ＶOL＜ΔＶ＜ＶOHのとき、Ｙj＝"Ｘ" （出力論理値を変更） iii)ΔＶ≧ＶOHのとき、 Ｙj＝"Ｈ" （出力論理値を変更）

【００６１】（２）Ｈレベルの信号が出力されている各
出力バッファの出力論理値Ｙjを、その出力バッファの
Ｌレベル出力電圧の最大値ＶOLおよびＨレベル出力電圧
の最小値ＶOHとＨレベル出力電圧実効値Ｖdd−ΔＶとの
大小関係に応じて、次のように設定し直す。 ｉ）Ｖdd−ΔＶ≧ＶOHのとき、 Ｙj＝"Ｈ" （出力論理値はそのまま ） ii）ＶOL＜Ｖdd−ΔＶ＜ＶOHのとき、Ｙj＝"Ｘ" （出力論理値を変更） iii)Ｖdd−ΔＶ≦ＶOLのとき、 Ｙj＝"Ｌ" （出力論理値を変更）

【００６２】ステップＳ２０では、テストパターン格納
部１８に格納された全てのテストパターンがシミュレー
ション上で入力ピンに印加されたか否かを判定し、全て
のテストパターンが印加されていれば対象ＬＳＩの論理
動作のシミュレーションを終了する。

【００６３】全てのテストパターンが印加されていない
場合はステップＳ２２へ進み、シミュレーション上にお
ける次の時刻に印加されるべきテストパターンに対する
同時スイッチングノイズによる影響を、ステップＳ１６
において算出されたグランドバウンスの大きさΔＶを用
いて計算する。すなわち、対象ＬＳＩでは、出力バッフ
ァの同時スイッチングによって接地ラインの電位がΔＶ
まで上昇するため、このΔＶを「Ｌレベル入力電圧実効
値」とし、ステップＳ１０において得られた電源電圧Ｖ
ddからこのΔＶを減算した値Ｖdd−ΔＶを「Ｈレベル入
力電圧実効値」とする。そして、シミュレーション上に
おける次の時刻に入力ピンに印加されるテストパターン
としてテストパターン格納部１８に格納されたデータに
基づき、対象ＬＳＩの各入力バッファに入力される信号
の値を調べ、その結果に基づき、ステップＳ１０におい
て得られる各入力バッファのＬレベル入力電圧の最大値
ＶILおよびＨレベル入力電圧の最小値ＶIHを用いて、各
入力バッファへ入力される信号の論理値すなわちテスト
パターンを以下のように設定し直す。

【００６４】（１）Ｌレベルの信号が入力されている各
入力バッファの入力論理値Ｘjを、その入力バッファの
Ｌレベル入力電圧の最大値ＶILおよびＨレベル入力電圧
の最小値ＶIHとＬレベル入力電圧実効値ΔＶとの大小関
係に応じて、次のように設定し直す。 ｉ）ΔＶ≦ＶILのとき、 Ｘj＝"Ｌ" （入力論理値はそのまま） ii）ＶIL＜ΔＶ＜ＶIHのとき、Ｘj＝"Ｘ" （入力論理値を変更） iii)ΔＶ≧ＶIHのとき、 Ｘj＝"Ｈ" （入力論理値を変更）

【００６５】（２）Ｈレベルの信号が入力されている各
入力バッファの入力論理値Ｘjを、その入力バッファの
Ｌレベル入力電圧の最大値ＶILおよびＨレベル入力電圧
の最小値ＶIHとＨレベル入力電圧実効値Ｖdd−ΔＶとの
大小関係に応じて、次のように設定し直す。 ｉ）Ｖdd−ΔＶ≧ＶIHのとき、 Ｘj＝"Ｈ" （入力論理値はそのまま ） ii）ＶIL＜Ｖdd−ΔＶ＜ＶIHのとき、Ｘj＝"Ｘ" （入力論理値を変更） iii)Ｖdd−ΔＶ≦ＶILのとき、 Ｘj＝"Ｌ" （入力論理値を変更）

【００６６】上記（１）および（２）による入力論理値
Ｘjの再設定処理（以下「入力値再設定処理」という）
に際し、対象ＬＳＩにおける全ての入力バッファを対象
としてもよいが、同時スイッチングによって影響を受け
ないことが予めわかっている入力バッファについては、
入力値再設定処理の対象から除外するのが好ましい。上
記の入力値再設定処理の対象から除外すべき入力バッフ
ァか否かの判定方法としては、例えば、同時にスイッチ
ングする出力バッファのうちその入力バッファに最も近
い出力バッファに接続された出力ピンとその入力バッフ
ァに接続された入力ピンとの間に接地ピンが存在する場
合に、その入力バッファを対象から除外し、そのような
接地ピンが存在しない場合に、その入力バッファを対象
に含める、という方法を用いることができる。この場
合、対象ＬＳＩのレイアウト設計の結果を示すレイアウ
トデータとピン配置データとを予めノイズ影響計算条件
格納部１４に格納しておき、ユーザによるキーボード５
４やマウス５５の操作で入力値再設定処理の対象を限定
することが指示されると、ノイズ影響計算部１２が、そ
のレイアウトデータとピン配置データに基づいて接地ピ
ン、入力ピン、出力ピンなどを認識し、その認識結果を
基づいて、同時にスイッチングする出力バッファのうち
その入力バッファに最も近い出力バッファに接続された
出力ピンとその入力バッファに接続された入力ピンとの
間に接地ピンが存在するか否かを判定するようにすると
よい。このようにして所定の入力バッファを上記の入力
論理値再設定の対象から除外することにより、本論理シ
ミュレーション装置の処理時間を短縮することができ
る。

【００６７】ステップＳ２４では、シミュレーション上
での時刻をテストパターンの一つ分だけ進める。その
後、ステップＳ１２へ戻る。

【００６８】この時点では、シミュレーション上の現時
刻に印加されるべきテストパターンはステップＳ２２に
おいて再設定されており、ステップＳ１２において、こ
の再設定後のテストパターンが対象ＬＳＩの入力ピンに
印加される。このようにして入力されたテストパターン
に基づいて、上述のステップＳ１４〜Ｓ１８の処理が実
行される。以降同様にして、全てのテストパターンの印
加が終了するまで、ステップＳ２０→Ｓ２２→Ｓ２４→
Ｓ１２→……→Ｓ１８→Ｓ２０というループを繰り返し
実行し、この実行中にステップＳ２０において全てのテ
ストパターンが印加されたと判定されると、対象ＬＳＩ
の論理動作のシミュレーションを終了する。

【００６９】＜効果＞上記のように本実施形態では、出
力バッファの同時スイッチングによって生じるグランド
バウンスの大きさΔＶに基づいて、対象ＬＳＩに印加さ
れるテストパターンが再設定されるため（ステップＳ２
２）、同時スイッチングによるノイズが対象ＬＳＩの論
理動作のシミュレーションに反映される。これにより、
同時スイッチングノイズによって実際には正常に動作し
ないようなＬＳＩについては、予め設計段階において論
理シミュレーションにより正常動作しないことを検出で
きるようになる。したがって、論理シミュレーションで
はＬＳＩが正常に動作するにもかかわらず、実際に製造
されたＬＳＩは正常に動作しない、という事態を回避す
ることができ、従来よりも論理シミュレーションの信頼
性が向上する。その結果、ＬＳＩの設計効率が向上す
る。

【００７０】また、出力バッファの同時スイッチングに
起因するグランドバウンスの大きさΔＶに基づいて出力
パターンを既述のように再設定すると（ステップＳ１
８）、出力パターンにも同時スイッチングノイズが反映
され、これにより同時スイッチングノイズによる誤動作
を更によく検出することができる。

【図面の簡単な説明】

【図１】 本発明の一実施形態である論理シミュレーシ
ョン装置の構成を示す機能ブロック図。

【図２】 本発明の一実施形態である論理シミュレーシ
ョン装置のハードウェア構成を示す図。

【図３】 本発明の一実施形態である論理シミュレーシ
ョン装置の動作を示すフローチャート。

【図４】 本発明の一実施形態である論理シミュレーシ
ョン装置におけるノイズ影響計算部の構成例を示すブロ
ック図。

【図５】 出力バッファの同時スイッチングノイズによ
るＬＳＩの動作への影響を説明するための回路図。

【符号の説明】

１０ …ノイズ影響計算条件入力部 １２ …ノイズ影響計算部 １２ａ …計算部本体 １２ｂ …制御部 １２ｃ …検索部 １４ …ノイズ影響計算条件格納部 １４ａ …入力電圧データファイル １６ …シミュレータ本体 １８ …テストパターン格納部 ２０ …表示部

Claims (19)

【特許請求の範囲】
1. 【請求項１】 デジタル信号を入力し出力する半導体集
   積回路の動作を、電源ラインの電位に対応するＨレベル
   と、接地ラインの電位に対応するＬレベルと、不定状態
   Ｘとの少なくとも３種類の信号値による論理回路の動作
   としてシミュレーションする論理シミュレーション装置
   において、 前記電源ラインに供給される電源電圧Ｖddの値を入力す
   るための第１入力手段と、 前記集積回路における入力バッファのＨレベル入力電圧
   の最小値ＶIHおよびＬレベル入力電圧の最大値ＶILを入
   力するための第２入力手段と、 前記論理シミュレーションの過程において同時にスイッ
   チングする出力バッファを検出する同時スイッチング検
   出手段と、 同時スイッチング検出手段による検出結果に基づき、出
   力バッファの同時スイッチングによって生じる前記接地
   ラインの電位の波状変動であるグランドバウンスの大き
   さΔＶを算出する算出手段と、 前記電源電圧Ｖddから前記グランドバウンスの大きさΔ
   Ｖを減算した値Ｖdd−ΔＶをＨレベル入力電圧実効値と
   して出力し、前記グランドバウンスの大きさΔＶをＬレ
   ベル入力電圧実効値として出力する入力電圧実効値算出
   手段と、 前記集積回路における各入力バッファに前記集積回路の
   外部から入力される信号の値がＨレベルかＬレベルかを
   判定する入力値判定手段と、 入力値判定手段によりＨレベルの信号が入力されている
   と判定された入力バッファにつき、 ｉ）前記Ｈレベル入力電圧実効値が該入力バッファのＨ
   レベル入力電圧の最小値ＶIH以上であれば、Ｈレベルの
   信号が該入力バッファに入力されているものとし、 ii）前記Ｈレベル入力電圧実効値が該入力バッファのＨ
   レベル入力電圧の最小値ＶIHよりも小さくかつ該入力バ
   ッファのＬレベル入力電圧の最大値ＶILよりも大きけれ
   ば、不定状態Ｘの信号が該入力バッファに入力されてい
   るものとし、 iii)前記Ｈレベル入力電圧実効値が該入力バッファのＬ
   レベル入力電圧の最大値ＶIL以下であれば、Ｌレベルの
   信号が該入力バッファに入力されているものとする、と
   いう第１の入力値再設定処理を行いつつ、前記論理シミ
   ュレーションを続行させる第１制御手段と、 入力値判定手段によりＬレベルの信号が入力されている
   と判定された入力バッファにつき、 ｉ）前記Ｌレベル入力電圧実効値が該入力バッファのＬ
   レベル入力電圧の最大値ＶIL以下であれば、Ｌレベルの
   信号が該入力バッファに入力されているものとし、 ii）前記Ｌレベル入力電圧実効値が該入力バッファのＨ
   レベル入力電圧の最小値ＶIHよりも小さくかつ該入力バ
   ッファのＬレベル入力電圧の最大値ＶILよりも大きけれ
   ば、不定状態Ｘの信号が該入力バッファに入力されてい
   るものとし、 iii)前記Ｌレベル入力電圧実効値が該入力バッファのＨ
   レベル入力電圧の最小値ＶIH以上であれば、Ｈレベルの
   信号が該入力バッファに入力されているものとする、と
   いう第２の入力値再設定処理を行いつつ、前記論理シミ
   ュレーションを続行させる第２制御手段と、を備えるこ
   とを特徴とする論理シミュレーション装置。
2. 【請求項２】 請求項１に記載の論理シミュレーション
   装置において、 前記集積回路において１個の出力バッファがスイッチン
   グしたときに発生する前記接地ラインの電位の波状変動
   における変動量の最大値ΔＶ1を入力するための第３入
   力手段を備え、 前記算出手段は、第３入力手段によって入力された前記
   変動量の最大値ΔＶ1と同時スイッチング検出手段によ
   って検出された同時スイッチングの出力バッファの数Ｎ
   との積ΔＶ1・Ｎを前記グランドバウンスの大きさΔＶと
   する、ことを特徴とする論理シミュレーション装置。
3. 【請求項３】 請求項１に記載の論理シミュレーション
   装置において、 前記集積回路のパッケージに寄生する接地ピンのインダ
   クタンスＬpを入力するための第４入力手段と、 前記集積回路における１個の出力バッファがスイッチン
   グしたときに前記電源ラインから該出力バッファを貫通
   して前記接地ラインへ流れる電流Ｉの単位時間当たりの
   変化量ｄＩ／ｄｔを入力するための第５入力手段とを備
   え、 前記算出手段は、第４入力手段によって入力された前記
   インダクタンスＬp、第５入力手段によって入力された
   前記変化量ｄＩ／ｄｔ、および同時スイッチング検出手
   段によって検出された同時スイッチングの出力バッファ
   の数Ｎを用いて、前記グランドバウンスの大きさΔＶを ΔＶ＝Ｌp・(ｄＩ／ｄｔ)・Ｎ により算出する、ことを特徴とする論理シミュレーショ
   ン装置。
4. 【請求項４】 請求項３に記載の論理シミュレーション
   装置において、 前記第４入力手段に代えて、前記集積回路のパッケージ
   に寄生する各ピン毎のインダクタンスをパッケージの種
   類別にパッケージ・データファイルとして記憶している
   第１記憶手段と、前記集積回路のパッケージの種類を特
   定する識別情報を入力するための第６入力手段と、前記
   集積回路のパッケージの接地ピンを示すピンの識別情報
   を入力するための第７入力手段と、第６および第７入力
   手段によって入力された識別情報をキーとして前記パッ
   ケージ・データファイルを検索することにより、特定の
   種類のパッケージにおける接地ピンのインダクタンスＬ
   pを得る第１検索手段とを備え、 前記算出手段は、前記第４入力手段によって入力された
   前記インダクタンスＬpの代わりに第１検索手段によっ
   て得られた前記インダクタンスＬpを用いて前記グラン
   ドバウンスの大きさΔＶを算出する、ことを特徴とする
   論理シミュレーション装置。
5. 【請求項５】 請求項４に記載の論理シミュレーション
   装置において、 前記第７入力手段に代えて、前記集積回路のレイアウト
   設計の結果を示すレイアウトデータおよびピン配置デー
   タを記憶している第２記憶手段と、該レイアウトデータ
   およびピン配置データに基づいて前記集積回路のパッケ
   ージの接地ピンを認識して該接地ピンの識別情報を出力
   する接地ピン認識手段とを備え、 前記第１検索手段は、前記第７入力手段によって入力さ
   れる接地ピンの識別情報の代わりに接地ピン認識手段か
   ら出力される接地ピンの識別情報をキーとして前記パッ
   ケージ・データファイルを検索することにより、特定の
   種類のパッケージにおける接地ピンのインダクタンスＬ
   pを得る、ことを特徴とする論理シミュレーション装
   置。
6. 【請求項６】 請求項１に記載の論理シミュレーション
   装置において、 前記集積回路のパッケージに寄生する接地ピンのインダ
   クタンスＬpを入力するための第４入力手段と、 前記集積回路における１個の出力バッファがスイッチン
   グしたときに前記電源ラインから該出力バッファを貫通
   して前記接地ラインへ流れる電流の単位時間当たりの変
   化量の出力バッファ毎の値ｄＩj／ｄｔを入力するため
   の第８入力手段とを備え、 前記算出手段は、第４入力手段によって入力された前記
   インダクタンスＬpと第８入力手段によって入力された
   前記各変化量ｄＩj／ｄｔとの積Ｌp・(ｄＩj／ｄｔ)を前
   記同時スイッチング検出手段による検出結果に基づいて
   同時にスイッチングする出力バッファについて足し合わ
   せた値を、前記グランドバウンスの大きさΔＶとする、
   ことを特徴とする論理シミュレーション装置。
7. 【請求項７】 請求項６に記載の論理シミュレーション
   装置において、 前記第８入力手段に代えて、前記集積回路における１個
   の出力バッファがスイッチングしたときに前記電源ライ
   ンから該出力バッファを貫通して前記接地ラインへ流れ
   る電流の単位時間当たりの変化量ｄＩj／ｄｔを出力バ
   ッファの種類別に出力バッファ・データファイルとして
   記憶している第３記憶手段と、前記同時スイッチング検
   出手段によって検出された出力バッファの種類を示す識
   別情報をキーとして前記出力バッファ・データファイル
   を検索することにより、同時にスイッチングする出力バ
   ッファの前記各変化量ｄＩj／ｄｔを得る第２検索手段
   とを備え、 前記算出手段は、前記第８入力手段によって入力された
   前記各変化量ｄＩj／ｄｔの代わりに第２検索手段によ
   って得られた前記各変化量ｄＩj／ｄｔを用いて前記グ
   ランドバウンスの大きさΔＶを算出する、ことを特徴と
   する論理シミュレーション装置。
8. 【請求項８】 請求項６に記載の論理シミュレーション
   装置において、 前記第４入力手段に代えて、前記集積回路のパッケージ
   に寄生する各ピン毎のインダクタンスをパッケージの種
   類別にパッケージ・データファイルとして記憶している
   第１記憶手段と、前記集積回路のパッケージの種類を特
   定する識別情報を入力するための第６入力手段と、前記
   集積回路のパッケージの接地ピンを示すピンの識別情報
   を入力するための第７入力手段と、第６および第７入力
   手段によって入力された識別情報をキーとして前記パッ
   ケージ・データファイルを検索することにより、特定の
   種類のパッケージにおける接地ピンのインダクタンスＬ
   pを得る第１検索手段とを備え、 前記算出手段は、前記第４入力手段によって入力された
   前記インダクタンスＬpの代わりに第１検索手段によっ
   て得られた前記インダクタンスＬpを用いて前記グラン
   ドバウンスの大きさΔＶを算出する、ことを特徴とする
   論理シミュレーション装置。
9. 【請求項９】 請求項８に記載の論理シミュレーション
   装置において、 前記第７入力手段に代えて、前記集積回路のレイアウト
   設計の結果を示すレイアウトデータおよびピン配置デー
   タを記憶している第２記憶手段と、該レイアウトデータ
   およびピン配置データに基づいて前記集積回路のパッケ
   ージの接地ピンを認識して該接地ピンの識別情報を出力
   する接地ピン認識手段とを備え、 前記第１検索手段は、前記第７入力手段によって入力さ
   れた接地ピンの識別情報の代わりに接地ピン認識手段か
   ら出力される接地ピンの識別情報をキーとして前記パッ
   ケージ・データファイルを検索することにより、特定の
   種類のパッケージにおける接地ピンのインダクタンスＬ
   pを得、 前記第８入力手段に代えて、前記集積回路における１個
   の出力バッファがスイッチングしたときに前記電源ライ
   ンから該出力バッファを貫通して前記接地ラインへ流れ
   る電流の単位時間当たりの変化量ｄＩj／ｄｔを出力バ
   ッファの種類別に出力バッファ・データファイルとして
   記憶している第３記憶手段と、前記同時スイッチング検
   出手段によって検出された出力バッファの種類を示す識
   別情報をキーとして前記出力バッファ・データファイル
   を検索することにより、同時にスイッチングする出力バ
   ッファの前記各変化量ｄＩj／ｄｔを得る第２検索手段
   とを備え、 前記算出手段は、前記第８入力手段によって入力された
   前記各変化量ｄＩj／ｄｔの代わりに第２検索手段によ
   って得られた同時にスイッチングする前記各変化量ｄＩ
   j／ｄｔを用いて前記グランドバウンスの大きさΔＶを
   算出する、ことを特徴とする論理シミュレーション装
   置。
10. 【請求項１０】 請求項１に記載の論理シミュレーショ
    ン装置において、 前記集積回路のパッケージに寄生する接地ピンのインダ
    クタンスＬpを入力するための第４入力手段と、 前記集積回路における１個の出力バッファがスイッチン
    グしたときに前記電源ラインから該出力バッファを貫通
    して前記接地ラインへ流れる電流Ｉの単位時間当たりの
    変化量ｄＩ／ｄｔを入力するための第５入力手段と、 前記集積回路のレイアウト設計の結果を示すレイアウト
    データおよびピン配置データを記憶している第２記憶手
    段と、 前記レイアウトデータおよびピン配置データに基づいて
    前記集積回路のパッケージの接地ピンを認識して該接地
    ピンの識別情報を出力する接地ピン認識手段と、 前記算出手段は、接地ピン認識手段によって接地ピンと
    認識されたピンが複数存在する場合に、第５入力手段に
    よって入力された前記変化量ｄＩ／ｄｔおよび同時スイ
    ッチング検出手段による検出結果に基づき、前記論理シ
    ミュレーションの過程において同時にスイッチングする
    各出力バッファを貫通する電流Ｉが該出力バッファのピ
    ンに最も近い左側の接地ピンと最も近い右側の接地ピン
    とに半分ずつ流れるとして同時スイッチング時に各接地
    ピンに流れる電流Ｉgの単位時間当たりの変化量ｄＩg／
    ｄｔを算出し、該変化量ｄＩg／ｄｔと第４入力手段に
    よって入力されたインダクタンスＬpを用いて各接地ピ
    ン毎に算出されるΔＶg＝Ｌp・(ｄＩg／ｄｔ)のうちの最
    大値を前記グランドバウンスの大きさΔＶとする、こと
    を特徴とする論理シミュレーション装置。
11. 【請求項１１】 請求項１に記載の論理シミュレーショ
    ン装置において、 前記同時スイッチング検出手段は、前記論理シミュレー
    ションの過程において所定の時間間隔内にスイッチング
    する複数の出力バッファを同時にスイッチングする出力
    バッファとして検出し、該所定の時間を入力するための
    第９入力手段を備えることを特徴とする論理シミュレー
    ション装置。
12. 【請求項１２】 請求項１に記載の論理シミュレーショ
    ン装置において、 前記同時スイッチング検出手段は、前記論理シミュレー
    ションの過程において同時にスイッチングする出力バッ
    ファの検出において、予め決められた出力バッファを検
    出対象から除外することを特徴とする論理シミュレーシ
    ョン装置。
13. 【請求項１３】 請求項１に記載の論理シミュレーショ
    ン装置において、 前記集積回路のレイアウト設計の結果を示すレイアウト
    データおよびピン配置データを記憶している第２記憶手
    段と、 該レイアウトデータおよびピン配置データに基づいて前
    記集積回路のパッケージの接地ピンを認識して該接地ピ
    ンの識別情報を出力する接地ピン認識手段とを備え、 前記同時スイッチング検出手段は、前記論理シミュレー
    ションの過程において同時にスイッチングする出力バッ
    ファの検出において、接地ピン認識手段による認識結果
    に基づき所定の二つの接地ピンの間に挟まれたピンに接
    続された出力バッファのみを検出対象とすることを特徴
    とする論理シミュレーション装置。
14. 【請求項１４】 請求項１に記載の論理シミュレーショ
    ン装置において、 前記集積回路の出力バッファのＨレベル出力電圧の最小
    値ＶOHとＬレベル出力電圧の最大値ＶOLとを入力するた
    めの第１０入力手段と、 前記電源電圧Ｖddから前記グランドバウンスの大きさΔ
    Ｖを減算した値Ｖdd−ΔＶをＨレベル出力電圧実効値と
    して出力し、前記グランドバウンスの大きさΔＶをＬレ
    ベル出力電圧実効値として出力する出力電圧実効値算出
    手段と、 前記集積回路の各出力バッファから前記集積回路の外部
    へ出力される信号の値がＨレベルかＬレベルかを判定す
    る出力値判定手段と、 出力値判定手段によりＨレベルの信号が出力されている
    と判定された出力バッファにつき、 ｉ）前記Ｈレベル出力電圧実効値が該出力バッファのＨ
    レベル出力電圧の最小値ＶOH以上であれば、Ｈレベルの
    信号が該出力バッファから出力されているものとし、 ii）前記Ｈレベル出力電圧実効値が該出力バッファのＨ
    レベル出力電圧の最小値ＶOHよりも小さくかつ該出力バ
    ッファのＬレベル出力電圧の最大値ＶOLよりも大きけれ
    ば、不定状態Ｘの信号が該出力バッファから出力されて
    いるものとし、 iii)前記Ｈレベル出力電圧実効値が該出力バッファのＬ
    レベル出力電圧の最大値ＶOL以下であれば、Ｌレベルの
    信号が該出力バッファから出力されているものとする、
    という第１の出力値再設定処理を行いつつ、前記論理シ
    ミュレーションを続行させる第３制御手段と、 出力値判定手段によりＬレベルの信号が出力されている
    と判定された出力バッファにつき、 ｉ）前記Ｌレベル出力電圧実効値が該出力バッファのＬ
    レベル出力電圧の最大値ＶOL以下であれば、Ｌレベルの
    信号が該出力バッファから出力されているものとし、 ii）前記Ｌレベル出力電圧実効値が該出力バッファのＨ
    レベル出力電圧の最小値ＶOHよりも小さくかつ該出力バ
    ッファのＬレベル出力電圧の最大値ＶOLよりも大きけれ
    ば、不定状態Ｘの信号が該出力バッファから出力されて
    いるものとし、 iii)前記Ｌレベル出力電圧実効値が該出力バッファのＨ
    レベル出力電圧の最小値ＶOH以上であれば、Ｈレベルの
    信号が該出力バッファから出力されているものとする、
    という第２の出力値再設定処理を行いつつ、前記論理シ
    ミュレーションを続行させる第４制御手段と、を備える
    ことを特徴とする論理シミュレーション装置。
15. 【請求項１５】 請求項１に記載の論理シミュレーショ
    ン装置において、 ＨレベルとＬレベルと不定状態Ｘの少なくとも３種類の
    信号値から成る信号値群に含まれる一つの信号値から該
    信号値群に含まれる他の信号値への信号変化のうち、前
    記同時スイッチング検出手段が同時にスイッチングする
    出力バッファを検出する際にスイッチングと認識する信
    号変化を指定するための第１指定手段を備えることを特
    徴とする論理シミュレーション装置。
16. 【請求項１６】 請求項１に記載の論理シミュレーショ
    ン装置において、 前記第１および第２制御手段による第１および第２の入
    力値再設定処理の対象となる入力バッファを指定するた
    めの第２指定手段を備え、 前記第１および第２制御手段は、第２指定手段によって
    指定された入力バッファのみを前記第１および第２の入
    力値再設定処理の対象とする、ことを特徴とする論理シ
    ミュレーション装置。
17. 【請求項１７】 請求項１に記載の論理シミュレーショ
    ン装置において、 前記集積回路のレイアウト設計の結果を示すレイアウト
    データおよびピン配置データを記憶している第２記憶手
    段と、 前記第１および第２制御手段による第１および第２の入
    力値再設定処理の対象となる入力バッファを限定するか
    否かを指定するための第３指定手段とを備え、 前記第１および第２制御手段は、前記第１および第２の
    入力値再設定処理の対象となる入力バッファの限定が第
    ３指定手段によって指定された場合に、前記レイアウト
    データおよびピン配置データに基づいて、前記同時スイ
    ッチング検出手段の検出対象となる同時スイッチングす
    る出力バッファのピンの中で最も近い出力バッファのピ
    ンとの間に接地ピンが存在する入力バッファを前記第１
    および第２の入力値再設定処理の対象から除外する、こ
    とを特徴とする論理シミュレーション装置。
18. 【請求項１８】 請求項１に記載の論理シミュレーショ
    ン装置において、 前記第２入力手段に代えて、入力バッファのＨレベル入
    力電圧の最小値ＶIHおよびＬレベル入力電圧の最大値Ｖ
    ILを入力バッファの種類別に入力電圧データファイルと
    して記憶している第４記憶手段と、入力バッファの種類
    を示す識別情報をキーとして前記入力電圧データファイ
    ルを検索することにより、所望の入力バッファのＨレベ
    ル入力電圧の最小値ＶIHおよびＬレベル入力電圧の最大
    値ＶILを得る第３検索手段とを備え、 前記第１制御手段は、前記入力値判定手段によりＨレベ
    ルの信号が入力されていると判定された入力バッファの
    種類を示す識別情報に基づき第３検索手段により得られ
    る該入力バッファのＨレベル入力電圧の最小値ＶIHおよ
    びＬレベル入力電圧の最大値ＶILを用いて前記第１の入
    力値再設定処理を行い、 前記第２制御手段は、前記入力値判定手段によりＬレベ
    ルの信号が入力されていると判定された入力バッファの
    種類を示す識別情報に基づき第３検索手段により得られ
    る該入力バッファのＨレベル入力電圧の最小値ＶIHおよ
    びＬレベル入力電圧の最大値ＶILを用いて前記第２の入
    力値再設定処理を行う、ことを特徴とする論理シミュレ
    ーション装置。
19. 【請求項１９】 請求項１４に記載の論理シミュレーシ
    ョン装置において、 前記第１０入力手段に代えて、出力バッファのＨレベル
    出力電圧の最小値ＶOHおよびＬレベル出力電圧の最大値
    ＶOLを出力バッファの種類別に出力電圧データファイル
    として記憶している第５記憶手段と、出力バッファの種
    類を示す識別情報をキーとして前記出力電圧データファ
    イルを検索することにより、所望の出力バッファのＨレ
    ベル出力電圧の最小値ＶOHおよびＬレベル出力電圧の最
    大値ＶOLを得る第４検索手段とを備え、 前記第１制御手段は、前記出力値判定手段によりＨレベ
    ルの信号が出力されていると判定された出力バッファの
    種類を示す識別情報に基づき第４検索手段により得られ
    る該出力バッファのＨレベル出力電圧の最小値ＶOHおよ
    びＬレベル出力電圧の最大値ＶOLを用いて前記第１の出
    力値再設定処理を行い、 前記第２制御手段は、前記出力値判定手段によりＬレベ
    ルの信号が出力されていると判定された出力バッファの
    種類を示す識別情報に基づき第４検索手段により得られ
    る該出力バッファのＨレベル出力電圧の最小値ＶOHおよ
    びＬレベル出力電圧の最大値ＶOLを用いて前記第２の出
    力値再設定処理を行う、ことを特徴とする論理シミュレ
    ーション装置。