CN117330935A - 一种集成电路测试方法、装置、介质 - Google Patents
一种集成电路测试方法、装置、介质 Download PDFInfo
- Publication number
- CN117330935A CN117330935A CN202311282934.4A CN202311282934A CN117330935A CN 117330935 A CN117330935 A CN 117330935A CN 202311282934 A CN202311282934 A CN 202311282934A CN 117330935 A CN117330935 A CN 117330935A
- Authority
- CN
- China
- Prior art keywords
- circuit
- tested
- signal
- test
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 236
- 238000000034 method Methods 0.000 claims abstract description 46
- 238000001514 detection method Methods 0.000 claims description 23
- 238000013507 mapping Methods 0.000 claims description 14
- 238000004590 computer program Methods 0.000 claims description 10
- 230000002159 abnormal effect Effects 0.000 claims description 8
- 238000010998 test method Methods 0.000 claims 4
- 238000013515 script Methods 0.000 abstract description 15
- 238000012986 modification Methods 0.000 abstract description 9
- 230000004048 modification Effects 0.000 abstract description 9
- 230000008859 change Effects 0.000 abstract description 3
- 238000012795 verification Methods 0.000 description 27
- 238000004088 simulation Methods 0.000 description 22
- 230000001133 acceleration Effects 0.000 description 18
- 230000008569 process Effects 0.000 description 15
- 230000006870 function Effects 0.000 description 11
- 238000013461 design Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000001105 regulatory effect Effects 0.000 description 6
- 238000011161 development Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 3
- 230000006399 behavior Effects 0.000 description 3
- 238000013473 artificial intelligence Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000009877 rendering Methods 0.000 description 2
- 238000013522 software testing Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及电路测试领域,公开了一种集成电路测试方法、装置、介质,包括:获取电路测试指令,并解析电路测试指令以获取待测电路单元、待测信号类型和待测信号指令值;确定与待测电路单元对应的动态调测电路,并获取动态调测电路的共享存储中对应的寄存器地址信息;根据待测信号指令值调节共享存储中与寄存器地址信息对应的值;获取待测电路单元的反馈信息以确定电路测试结果。本发明获取动态调测电路的共享存储中与待测信号类型对应的寄存器地址信息,根据待测信号指令值调节共享存储中与寄存器地址信息对应的值,以改变待测电路单元的选通的测试信号种类和相应的测试信号的值。相较修改编译脚本,无需反复进行工程编译,降低电路测试时间。
Description
技术领域
本发明涉及电路测试领域,特别是涉及一种集成电路测试方法、装置、介质。
背景技术
在芯片开发过程中,需要对设计出的芯片原型进行验证,以保证芯片的可用性。目前主要通过硬件仿真加速平台对芯片的寄存器传输级(Register-transfer Level,RTL)电路进行验证,硬件仿真加速平台用于提供基于硬件的验证环境,以便于开发人员对芯片的行为进行模拟,从而实现芯片的测试工作。
集成RTL电路通常包括多个电路模块,在对集成的待测RTL电路进行功能验证时,需要分时启动各个模块以构建不同的验证场景,并根据验证场景输入控制信号以控制相应的电路模块,从而实现对RTL电路的测试。在不同验证场景下,同一待测RTL电路中启动的电路模块不同,相应的,输入的控制信号的种类也不相同。此外,在测试过程中的不同时刻,控制信号的值也不相同。目前RTL电路测试过程中改变控制信号的种类和控制信号的值时需要修改工程编译脚本并对RTL电路的工程版本进行重新编译,需要花费大量的时间,影响电路测试效率。
由此可见,如何提供一种更加快速的集成电路测试方法,以提高电路测试效率,是本领域技术人员亟需解决的问题。
发明内容
本发明的目的是为了解决现有寄存器传输级电路测试过程中,改变控制信号的种类和控制信号的值时需要重新对电路的工程版本编译耗费大量时间的技术问题,因此,本发明提供了一种集成电路测试方法、装置、介质,有效降低了电路测试所需要的时间,提高测试效率。
为了解决这一技术问题,本发明提供了一种集成电路测试方法,包括:获取电路测试指令,并解析所述电路测试指令以获取待测电路单元、待测信号类型和待测信号指令值;
确定与所述待测电路单元对应的动态调测电路,并获取所述动态调测电路的共享RAM存储空间中与所述待测信号类型对应的寄存器地址信息;其中,所述共享RAM存储空间用于保存所述待测电路单元的全部所述待测信号、所述待测信号的寄存器地址信息和所述待测电路单元的选通逻辑;
根据所述待测信号指令值调节所述共享RAM存储空间中与所述寄存器地址信息对应的值,以控制输入至所述待测电路单元的信号值和所述待测电路单元与其他电路单元的连接关系;
获取所述待测电路单元的反馈信息,并根据所述反馈信息确定电路测试结果。
在一些实施例中,所述获取电路测试指令的步骤前,还包括:
获取初始电路信息;
解析所述初始电路信息,以根据所述初始电路信息确定电路单元信息,其中,所述电路单元信息包括电路元件类型信息和电路检测点信息;
根据所述电路单元信息向初始电路中接入所述动态调测电路,以获取包括各所述待测电路单元的待测集成电路。
在一些实施例中,所述根据所述电路单元信息向初始电路中接入所述动态调测电路的步骤前,还包括:
根据所述电路单元信息确定各所述待测电路单元的所述待测信号;
确定各所述待测信号的存储空间需求信息,并获取所述共享RAM存储空间的空间使用信息;
根据所述空间使用信息确定分配起始地址,并根据所述分配起始地址和所述存储空间需求信息为各所述待测信号分配存储空间;
根据所述存储空间的地址信息和映射关系生成寄存器列表,以便于根据所述寄存器列表对各所述待测信号进行调节。
在一些实施例中,所述获取所述动态调测电路的共享RAM存储空间中与所述待测信号类型对应的寄存器地址信息包括:
获取所述寄存器列表中与所述待测信号类型对应的所述寄存器地址信息;
根据所述寄存器地址信息确定与所述待测信号类型对应的所述待测信号的存储地址信息,以便于根据所述存储地址信息和所述待测信号指令值更新所述待测信号的值。
在一些实施例中,所述反馈信息为所述待测电路单元的输出电压检测值和事件检测值;
相应的,当所述反馈信息为所述输出电压检测值时,所述根据所述反馈信息确定电路测试结果包括:
判断所述输出电压检测值和电压阈值的差值是否大于参考误差值;
若大于所述参考误差值,则确定所述待测电路单元存在异常;
当所述反馈信息为所述事件检测值时,所述根据所述反馈信息确定电路测试结果包括:
根据所述电路测试指令确定目标事件,并判断所述事件检测值与所述目标事件是否一致;
若不一致,则确定所述待测电路单元存在异常。
在一些实施例中,所述根据所述反馈信息确定电路测试结果的步骤后,还包括:
根据所述电路测试指令确定测试次数需求;
在所述待测电路单元的测试次数满足所述测试次数需求时,根据各次的所述电路测试结果生成测试日志文件;
根据所述测试日志文件和所述电路测试指令判断所述电路测试结果是否满足预设条件;
若不满足所述预设条件,则向管理人员发送告警信息。
在一些实施例中,还包括:
当检测到寄存器列表更新指令时,解析所述寄存器列表更新指令,以获取所述共享RAM存储空间的容量信息和映射关系更新信息;
根据所述容量信息调整所述共享RAM存储空间的大小,并根据所述映射关系更新信息更新所述寄存器列表。
为了解决上述技术问题,本申请还提供了一种集成电路测试装置,包括:
第一获取模块,用于获取电路测试指令,并解析所述电路测试指令以获取待测电路单元、待测信号类型和待测信号指令值;
确定模块,用于确定与所述待测电路单元对应的动态调测电路,并获取所述动态调测电路的共享RAM存储空间中与所述待测信号类型对应的寄存器地址信息;其中,所述共享RAM存储空间用于保存所述待测电路单元的全部所述待测信号、所述待测信号的寄存器地址信息和所述待测电路单元的选通逻辑;
调节模块,用于根据所述待测信号指令值调节所述共享RAM存储空间中与所述寄存器地址信息对应的值,以控制输入至所述待测电路单元的信号值和所述待测电路单元与其他电路单元的连接关系;
第二获取模块,用于获取所述待测电路单元的反馈信息,并根据所述反馈信息确定电路测试结果。
为了解决这一技术问题,本发明还提供了一种集成电路测试装置,包括存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现所述的集成电路测试方法的步骤。
为了解决这一技术问题,本发明还提供了一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现所述的集成电路测试方法的步骤。
本发明提供了一种集成电路测试方法,包括:获取电路测试指令,并解析电路测试指令以获取待测电路单元、待测信号类型和待测信号指令值,以便于对与待测电路单元对应的动态调测电路进行控制,从而实现对待测电路单元的测试;确定与待测电路单元对应的动态调测电路,并获取动态调测电路的共享RAM存储空间中与待测信号类型对应的寄存器地址信息;其中,共享RAM存储空间用于保存待测电路单元的全部待测信号、待测信号的寄存器地址信息和待测电路单元的选通逻辑;根据待测信号指令值调节共享RAM存储空间中与寄存器地址信息对应的值,以控制输入至待测电路单元的信号值和待测电路单元与其他电路单元的连接关系;获取待测电路单元的反馈信息,并根据反馈信息确定电路测试结果。由此可见,本发明所提供的技术方案,通过在待测电路单元与其他电路单元间设置动态调测电路,并获取动态调测电路的共享RAM存储空间中与待测信号类型对应的寄存器地址信息,从而根据待测信号指令值调节共享RAM存储空间中与寄存器地址信息对应的值,以改变待测电路单元的选通的测试信号种类和相应的测试信号的值,从而对待测电路单元进行测试。相较于修改编译脚本的方案,无需反复进行工程编译的操作,有效降低了电路测试所需要的时间,提高测试效率。
此外,本发明还提供了一种集成电路测试装置,介质,与上述集成电路测试方法对应,效果同上。
附图说明
为了更清楚地说明本发明实施例,下面将对实施例中所需要使用的附图做简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一种利用编译脚本测试集成电路的流程图;
图2为本发明实施例所提供的一种集成电路测试方法的流程图;
图3为本申请实施例所提供的一种集成电路测试场景的示意图;
图4为本发明实施例所提供的一种集成电路测试装置的结构图;
图5为本发明实施例所提供的另一种集成电路测试装置的结构图;
附图标记如下:1为待测电路单元、2为动态调测电路。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下,所获得的所有其他实施例,都属于本发明保护范围。
本发明的核心是提供一种本发明提供了一种集成电路测试方法、装置、介质,有效降低了电路测试所需要的时间,提高测试效率。
芯片原型在芯片设计和验证中是必不可少的。在芯片制造出来之前,会花费很多精力在RTL电路的验证工作上;另外,软件的开发工作,也需要在芯片回片前就开始,这两方面工作都需要借助硬件仿真加速平台或者FPGA原型平台,提供基于硬件的验证环境,模拟芯片的行为,帮助硬件开发者和软件开发者共同提升工作效率。
硬件仿真加速平台是在芯片设计过程中,搭建的一整套软硬件一体的全芯片级别的系统验证环境。一方面在芯片流片之前,为芯片验证团队提供验证芯片RTL设计功能的平台,为软件团队提供调试芯片固件和驱动软件的平台,加速芯片上市时间;另一方面,是作为芯片前端仿真验证的一个补充,它比前端仿真的速度快得多,能对全芯片进行和芯片时序行为一致的硬件仿真,对全芯片的功能、性能、功耗进行系统级的验证与调试,非常适合体量大、耗时长的场景仿真验证。在当今芯片设计规模越来越大的情况下,使用硬件仿真加速平台做验证,能够快速实现全系统验证原型,满足该场景下的调试需求。但在对集成的待测RTL电路进行各种功能验证时,需要将RTL电路的不同模块启动以构建各种不同的验证场景,并向待测RTL电路中输入不同控制信号以确定不同验证场景下待测RTL电路的工作状态,以便于及时发现RTL电路中存在的问题。不同验证场景下,同一待测RTL电路中,需要修改的信号可能存在不同。即使是同一信号,在不同验证场景下的赋值也可能存在不同。这样在工程版本调试过程中,经常会遇到需要频繁修改待测RTL电路中的信号集合和信号值的情况。图1为一种利用编译脚本测试集成电路的流程图,如图1所示,现有方案中通过在编译脚本中增加实例化路径的方式将测试信号输入至待测电路中,从而对待测电路进行测试,该过程具体包括:
S10:添加/修改信号实例化路径;在硬件仿真加速平台的工程版本综合、实现之前,先整理出待测RTL电路中需要添加和修改的信号集合和预设值,在工程编译脚本中添加对应的实例化路径,使得这些信号可以参与到工程版本的综合和实现流程中,支持在线调试时进行动态修改;
S11:工程版本综合与实现;对工程版本进行综合、实现流程;
S12:在线调试;对综合、实现完成的工程版本,进行在线调试。当完成一次测试任务后,若不需要改变待测RTL电路中需要调测的信号,则可以正常进行调试和功能验证;
S13:判断是否改变待测电路需要调测的信号;在工程版本的在线调试过程中,如果需要改变待测RTL电路中需要调测的信号,则需要重新回到S10,在工程编译脚本中添加或修改需要调测的信号集合,再依次执行S11、S12。
但在这一方式中,需要动态调测的信号,需要预先在工程版本的编译脚本中指定才可实现每次添加、修改动态调测信号的编译脚本,都需要重新编译整个工程版本。待测RTL电路的硬件编译时间普遍很长,少则几个小时,多则可达十几个小时,时间开销太大。为了解决这一技术问题,本发明提供了一种集成电路的测试方法,应用于硬件仿真加速平台,通过在待测电路单元与其他电路单元间设置动态调测电路,并获取动态调测电路的共享RAM存储空间中与待测信号类型对应的寄存器地址信息,从而根据待测信号指令值调节共享RAM存储空间中与寄存器地址信息对应的值,以改变待测电路单元的选通的测试信号种类和相应的测试信号的值,从而对待测电路单元进行测试。相较于修改编译脚本的方案,无需反复进行工程编译的操作,有效降低了电路测试所需要的时间,提高测试效率。
为了使本技术领域的人员更好地理解本发明方案,下面结合附图和具体实施方式对本发明作进一步的详细说明。
图2为本发明实施例所提供的一种集成电路测试方法的流程图,如图2所示,该集成电路测试方法包括:
S10:获取电路测试指令,并解析电路测试指令以获取待测电路单元、待测信号类型和待测信号指令值;
S20:确定与待测电路单元对应的动态调测电路,并获取动态调测电路的共享RAM存储空间中与待测信号类型对应的寄存器地址信息;其中,共享RAM存储空间用于保存待测电路单元的全部待测信号、待测信号的寄存器地址信息和待测电路单元的选通逻辑;
S30:根据待测信号指令值调节共享RAM存储空间中与寄存器地址信息对应的值,以控制输入至待测电路单元的信号值和待测电路单元与其他电路单元的连接关系;
S40:获取待测电路单元的反馈信息,并根据反馈信息确定电路测试结果。
本发明基于硬件仿真加速平台对芯片设计电路进行测试,本发明所提供的技术方案应用于与硬件仿真加速平台连接的软件控制系统中,通过软件控制系统向硬件仿真加速平台发送电路测试指令,以对硬件仿真加速平台中的RTL电路进行测试。其中,硬件仿真加速平台原型对电路进行验证是当前原型验证的主流且成熟的芯片验证方法——它通过将RTL电路移植到硬件仿真加速平台,来预先验证芯片设计RTL电路的功能,并在芯片设计RTL电路的基本功能验证通过后,就可以开始芯片固件和底层驱动的开发,一直到芯片流片、回片后都可以进行驱动和应用的开发。当芯片回片后,应用程序可以直接基于硬件仿真加速平台开发的固件和驱动来进行简单的适配,即可以应用到真实的芯片上。
图3为本申请实施例所提供的一种集成电路测试场景的示意图,如图3所示,待测集成电路中包括四个待测电路单元,各待测电路单元可以为相同的电路结构,也可以为不同的电路结构,各待测电路单元间通过动态调测电路连接。在测试过程中,用户通过上位机向硬件仿真加速平台中输入电路测试指令,以改变动态调测电路的共享RAM存储空间中的相应的测试信号所对应的存储空间内的数据,以完成测试工作。
在具体实施中,为了便于测试,硬件仿真加速平台内生成芯片设计电路被人工划分为多个不同的单元,软件测试系统通过分别对各个单元的芯片设计电路输入测试信号,并获取芯片设计电路的反馈信号,从而完成测试工作。在本实施例中,各个电路单元通过动态调测电路与其他电路单元连接,当硬件仿真加速平台获取到软件测试系统发送的电路测试指令后,根据电路测试指令控制相应的动态调测电路,以通过动态调测电路将不同的待测信号输入至相应的待测电路单元中,从而完成测试。
动态调测电路中设计了待测RTL电路所有信号的寄存器定义,并将相应的数据保存在共享RAM空间中,以便于测试人员通过软件测试系统直接修改共享RAM存储空间中的数据,从而控制相应的待测信号的导通和关断。通过设置一个寄存器列表,来定义待测RTL电路中的信号类型、位宽和连接关系。通过设置一个在动态调测电路中共享的RAM存储空间,来在线存储待测RTL电路中需要动态修改的信号。该RAM存储空间的大小、每个支持动态修改信号的地址段、映射关系,可在在线调试阶段,由寄存器列表按实际需要随时调整。
待测RTL电路的信号与调测电路的互联支持选通切换,在需要使用某些信号的调测功能时可独立激活调测通路;对于不需要使用调测功能的信号,可选择原有逻辑电路通路,与外部电路直通连接。这样,只需要在工程版本的编译阶段,在动态调测电路中预先设置好待测RTL电路中一组预设的信号的寄存器信息,并配置好预设的信号对应的共享RAM存储空间中的地址段、映射关系信息,然后将该动态调测电路加入到工程编译的脚本中;在工程版本的在线调试阶段,通过芯片原型软件配置动态调测电路中的寄存器的值,按需设置调测电路中各个信号的位宽、采样深度信息,就可以实现在不重复编译工程版本的条件下,实现待测RTL电路中信号的动态调整,以满足不同验证场景下的芯片原型验证需求。
当软件测试系统通过动态调测电路将不同的待测信号输入待测电路单元后,硬件仿真加速平台采集待测电路单元的反馈信息(例如:采集节点的电平信号、高低电平持续时间等),以根据反馈信息确定电路测试结果,从而为工作人员开发芯片电路提供数据支持。
可以理解的是,当完成一次测试任务后,若不需要改变待测RTL电路中需要调测的信号和相应的待测电路单元,则可以继续执行芯片电路验证过程中的其他任务;如果需要改变待测RTL电路中需要调测的信号,则需要重新获取上位机发送的电路测试指令,并根据电路测试指令向相应的待测电路单元中输入相应的控制信号。
本发明提供了一种集成电路测试方法,包括:获取电路测试指令,并解析电路测试指令以获取待测电路单元、待测信号类型和待测信号指令值,以便于对与待测电路单元对应的动态调测电路进行控制,从而实现对待测电路单元的测试;确定与待测电路单元对应的动态调测电路,并获取动态调测电路的共享RAM存储空间中与待测信号类型对应的寄存器地址信息;其中,共享RAM存储空间用于保存待测电路单元的全部待测信号、待测信号的寄存器地址信息和待测电路单元的选通逻辑;根据待测信号指令值调节共享RAM存储空间中与寄存器地址信息对应的值,以控制输入至待测电路单元的信号值和待测电路单元与其他电路单元的连接关系;获取待测电路单元的反馈信息,并根据反馈信息确定电路测试结果。由此可见,本发明所提供的技术方案,通过在待测电路单元与其他电路单元间设置动态调测电路,并获取动态调测电路的共享RAM存储空间中与待测信号类型对应的寄存器地址信息,从而根据待测信号指令值调节共享RAM存储空间中与寄存器地址信息对应的值,以改变待测电路单元的选通的测试信号种类和相应的测试信号的值,从而对待测电路单元进行测试。相较于修改编译脚本的方案,无需反复进行工程编译的操作,有效降低了电路测试所需要的时间,提高测试效率。
在具体实施中,本发明所提供的动态调测电路为后期自动接入或工作人员手动添加的电路。当需要对芯片电路进行验证时,输入硬件仿真加速平台中的电路为工作人员设计出的初始芯片电路,其中并不包括动态调测电路。
在上述实施例的基础上,获取电路测试指令的步骤前,还包括:
获取初始电路信息;
解析初始电路信息,以根据初始电路信息确定电路单元信息,其中,电路单元信息包括电路元件类型信息和电路检测点信息;
根据电路单元信息向初始电路中接入动态调测电路,以获取包括各待测电路单元的待测集成电路。。
在具体实施中,向初始电路中接入动态调测电路时,可以为工作人员手动添加,即工作人员根据需要检测的电路单元手动将动态调测电路接入待测电路中;也可以为根据预先确定的测试规则自动添加,例如:当根据电路单元信息确定初始电路中包括的电路单元后,向预先设定的电路检测点加入动态调测电路,从而对相应的电路单元进行测试。
进一步的,根据电路单元信息向初始电路中接入动态调测电路的步骤前,还需要为待测电路单元的各个待测信号分配存储空间,以便于后续对存储空间中各待测信号的值进行调节。
在上述实施例的机场,本申请所提供的技术方案还包括:根据电路单元信息确定各待测电路单元的待测信号;确定各待测信号的存储空间需求信息,并获取共享RAM存储空间的空间使用信息;根据空间使用信息确定分配起始地址,并根据分配起始地址和存储空间需求信息为各待测信号分配存储空间;根据存储空间的地址信息和映射关系生成寄存器列表,以便于根据寄存器列表对各待测信号进行调节。在动态调测电路中设置待测RTL电路所有信号的寄存器定义、RAM共享存储空间和选通逻辑。通过设置寄存器列表,来定义待测RTL电路中的所有信号的类型、位宽、连接关系。通过设置RAM共享存储空间,来配置需要动态调测的信号在共享RAM存储空间中的地址段、映射关系信息。该RAM共享存储空间的大小、每个支持动态修改信号的地址段、映射关系,可在在线调试阶段,由寄存器列表按实际需要随时调整。通过设置选通逻辑,来实现信号调测功能的激活或者直通,从而决定是否将相应的待测信号输入至待测电路单元。
在一些实施例中,根据待测信号类型和待测信号指令值调节动态调测电路的共享RAM存储空间中的待测信号包括:根据寄存器列表确定与待测信号类型对应的待测信号的存储地址信息;根据存储地址信息和待测信号指令值更新待测信号的值。当获取到电路检测指令中的待测信号类型和待测信号指令值后,首先确定寄存器列表中与待测信号类型对应的信号,并根据待测信号指令值更新这一信号,从而实现更改待测信号输入值的目的。此外,还可以根据是否需要对某一类型的信号进行调试,从而控制选通逻辑控制是否将相应的待测信号输入至待测电路单元中。
在一些实施例中,反馈信息为待测电路单元的输出电压检测值和事件检测值;相应的,当反馈信息为输出电压检测值时,根据反馈信息确定电路测试结果包括:判断输出电压检测值和电压阈值的差值是否大于参考误差值;若大于参考误差值,则确定待测电路单元存在异常;当反馈信息为事件检测值时,根据反馈信息确定电路测试结果包括:根据电路测试指令确定目标事件,并判断事件检测值与目标事件是否一致;若不一致,则确定待测电路单元存在异常。在本实施例中,电路测试装置通过反馈信息判断电测电路单元是否存在异常,若存在异常,则
可以理解的是,待测集成电路中存在多个待测电路单元,为了方便工作人员能够更全面的掌握待测集成电路的性能,还需要对集成电路中各个待测电路的电路测试结果进行分析和综合,确定待测集成电路的集成测试结果。
进一步的,为了使工作人员能够及时发现故障的电路单元,当根据各电路测试结果确定待测集成电路的集成测试结果的步骤后,还包括:根据电路测试指令确定测试次数需求;在待测电路单元的测试次数满足测试次数需求时,根据各次的电路测试结果生成测试日志文件;根据测试日志文件和电路测试指令判断电路测试结果是否满足预设条件;若不满足预设条件,则向管理人员发送告警信息。
可以理解的是,在测试过程中,对于待测电路单元的单次测试结果可能存在误差,导致不能很好的表示出待测电路单元的实际性能,因此,在具体实施中,可以通过多次测量以保证测试结果的准确性和可靠性。其中,测试次数需求为预先确定的值,可以为统一值,也可以为根据不同电路的重要程度和可靠性程度、电路功能等为各待测电路分别设置的值,此处不做限定。
在具体实施中,为了使本发明所提供的集成电路测试方法能够适用于不同的应用场景和被测电路,RAM共享存储空间的大小、各个支持动态修改信号的地址段、映射关系,可在在线调试阶段由寄存器列表按实际需要随时调整。
在上述实施例的基础上,当检测到寄存器列表更新指令时,解析寄存器列表更新指令,以获取共享RAM存储空间的容量信息和映射关系更新信息;根据容量信息调整共享RAM存储空间的大小,并根据映射关系更新信息更新寄存器列表。在工程版本的在线调试过程中,如果不需要改变待测RTL电路中需要调测的信号,则可以正常进行调试和功能验证;在工程版本的在线调试过程中,如果需要改变待测RTL电路中需要调测的信号,可通过运行在工程版本上的芯片原型软件在线修改调测电路中对应信号的寄存器值,将需要调测的信号开启调测功能,不需要调测的信号关闭调测功能,然后继续进行在线调试,无需重复综合实现工程版本。
在上述实施例中,对于集成电路测试方法进行了详细描述,本发明还提供集成电路测试装置对应的实施例。需要说明的是,本发明从两个角度对装置部分的实施例进行描述,一种是基于功能模块的角度,另一种是基于硬件的角度。
图4为本发明实施例所提供的一种集成电路测试装置的结构图,如图4所示,该集成电路测试装置包括:
第一获取模块10,用于获取电路测试指令,并解析电路测试指令以获取待测电路单元、待测信号类型和待测信号指令值;
确定模块11,用于确定与待测电路单元对应的动态调测电路,并获取动态调测电路的共享RAM存储空间中与待测信号类型对应的寄存器地址信息;其中,共享RAM存储空间用于保存待测电路单元的全部待测信号、待测信号的寄存器地址信息和待测电路单元的选通逻辑;
调节模块12,用于根据待测信号指令值调节共享RAM存储空间中与寄存器地址信息对应的值,以控制输入至待测电路单元的信号值和待测电路单元与其他电路单元的连接关系;
第二获取模块13,用于获取待测电路单元的反馈信息,并根据反馈信息确定电路测试结果。
由于装置部分的实施例与方法部分的实施例相互对应,因此装置部分的实施例请参见方法部分的实施例的描述,这里暂不赘述。
本发明提供了一种集成电路测试装置,包括:获取电路测试指令,并解析电路测试指令以获取待测电路单元、待测信号类型和待测信号指令值,以便于对与待测电路单元对应的动态调测电路进行控制,从而实现对待测电路单元的测试;确定与待测电路单元对应的动态调测电路,并获取动态调测电路的共享RAM存储空间中与待测信号类型对应的寄存器地址信息;其中,共享RAM存储空间用于保存待测电路单元的全部待测信号、待测信号的寄存器地址信息和待测电路单元的选通逻辑;根据待测信号指令值调节共享RAM存储空间中与寄存器地址信息对应的值,以控制输入至待测电路单元的信号值和待测电路单元与其他电路单元的连接关系;获取待测电路单元的反馈信息,并根据反馈信息确定电路测试结果。由此可见,本发明所提供的技术方案,通过在待测电路单元与其他电路单元间设置动态调测电路,并获取动态调测电路的共享RAM存储空间中与待测信号类型对应的寄存器地址信息,从而根据待测信号指令值调节共享RAM存储空间中与寄存器地址信息对应的值,以改变待测电路单元的选通的测试信号种类和相应的测试信号的值,从而对待测电路单元进行测试。相较于修改编译脚本的方案,无需反复进行工程编译的操作,有效降低了电路测试所需要的时间,提高测试效率。
图5为本发明实施例所提供的另一种集成电路测试装置的结构图,如图5所示,集成电路测试装置包括:存储器20,用于存储计算机程序;
处理器21,用于执行计算机程序时实现如上述实施例集成电路测试方法的步骤。
本实施例提供的集成电路测试装置可以包括但不限于智能手机、平板电脑、笔记本电脑或台式电脑等。
其中,处理器21可以包括一个或多个处理核心,比如4核心处理器、8核心处理器等。处理器21可以采用数字信号处理器(Digital Signal Processor,DSP)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)、可编程逻辑阵列(Programmable LogicArray,PLA)中的至少一种硬件形式来实现。处理器21也可以包括主处理器和协处理器,主处理器是用于对在唤醒状态下的数据进行处理的处理器,也称中央处理器(CentralProcessing Unit,CPU);协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中,处理器21可以集成有图像处理器(Graphics Processing Unit,GPU),GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中,处理器21还可以包括人工智能(Artificial Intelligence,AI)处理器,该AI处理器用于处理有关机器学习的计算操作。
存储器20可以包括一个或多个计算机可读存储介质,该计算机可读存储介质可以是非暂态的。存储器20还可包括高速随机存取存储器,以及非易失性存储器,比如一个或多个磁盘存储设备、闪存存储设备。本实施例中,存储器20至少用于存储以下计算机程序201,其中,该计算机程序被处理器21加载并执行之后,能够实现前述任一实施例公开的集成电路测试方法的相关步骤。另外,存储器20所存储的资源还可以包括操作系统202和数据203等,存储方式可以是短暂存储或者永久存储。其中,操作系统202可以包括Windows、Unix、Linux等。数据203可以包括但不限于电路测试指令、待测电路单元、待测信号类型和待测信号指令值等。
在一些实施例中,集成电路测试装置还可包括有显示屏22、输入输出接口23、通信接口24、电源25以及通信总线26。
本领域技术人员可以理解,图4中示出的结构并不构成对集成电路测试装置的限定,可以包括比图示更多或更少的组件。
本发明实施例提供的集成电路测试装置,包括存储器和处理器,处理器在执行存储器存储的程序时,能够实现如下方法:
获取电路测试指令,并解析所述电路测试指令以获取待测电路单元、待测信号类型和待测信号指令值;
确定与所述待测电路单元对应的动态调测电路,并获取所述动态调测电路的共享RAM存储空间中与所述待测信号类型对应的寄存器地址信息;其中,所述共享RAM存储空间用于保存所述待测电路单元的全部所述待测信号和所述待测信号的寄存器地址信息;
根据所述待测信号指令值调节所述共享RAM存储空间中与所述寄存器地址信息对应的值;
获取所述待测电路单元的反馈信息,并根据所述反馈信息确定电路测试结果。
本发明提供了一种集成电路测试装置,包括:获取电路测试指令,并解析电路测试指令以获取待测电路单元、待测信号类型和待测信号指令值,以便于对与待测电路单元对应的动态调测电路进行控制,从而实现对待测电路单元的测试;确定与待测电路单元对应的动态调测电路,并获取动态调测电路的共享RAM存储空间中与待测信号类型对应的寄存器地址信息;其中,共享RAM存储空间用于保存待测电路单元的全部待测信号、待测信号的寄存器地址信息和待测电路单元的选通逻辑;根据待测信号指令值调节共享RAM存储空间中与寄存器地址信息对应的值,以控制输入至待测电路单元的信号值和待测电路单元与其他电路单元的连接关系;获取待测电路单元的反馈信息,并根据反馈信息确定电路测试结果。由此可见,本发明所提供的技术方案,通过在待测电路单元与其他电路单元间设置动态调测电路,并获取动态调测电路的共享RAM存储空间中与待测信号类型对应的寄存器地址信息,从而根据待测信号指令值调节共享RAM存储空间中与寄存器地址信息对应的值,以改变待测电路单元的选通的测试信号种类和相应的测试信号的值,从而对待测电路单元进行测试。相较于修改编译脚本的方案,无需反复进行工程编译的操作,有效降低了电路测试所需要的时间,提高测试效率。
最后,本发明还提供一种计算机可读存储介质对应的实施例。计算机可读存储介质上存储有计算机程序,计算机程序被处理器执行时实现如上述方法实施例中记载的步骤。
可以理解的是,如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上对本发明所提供的集成电路测试方法、装置、介质进行了详细介绍。说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (10)
1.一种集成电路测试方法,其特征在于,包括:
获取电路测试指令,并解析所述电路测试指令以获取待测电路单元、待测信号类型和待测信号指令值;
确定与所述待测电路单元对应的动态调测电路,并获取所述动态调测电路的共享RAM存储空间中与所述待测信号类型对应的寄存器地址信息;其中,所述共享RAM存储空间用于保存所述待测电路单元的全部所述待测信号的寄存器定义、所述待测信号的寄存器地址信息和所述待测电路单元的选通逻辑;
根据所述待测信号指令值调节所述共享RAM存储空间中与所述寄存器地址信息对应的值,以控制输入至所述待测电路单元的信号值和所述待测电路单元与其他电路单元的连接关系;
获取所述待测电路单元的反馈信息,并根据所述反馈信息确定电路测试结果。
2.根据权利要求1所述的集成电路测试方法,其特征在于,所述获取电路测试指令的步骤前,还包括:
获取初始电路信息;
解析所述初始电路信息,以根据所述初始电路信息确定电路单元信息,其中,所述电路单元信息包括电路元件类型信息和电路检测点信息;
根据所述电路单元信息向初始电路中接入所述动态调测电路,以获取包括各所述待测电路单元的待测集成电路。
3.根据权利要求2所述的集成电路测试方法,其特征在于,所述根据所述电路单元信息向初始电路中接入所述动态调测电路的步骤前,还包括:
根据所述电路单元信息确定各所述待测电路单元的所述待测信号;
确定各所述待测信号的存储空间需求信息,并获取所述共享RAM存储空间的空间使用信息;
根据所述空间使用信息确定分配起始地址,并根据所述分配起始地址和所述存储空间需求信息为各所述待测信号分配存储空间;
根据所述存储空间的地址信息和映射关系生成寄存器列表,以便于根据所述寄存器列表对各所述待测信号进行调节。
4.根据权利要求3所述的集成电路测试方法,其特征在于,所述获取所述动态调测电路的共享RAM存储空间中与所述待测信号类型对应的寄存器地址信息包括:
获取所述寄存器列表中与所述待测信号类型对应的所述寄存器地址信息;
根据所述寄存器地址信息确定与所述待测信号类型对应的所述待测信号的存储地址信息,以便于根据所述存储地址信息和所述待测信号指令值更新所述待测信号的值。
5.根据权利要求1至4任一项所述的集成电路测试方法,其特征在于,所述反馈信息为所述待测电路单元的输出电压检测值和事件检测值;
相应的,当所述反馈信息为所述输出电压检测值时,所述根据所述反馈信息确定电路测试结果包括:
判断所述输出电压检测值和电压阈值的差值是否大于参考误差值;
若大于所述参考误差值,则确定所述待测电路单元存在异常;
当所述反馈信息为所述事件检测值时,所述根据所述反馈信息确定电路测试结果包括:
根据所述电路测试指令确定目标事件,并判断所述事件检测值与所述目标事件是否一致;
若不一致,则确定所述待测电路单元存在异常。
6.根据权利要求5所述的集成电路测试方法,其特征在于,所述根据所述反馈信息确定电路测试结果的步骤后,还包括:
根据所述电路测试指令确定测试次数需求;
在所述待测电路单元的测试次数满足所述测试次数需求时,根据各次的所述电路测试结果生成测试日志文件;
根据所述测试日志文件和所述电路测试指令判断所述电路测试结果是否满足预设条件;
若不满足所述预设条件,则向管理人员发送告警信息。
7.根据权利要求4所述的集成电路测试方法,其特征在于,还包括:
当检测到寄存器列表更新指令时,解析所述寄存器列表更新指令,以获取所述共享RAM存储空间的容量信息和映射关系更新信息;
根据所述容量信息调整所述共享RAM存储空间的大小,并根据所述映射关系更新信息更新所述寄存器列表。
8.一种集成电路测试装置,其特征在于,包括:
第一获取模块,用于获取电路测试指令,并解析所述电路测试指令以获取待测电路单元、待测信号类型和待测信号指令值;
确定模块,用于确定与所述待测电路单元对应的动态调测电路,并获取所述动态调测电路的共享RAM存储空间中与所述待测信号类型对应的寄存器地址信息;其中,所述共享RAM存储空间用于保存所述待测电路单元的全部所述待测信号、所述待测信号的寄存器地址信息和所述待测电路单元的选通逻辑;
调节模块,用于根据所述待测信号指令值调节所述共享RAM存储空间中与所述寄存器地址信息对应的值,以控制输入至所述待测电路单元的信号值和所述待测电路单元与其他电路单元的连接关系;
第二获取模块,用于获取所述待测电路单元的反馈信息,并根据所述反馈信息确定电路测试结果。
9.一种集成电路测试装置,其特征在于,包括存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如权利要求1至7任一项所述的集成电路测试方法的步骤。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的集成电路测试方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311282934.4A CN117330935A (zh) | 2023-09-28 | 2023-09-28 | 一种集成电路测试方法、装置、介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311282934.4A CN117330935A (zh) | 2023-09-28 | 2023-09-28 | 一种集成电路测试方法、装置、介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117330935A true CN117330935A (zh) | 2024-01-02 |
Family
ID=89278586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311282934.4A Pending CN117330935A (zh) | 2023-09-28 | 2023-09-28 | 一种集成电路测试方法、装置、介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117330935A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117907810A (zh) * | 2024-03-19 | 2024-04-19 | 深圳市铨兴科技有限公司 | 一种芯片老化自动测试方法、系统及介质 |
-
2023
- 2023-09-28 CN CN202311282934.4A patent/CN117330935A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117907810A (zh) * | 2024-03-19 | 2024-04-19 | 深圳市铨兴科技有限公司 | 一种芯片老化自动测试方法、系统及介质 |
CN117907810B (zh) * | 2024-03-19 | 2024-05-17 | 深圳市铨兴科技有限公司 | 一种芯片老化自动测试方法、系统及介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3754496B1 (en) | Data processing method and related products | |
CN107807881B (zh) | 代码覆盖率的测试方法、装置和计算机设备 | |
CN106649101B (zh) | 一种ice自动化测试系统及测试方法 | |
US7895575B2 (en) | Apparatus and method for generating test driver | |
US8892386B2 (en) | Method and apparatus for post-silicon testing | |
CN112270149A (zh) | 验证平台自动化集成方法、系统及电子设备和存储介质 | |
US11977115B2 (en) | Pattern generation system with pin function mapping | |
US7506291B2 (en) | Test emulator, emulation program and method for manufacturing semiconductor device | |
CN106093897B (zh) | 一种雷达系统的测试系统及测试方法 | |
US20070250570A1 (en) | Feature-oriented test program development and execution | |
CN117330935A (zh) | 一种集成电路测试方法、装置、介质 | |
CN114662427B (zh) | 一种逻辑系统设计的调试方法及设备 | |
CN113157508B (zh) | 嵌入式系统的测试方法、系统、装置、设备及存储介质 | |
KR20080055913A (ko) | 집적회로 디자인 시뮬레이션을 위한 어써션의 개발 방법 및시스템과 장치 | |
US20220244931A1 (en) | Image file obtaining method and apparatus | |
CN115983173A (zh) | 寄存器模型生成方法、装置、计算机设备及存储介质 | |
CN111782266A (zh) | 软件性能基准确定方法及装置 | |
JP2013101604A (ja) | Hdl環境のためのグローバルクロックハンドラーオブジェクト | |
CN115659885B (zh) | 仿真测试的系统和方法 | |
US20230055523A1 (en) | Method, apparatus, and storage medium for generating test cases | |
CN112885403B (zh) | 一种Flash控制器的功能测试方法、装置及设备 | |
CN112380800B (zh) | 自动评测的在线fpga实验平台及相关方法 | |
Arzenšek et al. | Criteria for selecting mobile application testing tools | |
EP3734491A1 (en) | Method, apparatus, device, and medium for implementing simulator | |
US7277840B2 (en) | Method for detecting bus contention from RTL description |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |