JPS60211372A - 位相差検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は入力された２つの信号間の位相差を検出する
装置に関するものである。

〔従来技術〕

第１図は従来の位相差検出装置を示す図であり。

図において（イ）は入力信号、（ロ）は基準信号、ｅう
はクロック、に）は出力信号であり、（１）は入力信号
（イ）と基準信号←）の論理積をとるゲー）　、　（２
）は基準信号（ロ）の波尾を検出するための波尾微分回
路、（３）はゲ−）　（１）の出力によりカウントの禁
止または実行を行うカウンタ、（４）はカウンタ（３）
の出力を一時保持するレジスタ、（ホ）はゲート（ｌ）
の出力信号、（へ）は波蝿微分回路（２）の出力信号で
ある。

なお、第り図の主要部分のタイム・チャートを第２図に
示す。

従来の位相差検出装置は上記のように構成され。

基準信号（ロ）と入力信号０）が入力されるとゲート（
１）は基準信号（ロ）が論理“０”の時だけ出力端に論
理“１”を出力する。（第２図（ホ）参照）波尾微分回
路（２）は基準信号（ロ）の波尾、つまり論理が“１”
から“０″に変る点を検出し入力されたクロックに同期
してクロック１周期分の幅の信号として出力される。

カウンタ（３）は入力された上記ゲート（１）の出力信
号（ホ）の論理の状態により、その論理が“０”の時は
カウントを禁止し、またその論理が“１″の間はクロッ
クに同期してカウントを実行しその状態を出力し、ゲー
ト（１）の出力信号（ホ）の論理が“０”になるまでの
時間計測を行い、グー）　（１）の出力信号（ホ）の論
理が“０”になるとカウントは禁止されカウンタ（３）
の出力の論理の状態はカウントが禁止される直前の状態
をそのまま保つ、波尾微分回路（２）の出力信号（へ）
が論理“１”になるとカウンタ（３）がリセットされ、
そのリセットされる直前のカウンタ（３）の内容がレジ
スタ（４）に保持される。

基準信号（ロ）の波尾でカウンタ（３）は初期化され、
またレジスタ（４）の内容は更新され、最新の位相差を
このレジスタ（４）の出力を参照することにより検出す
ることができる。

しかるに上記従来装置においてはその位相差をグー）　
＋１）による論理積としてのみ検出しているため、入力
された２つの信号間の単なる位相差しか検出できず、入
力された２つの信号においてどちらの信号がどの程度進
んでいるのか、または遅れているのかを知る拳が困難で
あった。

〔発明の概要〕

この発明はかかる欠点を改善する目的でなされたもので
、基準信号及び、入力信号の波頭によりパルス信号を作
成し、それらのパルスで７リツプ・フロップによりパル
ス幅ゲート信号を作成し。

そのゲート信号及び遅延回路で、カウンタとレジスタを
制御し、どんな位相差の値でもゲイジタル出力すること
ができる装置を提案するものである。

〔発明の実施例〕

第３図はこの発明の一実施例を示す図であり。

第４図は第３図の主要部分のタイムチャートである。図
中、（イ）、　Ｏｏ）　、（ハ）、（３）および（４）
は第１図に示したものと同じであり？　（５Ａ）　？　
（５Ｂ）は入力信号の波頭を検出し、クロック信号の１
パルス幅の出力信号を出力する波頭微分回路、（６）は
セット入力とリセット入力により、パルスを発生するフ
リップ・フロップ、（７）はクロック信号に同期して信
号が遅れる遅延回路である。

上記のように構成された位相差検出装置において、まず
、基準信号（ロ）が波頭微分回路（５Ａ）に入力される
と、この波頭微分回路（５Ａ）は基準信号（ロ）が論理
“０”から論理“１”に変化する瞬間を検出し、クロッ
ク信号（ハ）に同期して、クロック信号（ハ）の一周期
分の間隔のパルス信号（ト）を出力する。このパルス信
号（ト）カフリップ・フロップ（６）のＳ（セット）入
力端子に入力し、フリップ・フロップ（６）の出力（イ
）は論理“１”の状態になる。次に、入力信号（イ）が
波頭微分回路（５Ｂ）に入力されると、その波頭微分回
路（５Ｂ）の出力から、パルス信号（ト）と同様に一周
期分の間隔のパルス信号（１力を出力する。

このパルス信号（す）により、フリップ・フロップ（６
）の出力（ト）は論理“０”の状態になる。このフリッ
プ・フロップ（６）の出力（ト）が位相差の幅のパルス
になっている。この出力（ト）がカウンタ（３）に入力
されると９位相差の幅だけクロック信号（ハ）のクロッ
ク数がカウントされ、カウンタ（３）の出力又が上昇し
。

位相差の幅の数で止ま・る。ところで波頭微分回路（５
Ｂ）の出力のパルス信号（す）は遅延回路（７）で、ク
ロック信号（ハ）の一周期分だけ、遅れた信号Ｑりにな
る。

そしてこの信号Ｑりにより、カウンタ（３）の出力体）
すなわち位相差のデータがレジスタ＋４）に保持される
。

そして、このレジスタ（４）の出力に）がこの位相差検
出装置の出力となる。

又、遅延回路（７）の出力に）は次の位相検出に備えて
。

カウンタ（３）の出力体）を初期状態にする。

・　〔発明の効果〕 この−翠ｇ以上説明したように・入力された２つの信号
間の単なる位相差のみならず、２つの信号間の相対的な
位相差を検出できる効果がある。

【図面の簡単な説明】

第１図は従来の位相差検出装置を示す図、第２図は第１
図の主要部分のタイムチャート、第３図（まこの発明の
一実施例を示す図、第４図は第３図の主要部分のタイム
チャートである。 回路、（６）はフリップ・フロップ、（７）は遅延回路
で　−ある。　釧 なお２図中同一符号は同一または相当部分を示す。 代理人大岩増雄 ８２　図

Claims (1)

1. 【特許請求の範囲】 ２つの入力端の一方に基準信号を入力し、他の入力端に
   はクロック信号が与えられ、上記基準信号の波頭を検出
   し、パルスを出力する第１の波頭微分回路と、２つの入
   力端の一方の入力端には測定する入力信号が入力され、
   他の入力端にはクロック信号が与えられ、上記入力信号
   の波頭を検出し、パルスを出力する第２の波頭微分回路
   と、２つの入力端の一つのセット入力端に上記第１の波
   頭微分回路の出力信号を入力し、他の入力端のリセット
   の入力端には上記第２の波頭微分回路の出力信号を入力
   するフリップ・フロップと、２つの入力端の一方の入力
   端に上記第２の波頭微分回路の出力信号を入力し、他の
   入力端にはクロック信号が与えられ、遅延した信号を出
   力する遅延回路と、上記クリップ・フロップの出力信号
   を入力し。 この信号により、カウントが禁止または入力されたクロ
   ック信号に同期してカウントが実行され。 また上記第２の波頭微分回路の出力信号により。 リセットされるカウンタと、２つの入力端の一方の入力
   端には上記カウンタの出力信号を入力し。 他の入力端には上記遅延回路の出力信号が入力されて、
   データを保持するレジスタとで構成したことを特徴とす
   る位相差検出装置。