JP3419033B2 - パルス幅制御回路及びパルス幅測定回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はパルス幅制御回路及びパ
ルス幅測定回路に関し、更に詳しくは、時間間隔を隔て
たペアパルスを測定する場合に、測定可能な時間間隔の
下限値を広げる技術に関わる。

【０００２】

【従来の技術】例えば、磁気ディスク装置或いは磁気ヘ
ッドの特性測定装置においては、数十ナノ秒程度のペア
パルスからなる２つのイベントパルスを、数百ピコ秒以
下の高い分解能で測定する必要がある。従来、数十ピコ
秒程度の分解能で測定できる計時回路は知られている。

【０００３】

【発明が解決しようとする課題】上述したように、従来
の計時回路は数十ピコ秒程度の分解能で測定できるだけ
であり、１０ナノ秒以下の短い時間間隔を有するイベン
トペアパルスを測定することができない。

【０００４】そこで、本発明の課題は、上述する従来の
問題点を解決し、時間間隔を隔てたペアパルスを測定す
る場合に、測定可能な時間間隔の下限値以上、例えば１
０ナノ秒以上に広げることの可能なパルス幅制御回路及
びパルス測定装置を提供することである。

【０００５】

【課題を解決するための手段】上述した課題を解決する
ため、本発明に係るパルス幅制御回路は、少なくとも５
つの回路を含み、ペアパルスとして与えられる入力パル
スの時間間隔を調整して出力する。前記ペアパルスは、
測定可能な時間間隔よりも短い時間間隔を持つ１つの信
号として与えられる。第１の回路は、１つの入力端子に
前記ペアパルスが入力され、前記時間間隔に対応したパ
ルス幅を持つ第１のパルスに変換して出力する回路であ
る。第２の回路は、前記第１のパルスが入力され、前記
第１のパルスの立ち下がりを検出して第１のワンショッ
ト．パルスを出力する回路である。第３の回路は、前記
第１のワンショット．パルスが入力され、前記第１のワ
ンショット．パルスを基準にした遅延時間をおいて第２
のパルスを出力する回路である。第４の回路は、少なく
とも２つの入力端と、少なくとも１つの出力端とを有
し、第１の入力端に前記第１のパルスが与えられ、第２
の入力端に第２のパルスが入力され、前記第１の入力端
子に前記第１のパルスが与えられたとき第１の状態に対
応する出力を生じ、前記第２の入力端子に前記第２のパ
ルスが入力されたとき、前記第１の状態と反転関係にあ
る第２の状態の出力を生じる回路である。第５の回路
は、前記第１の状態への立ち上りを検出して、第３のワ
ンショット．パルスを出力し、第２の状態への立ち下が
り検出して第４のワンショット．パルスを出力する回路
であって、前記第３のワンショット．パルスと前記第４
のワンショット．パルスとの間の時間間隔は、測定可能
な時間間隔である。

【０００６】本発明に係るパルス幅測定装置は、前述し
たパルス幅制御回路を備えるほかパルス幅演算回路を備
える。パルス幅演算回路は、前記パルス幅制御回路から
与えられる前記第３のワンショット．パルス及び前記第
４のワンショット．パルスの時間間隔から、前記前記パ
ルス幅制御回路に含まれる前記第３の回路によって与え
られた前記遅延時間を減算処理して、入力された前記ペ
アパルスの時間間隔を算出する。

【０００７】

【作用】時間間隔を隔てたペアパルスが第１の回路に入
力されると、第１の回路からペアパルスの時間間隔に対
応したパルス幅を持つ第１のパルスが出力される。第２
の回路は第１のパルスの立ち下がりを検出して第１のワ
ンショット．パルスを出力する。第３の回路は第１のワ
ンショット．パルスを基準にした遅延時間をおいて第２
のパルスを出力する。第４の回路は第１の入力端に第１
のパルスが与えられたとき、第１の状態に対応する出力
を生じ、第２の入力端に第２のパルスが入力され第１の
状態と反転関係にある第２の状態の出力を生じる。従っ
て、第４の回路からは、ペアパルスの時間間隔に対し、
第３の回路によって得られた遅延時間を加算したパルス
幅を有するパルスが得られる。

【０００８】第５の回路は、第４の回路から供給される
パルスに関し、第１の状態への立ち上りを検出して、第
３のワンショット．パルスを出力し、第２の状態への立
ち下がり検出して第４のワンショット．パルスを出力す
る。従って、第３のワンショット．パルス及び第４のワ
ンショット．パルスの時間間隔も、第３の回路によって
付加された遅延時間だけ拡張される。このため、ペアパ
ルスを測定する場合に、測定可能な時間間隔の下限値以
上、例えば１０ナノ秒以上に広げることが可能である。

【０００９】本発明に係るパルス幅測定回路は、上述し
たパルス幅制御回路と、パルス幅演算回路とを含む。パ
ルス幅演算回路はパルス幅制御回路から与えられる第３
のワンショット．パルス及び第４のワンショット．パル
スの時間間隔から、パルス幅制御回路に含まれる第３の
回路によって与えられた遅延時間を減算処理して、入力
されたペアパルスの時間間隔を算出する。これにより、
従来は不可能であった１０ナノ秒以下の時間間隔のペア
パルスであっても測定することができる。

【００１０】

【実施例】図１は本発明に係るパルス幅制御回路のブロ
ック図、図２は各部のタイムチャートである。図におい
て、ＩＮは入力端子、ＯＵＴは出力端子である。入力端
子ＩＮには、時間間隔Ｔ0 を隔てたペアパルスＰ01、Ｐ
02が入力される（図２のＳ１参照）。ペアパルスＰ01、
Ｐ02は、例えば磁気ディスク装置或いは磁気ヘッド等か
ら出力されるイベントパルスである。入力端子ＩＮと出
力端子ＯＵＴの間には、第１の回路１、第２の回路２、
第３の回路３、第４の回路４及び第５の回路５が備えら
れている。

【００１１】第１の回路１はペアパルスＰ01、Ｐ02が入
力され、時間間隔Ｔ0 に対応したパルス幅Ｔ1 を持つ第
１のパルスＰ1 に変換して出力する（図２のＳ２参
照）。このような第１の回路１は例えばＴーフリップ．
フロップによって実現できる。

【００１２】第２の回路２は、第１のパルスＰ1 が入力
され、第１のパルスＰ1 の立ち下がりを検出して第１の
ワンショット．パルスＰ2 を出力する（図２のＳ４参
照）。

【００１３】第３の回路３は、第１のワンショット．パ
ルスＰ2 が入力され、第１のワンショット．パルスＰ2
を基準にした遅延時間Ｔｄをおいて第２のパルスＰ3 を
出力する（図２のＳ５参照）。

【００１４】第４の回路４は、少なくとも２つの入力端
Ｓ、Ｒと、少なくとも１つの出力端Ｑとを有し、第１の
入力端Ｓに第１のパルスＰ1 が与えられ、第２の入力端
Ｒに第２のパルスＰ3 が入力され、第１の入力端Ｓに第
１のパルスＰ1 が与えられたとき第１の状態Ｈに対応す
る出力を生じ、第２の入力端Ｒに第２のパルスが入力さ
れたとき、第１の状態Ｈと反転関係にある第２の状態Ｌ
の出力を生じる（図２のＳ６参照）。第４の回路４の具
体例はＲＳーフリップ．フロップである。フリップ．フ
ロップは以下Ｆ／Ｆと称することする。

【００１５】第５の回路５は、第１の状態Ｈへの立ち上
りを検出して、第３のワンショット．パルスＰ51を出力
し、第２の状態Ｌへの立ち下がり検出して第４のワンシ
ョット．パルスＰ52を出力する（図２のＳ７参照）。

【００１６】ペアパルスＰ01、Ｐ02が第１の回路１に入
力されると、第１の回路１からペアパルスＰ01、Ｐ02の
時間間隔Ｔ0 に対応したパルス幅Ｔ1 を持つ第１のパル
スＰ1 が出力される。第２の回路２は第１のパルスＰ1
の立ち下がりを検出して第１のワンショット．パルスＰ
２を出力する。第３の回路３は第１のワンショット．パ
ルスＰ２を基準にした遅延時間をおいて第２のパルスＰ
3 を出力する。

【００１７】第４の回路４は第１の入力端に第１のパル
スＰ1 が与えられたとき、第１の状態Ｈに対応する出力
を生じ、第２の入力端に第２のパルスＰ3 が入力され第
１の状態と反転関係にある第２の状態の出力を生じる。
従って、第４の回路４からは、ペアパルスＰ01、Ｐ02の
時間間隔Ｔ０に対し、第３の回路３によって得られた遅
延時間Ｔｄを加算したパルス幅Ｔ３を有する拡張パルス
Ｐ４が得られる。

【００１８】第５の回路５は、第４の回路４から出力さ
れる拡張パルスＰ４に関し、第１の状態Ｈへの立ち上り
を検出して、第３のワンショット．パルスＰ51を出力
し、第２の状態Ｌへの立ち下がり検出して第４のワンシ
ョット．パルスＰ52を出力する。従って、第３のワンシ
ョット．パルスＰ51及び第４のワンショット．パルスＰ
52の時間間隔Ｔ３も、第３の回路３によって付加された
遅延時間Ｔｄだけ拡張される。このため、時間間隔を隔
てたペアパルスＰ01、Ｐ02を測定する場合に、測定可能
な時間間隔の下限値以上、例えば１０ナノ秒以上に広げ
ることが可能である。

【００１９】図３は本発明に係るパルス幅測定回路のブ
ロック図である。パルス幅測定回路は前述したパルス幅
制御回路１〜５と、パルス幅演算回路６とを有する。パ
ルス幅演算回路６はパルス幅制御回路から与えられる第
３のワンショット．パルスＰ51及び第４のワンショッ
ト．パルスＰ52の時間間隔から、パルス幅制御回路に含
まれる第３の回路３によって与えられた遅延時間Ｔｄを
減算処理して、入力されたペアパルスＰ01、Ｐ02の時間
間隔Ｔ０を算出する。これにより、従来は不可能であっ
た、例えば１０ナノ秒以下の時間間隔のペアパルスＰ0
1、Ｐ02であっても、測定が可能になる。

【００２０】図４は第５の回路５の具体例を示すブロッ
ク図である。この実施例はペアパルスが短い時間間隔を
おいて発生するために、第４の回路４から出力されるパ
ルスＰ４の間に充分な時間間隔が確保できない場合に有
効な構成を示している。第５の回路５は立ち上り検出回
路５１、立ち下がり検出回路５２、Ｆ／Ｆ５３、５４及
びオアゲート５５を有する。

【００２１】第１のペアパルスＰ01、Ｐ02が入力される
（図５のＳ１参照）と、第３の回路３（図１参照）によ
って得られた遅延時間Ｔを加算したパルス幅を有する拡
張パルスＰ４１が得られる（図５のＳ６参照）。立ち上
り検出回路５１は、拡張パルスＰ４１の第１の状態Ｈへ
の立ち上りＥ１を検出し、論理値１の時刻計測トリガパ
ルスＰＥ１を出力する（図５のＳ９参照）。この時刻計
測トリガパルスＰＥ１がオアゲート５５に与えられ、オ
アゲート５５から第３のワンショット．パルスＰ51が出
力される（図５のＳ７参照）。立ち上りＥ１の検出は、
遅延時間を管理する外部回路、例えばコンピュータから
与えられる時刻計測終了信号Ｐ６１が、Ｆ／Ｆ５３のリ
セット端子Ｒに供給されるまで継続する（図５のＳ８参
照）。信号Ｓ８は信号Ｓ７を、時間計測に必要な最小時
間、例えば約１０ナノ秒だけ遅らせた信号である。従っ
て、パルスＰ６１はパルスＰ５１から約１０ナノ秒遅れ
た信号となり、パルスＰ６２はパルスＰ５２から約１０
ナノ秒遅れた信号となる。

【００２２】時刻計測トリガパルスＰＥ１はＦ／Ｆ５３
のセット端子Ｓにも与えられ、Ｆ／Ｆ５３の出力が論理
値０から論理値１に反転する。Ｆ／Ｆ５３の出力は立ち
上り検出回路５１の入力端に入力される。これにより、
立ち上り検出回路５１に対し、後続する第２のイベント
ペアの立ち上がりＥ３の受付け禁止指令が加わる（図５
のＡ参照）。

【００２３】Ｆ／Ｆ５３の出力は立ち下がり検出回路５
２の入力端にも入力される。これにより、立ち下がり検
出回路５２は第１のイベントペアの立ち下がりＥ２の受
付けが可能になる（図５のＣ参照）。図５のＣのタイム
チャートは、立ち下がり検出回路５２が第１のイベント
ペアの立ち下がりＥ２を受付けることの可能な状態を、
論理値１として表示してある。

【００２４】立ち下がり検出回路５２は、拡張パルスＰ
４１の第２の状態Ｈへの立ち上りＥ１を検出し、論理値
１の時刻計測トリガパルスＰＥ２を出力する（図５のＢ
参照）。この時刻計測トリガパルスＰＥ２がオアゲート
５５に与えられ、オアゲート５５から第３のワンショッ
ト．パルスＰ５２が出力される（図５のＳ７参照）。立
ち下がりＥ２の検出は時刻計測終了信号Ｐ６２が、Ｆ／
Ｆ５４のリセット端子Ｒに供給されるまで継続する（図
５のＳ８参照）。

【００２５】時刻計測トリガパルスＰＥ２はＦ／Ｆ５４
のセット端子Ｓに与えられ、Ｆ／Ｆ５４の出力が論理値
０から論理値１に反転する。Ｆ／Ｆ５４の出力は立ち下
がり検出回路５２の入力端に入力される。これにより、
立ち下がり検出回路５２に対し、後続する第２のイベン
トペアの立ち下がりＥ４の受付け禁止指令が加わる（図
５のＣ参照）。Ｆ／Ｆ５４の出力は立ち下がり検出回路
５２の入力端に入力される。これにより、立ち下がり検
出回路５２は第２のイベントペアの立ち下がりＥ５の受
付けが可能になる（図５のＣ参照）。

【００２６】時刻計測終了信号Ｐ６２がＦ／Ｆ５４のリ
セット端子Ｒに供給されるまで継続する（図５のＳ８参
照）し、その間、立ち上がり検出回路５１に対して、第
２のペアパルスの立ち上がりＥ３の受付けを禁止する指
令が継続して加わる（図５のＡ参照）。従って、立ち下
がりＥ２の検出が終了するまえに、第２のペアパルスが
発生しても、立ち上がり検出回路５１によって、第２の
ペアパルスの立ち上がりＥ３が検出されることがない。
第２のペアパルスの立ち下がりＥ４に関しても同様であ
る。従って、第１のペアパルスの後に短い時間間隔をお
いて、第２のペアパルスが発生した場合、第２のペアパ
ルスは無視されることとなる。

【００２７】時刻計測終了信号Ｐ６２がＦ／Ｆ５４のリ
セット端子Ｒに供給される（図５のＳ８参照）される
と、Ｆ／Ｆ５３及びＦ／Ｆ５４がリセットされ、立ち上
がり検出回路５１に対する禁止指令及び立ち下がり検出
回路５２に対する禁止指令が解除される。従って、この
後は、第３のペアパルスの立ち上がりＥ５及び立ち下が
りＥ６の検出が可能になる。

【００２８】図６は図４に示した回路の更に具体的な例
を示す回路図である。立ち上り検出回路５１は、Ｄ型フ
リップ．フロップ５１１とオアゲート５１２を含んでい
る。立ち下がり検出回路５２もＤ型フリップ．フロップ
５２１とオアゲート５２２を含んでいる。オアゲート５
５はオア回路５５１とＤ型フリップ．フロップ５５２を
含んでいる。図６に示す回路の動作は、図４の回路と実
質的に同じであるので、詳細な説明は省略する。

【００２９】

【発明の効果】以上述べたように本発明によれば、時間
間隔を隔てたペアパルスを測定する場合に、測定可能な
時間間隔の下限値以上、例えば１０ナノ秒以上に広げる
ことの可能なパルス幅制御回路及びパルス測定装置を提
供することができる。

【図面の簡単な説明】

【図１】本発明に係るパルス幅制御回路のブロック図で
ある。

【図２】図１に示したパルス幅制御回路の各部のタイム
チャートである。

【図３】本発明に係るパルス幅測定回路のブロック図で
ある。

【図４】本発明に係るパルス幅制御回路及びパルス幅測
定回路に用いられる第５の回路のブロック図である。

【図５】図４に示した回路の各部におけるタイムチャー
トである。

【図６】図４に示した回路の更に具体的な例を示す回路
図である。

【符号の説明】

１ 第１の回路 ２ 第２の回路 ３ 第３の回路 ４ 第４の回路 ５ 第５の回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−197875（ＪＰ，Ａ) 特開 平２−283121（ＪＰ，Ａ) 特開 昭63−61963（ＪＰ，Ａ) 特開 昭60−76807（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03K 5/04 G01R 29/02

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 少なくとも５つの回路を含み、ペアパル
   スとして与えられる入力パルスの時間間隔を調整して出
   力するパルス幅制御回路であって、前記ペアパルスは、測定可能な時間間隔よりも短い時間
   間隔を持つ１つの信号として与えられるものであり、 第１の回路は、１つの入力端子に前記ペアパルスが入力
   され、前記時間間隔に対応したパルス幅を持つ第１のパ
   ルスに変換して出力する回路であり、 第２の回路は、前記第１のパルスが入力され、前記第１
   のパルスの立ち下がりを検出して第１のワンショット．
   パルスを出力する回路であり、 第３の回路は、前記第１のワンショット．パルスが入力
   され、前記第１のワンショット．パルスを基準にした遅
   延時間をおいて第２のパルスを出力する回路であり、 第４の回路は、少なくとも２つの入力端と、少なくとも
   １つの出力端とを有し、第１の入力端に前記第１のパル
   スが与えられ、第２の入力端に第２のパルスが入力さ
   れ、前記第１の入力端子に前記第１のパルスが与えられ
   たとき第１の状態に対応する出力を生じ、前記第２の入
   力端子に前記第２のパルスが入力されたとき、前記第１
   の状態と反転関係にある第２の状態の出力を生じる回路
   であり、 第５の回路は、前記第１の状態への立ち上りを検出し
   て、第３のワンショット．パルスを出力し、第２の状態
   への立ち下がり検出して第４のワンショット．パルスを
   出力する回路であって、前記第３のワンショット．パル
   スと前記第４のワンショット．パルスとの間の時間間隔
   は、測定可能な時間間隔であるパルス幅制御回路。
2. 【請求項２】 請求項１に記載されたパルス幅制御回路
   であって、ペアパルスは、磁気ディスク装置または磁気
   ヘッドから出力されるイベントパルスであるパルス幅制
   御回路。
3. 【請求項３】 パルス幅制御回路と、パルス幅演算回路
   とを含むパルス幅測定回路であって、 前記パルス幅制御回路は、請求項１または請求項２に記
   載されたものでなり、 前記パルス幅演算回路は、前記パルス幅制御回路から与
   えられる前記第３のワンショット．パルス及び前記第４
   のワンショット．パルスの時間間隔から、前記前記パル
   ス幅制御回路に含まれる前記第３の回路によって与えら
   れた前記遅延時間を減算処理して、入力された前記ペア
   パルスの時間間隔を算出するパルス幅測定回路。