JPS628059A - パルス入力信号検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロコンピュータを使用したパルス入力
信号検出方式に関し、特に自動車のエンジン回転数、車
速等のパルス入力信号を検出するのに好適なパルス入力
信号検出方式に関するもの、１．゛。

である。

〔従来技術〕

従来この種の分骨の技術としては、特開昭５９−４６３
５４号公報に開示されたエンジン制御用パルス入力回路
等がある。自動車用のパルス入力回路、特にエンジン制
御用パルス入力回路としては、上記文献に開示きれてい
る技術のように、車速やエンジン回転数等のパルス入力
信号の変化時点でその時刻を検出する手段と、該変化時
点での該時刻を記録するためのファーストインファース
トアウトメモリを備えパルス入力信号の発生間隔を計測
する方法や、また、第２図に示すように、パルス入力信
号Ｐｉｎ（例えば車速パルスやエンジン回転パルス）の
立ち上がりを検出するエッチ検出回路１、遅延回路２、
カウンタ３及びレジスタ４を具備し、カウントアツプ信
号Ｃｕｐとして数μＳｅｃのタイムベースを基準信号と
して、カウントしパルス入力信号Ｐｉｎの変化時点をエ
ッチ検出向路１で検出し、該検出信号によりカウンタ３
の計数値をレジスタ４に格納してパルス入力信号Ｐｉｎ
の変化時点の時間間隔を計測することによりパルス入力
信号Ｐｉｎの発生間隔を測定する方法がある。

〔発明が解決しようとする問題点〕

しかしながら上記従来のパルス入力検出方法では、例え
ばエンジン制御装置のように、回転数と車速の両パルス
入力信号により制御される制御装置に用いるためには、
エンジン回転数と車速の両方に専用のカウンタと、それ
に付属する各種ハード回路が必要となり、パルス入力信
号検出回路が高価なものとなるという欠点があった。

本発明は上述の点に鑑みてなきれたもので、上記従来例
の様に専用のカウンタ及び付属回路を必要とせず、マイ
クロコンピュータに内蔵された汎用タイマーを使用して
複数のパルス入力信号を検出する安価なパルス入力信号
検出方式を提供することにある。

［問題点を解決するための手段〕 上記問題点を解決するため本発明は、フリーランタイマ
゛−として使用できるカウンタ、ＲＯＭ。

ＲＡＭｌ１０ボート等を内蔵したマイクロコンピュータ
を具備し、複数のパルス入力信号が入力されるパルス入
力回路において、該パルス入力信号の変化時点を検出す
る検出回路と、複数のパルス入力信号を保持する保持回
路と、該複数のパルス入力信号の白河れかのパルス入力
信号が入力された時マイクロコンピュータに割込みをか
ける割込回路とを設け、該割込回路からの割込みにより
フリーランタイマーの計数値をＲＡＭ内に設けられたバ
ッファに格納し、前回格納したバッファの計数値と今回
格納したバッファの計数値との差を取ることにより、パ
ルス入力信号の発生間隔を算出してパルス入力信号を検
出するように構成した。

〔作用〕

上記の如く構成することにより、マイクロコンビコータ
に、複数のパルス入力信号の変化時点を検出して割込み
をかけると共に、割込みルーチンにパルス入力信号を識
別しその時のフリーランタイマーの計数値と、当該パル
ス入力信号の前回のフリーランタイマーの計数値との差
をとることにより、パルス入力信号の発生間隔を検出す
るようにしたので、マイクロコンピュータに簡単なハー
ド回路を°付加するのみで、複数のパルス入力信号を検
出処理することができる。

〔実施例） 以下、本発明の一実施例を図面に基づいて説明する。

第１１図は本発明に係るパルス入力信号検出方式を適用
するパルス入力信号検出回路の構成を示すブロック図で
ある。同図において、１１．１２はパルス入力信号が入
力する入力端子、１３．１４はパルス入力信号の波形整
形及び立ち上がり又は立ち下がりを検出する検出回路、
１５．１６はパルス入力信号をラッチするプリップフロ
ップ回路、１７はＯＲ回路、１８は中央処理装置１８ａ
、フリーランタイｖ−１８ｂ、ＲＯＭ１８ｃ。

ＲＡＭＩ　８　ｄ　、Ｉ１０ボート１８ｅ等を内蔵した
マイクロコンピュータである。

上記構成のパルス入力検出回路において、入力端子１１
には自動車に設置された車速セジザーからの０Ｎ１０Ｆ
Ｆする車速パルス入力信号Ｐｉｎ１が入力きれ、入力端
子１２には自動車のイグニッションフィルの一次側に接
続され点火タイミングで０Ｎ１０ＦＦする回転数パルス
入力信号Ｐｉｎ２が入力きれるものとする。各入力端子
１１．１２より入力されたパルス入力信号Ｐｉｎ１　、
Ｐｉ　ｎ２は、検出回路１３．１４で波形整形された後
その立ち上がり立ち下がりが検出され、フリップフロッ
プ１５．１６にラッチされる。

ラッチされた信号はマイクロコンピュータ１８の割込識
別端子１９．２０に入力されると同時にＯＲ回路１７を
通してマイクロコンピュータ１８の割込端子２１に入力
きれる。なお、マイクロコンピユータ１８の割込リセッ
ト端子２２．２３は、それぞれ前記フリップフロップ１
５．１６のリセット端子Ｒに接続され、マイクロコンピ
ュータ１８力）ら割込要因をリセットするための信号を
ブリップフロップ１５．１６のＲ端子に入力する。

上記フリップフロップ１５．１６及びＯＲ回路１７でマ
イクロコンビコータ１Ｂに割込みをかける割込回路を構
成する。

前記ＲＡＭ１８ｄには、第３図に示すように上記車速パ
ルス入力信号Ｐｉｎｌ及び回転数パルス入力信号Ｐｉｎ
２に対応して後述するフリーランタイマー１８ｂの計数
値を格納する車速バッファ１．２及び演算して求めた車
速データをセットする車速セットエリア３、回転数バッ
ファ１，２及び演算してもとめた回転数データをセット
する回転数セットエリア３が設けられている。入力端子
１１．１２に車速パルス入力信号Ｐ　ｉ　ｎ　１　＊回
転数パルス入力信号Ｐｉｎ２が入力すると検出回路１３
．１４、フリップフロップ１５．１６及びＯＲ回路１７
を通して割込識別端子１９．２０及び割込端子２１に信
号が入力される。割込端“子２１に割込み信号が入力す
ると、マイクロコンピュータ１８のバックグランド処理
に強制的に割込みがかかり割込み処理が行なわれる。

第４図は上記割込み処理の流れを示すフローチャートで
ある。割込み処理ではフリーランで走っているフリーラ
ンタイマー１８ｂの現・在の計数値を読み込み（ステッ
プ１０１）、更に割込識別端子１９．２０のいずれに入
力きれた信号かで車速パルス入力信号Ｐｉｎｔか回転数
パルス入力信号Ｐｉｎ２かの識別を行なう（ステップ１
０２）。車速パルス入力信号ＰｉｎｌであったらＲＡＭ
１８ｄの回転数バッファ１に最新計数値Ｂとして格納し
くステップ１０３）、車速ポインタを更新しくステップ
１０４　）、割込リセット端子２３から車速割込要因リ
セット信号を出力しフリップフロップ１５をリセットす
る。また、前記ステップ１０２において、回転数パルス
入力信号Ｐｉｎ２であったら、回転数バッファ１に最新
計数値Ｂとして格納しくステップ１０６　）、回転数ポ
インタを更新しくステップ１０７）、割込リセット端子
２３から回転数割込要因リセット信号を出力しくステッ
プ１０Ｂ）、フリップフロップ１６をリセットする。次
ぎの割込み処理では、車速バッファ１及び回転数バッフ
ァ１の計数値は前回計数値Ａとして車速バッファ２及び
回転数バッファ２に移され、フリーランタイマー１８ｂ
の計数値は最新計数値Ｂとして車速バッファ１及び回転
数バッファ１に格納される。上記割り込み処理はマイク
ロコンピュータ１８のＲＯＭ１８ｃに格納された割り込
み処理プログラムを実行することにより行なう、車速及
び回転数の演算処理はバックグランド処理の一部として
行なわれ、前記割込み処理が走っていない時は、中央処
理装置１８ａは必ずバックグランド処理を行なっている
。演算処理は前記割込み処理で車速バッファ或いは回転
数バッファにセットされた計数値の中からポインタによ
り、最新計数値Ｂと前回計数値Ａとを取り出し、最新計
数値Ｂ−前回計数値Ａの計算を行ない車速データ或いは
回転数データを求めるものである。第５図は上記バック
グランド処理の内の車速及び回転数の演算処理の流れを
示すフローチャートである。車速演算処理においては、
車速バッファ１から前回計数値Ａを取出しくステップ２
０１）、続いて車速バッファ２から最新計数値Ｂを取出
しくステップ２０２）、次に最新計数値Ｂから前回計数
値Ａを減じてその差から車速を求め、該車速データを車
速データセットエリア３にセットする（ステップ２０３
　）、また、回転数演算においては、回転数バッファ２
より前回計数値Ａを取り出しくステップ２０４　）、続
いて回転数バッファ１より最新計数値Ｂを取り出しくス
テップ２０５　）、次に最新計数値Ｂより前回計数値を
減じてその差から回転数を求め回転数セットエリアにセ
ットする。

上記割込処理及び演算処理はＲＯＭ１８ｃに格納された
割込処理プログラム及びバックグランド処理プログラム
の一部としての演算処理プログラムの実行で行なう。

なお、上記実施例ではＲＡＭ１８ｄに車速バッ７ア及び
回転数バッファをそれぞれ２個づつ設ける例を示したが
、車速バッファ及び回転数バッファの数はこれに限定さ
れるものではなく、多数のバ、ツファを設は最新の計数
値を最も古い計数値が格納されているバッファにポイン
タを変更して格納するようにし、最新計数値から最古計
数値を減じてその差から車速成いは回転数を計算するよ
うにしてもよいことは当然である。

第６図は、本発明に係るパルス入力信号検出方式を適用
する他のパルス入力信号検出回路の構成を示すブロック
図である。同図において、３１゜３２は入力端子、３３
．３４はパルス入力信号の波形整形及び立ち上がり又は
立ち下がりを検出する回路、３５．３６は割込処理プロ
グラムにおいて割込識別を終了するまで状態を保持する
パルス幅を持った微分回路、３７は０．−Ｒ回路、３Ｂ
は第１図のマイクロコンピュータ同様ＲＯＭ、ＲＡＭ、
Ｉ１０ボート、フリーランタイマー等を内蔵するマイク
ロコンピュータである。

上記構成のパルス入力信号検出回路において、入力端子
３１．３２に入力されるパルス入力信号が検出回路でそ
の立ち上がり検出され微分回路３５．３６を介してマイ
クロコンピュータ３８のバックグランド処理に割込みを
かける。そして微分回路は割込処理プログラムにおいて
割込識別端子３９或いは４０に入力されたパルス入力信
号か否かにより、割込識別するまで割込状態を保持する
。従ってこのパルス入力信号検出回路によれば、検出回
路に割込識別を終了するまで状態を堡持するパルス幅を
持った微分回路を付加した割込回路にすることにより、
第１図に示すようなフリッププロップ１５と割込要因リ
セット手段を省略できるから、より安価なパルス入力信
号検出回路となる。

以上、上記実施例は第２図に示すパルス入力信号検出回
路のように、複雑なハード構成の回路を必要とすること
なく、簡単で且つ安価な回路構成で複数のパルス入力信
号を的確に検出し、処理するパルス入力信号検出回路で
あるから、車速パルスと回転数パルスの両パルス信号を
測定する必要。

のあるエンジン制御装置に用いると好適である。

〔発明の効果〕

以上説明したように本発明によれば、マイクロコンビコ
ータに、複数のパルス入力信号の変化時点を検出して割
込みをかけると共に、割込みルーチンにパルス入力信号
を識別しその時のフリーランタイマーの計数値と当該パ
ルス入力信号の前回のフリーランタイマーの計数値との
差をとることにより、パルス入力信号の発生間隔を検出
するようにしたので、従来のように複雑なハード構成の
回路を必要とすることなく簡単な回路構成で複数のパル
ス入力信号を検出で、きるという優れた効果が得られる
。

【図面の簡単な説明】

第１図は本発明に係るパルス入力信号検出回路の構成を
示すブロック図、第２図は従来のパルス入力信号検出回
路の構成を示すブロック図、第３図はＲＡＭの概要を示
す図、第４図は割込処理フローを示す図、第５図は車速
及び回転数の演算処理フローを示す図、第６図は本発明
に係る他のパルス入力信号検出回路の構成を示すプロ・
ｙり図である。 図中、１１，１２，３１．３２・・・・入力端子、１３
．１４，３３．３４・・・・検出回路、１５．１６・・
・・ブリップフロップ、”１７．３７・・・・ＯＲ回路
、１８．３８・・・・マイクロコンピュータ、１９．２
０，３９，４０，４１・・・・割込識別端子、２１・・
・・割込端子、２２．２３・・・・割込リセット端子、
３５．３６・・・・微分回路。

Claims (1)

【特許請求の範囲】
1. フリーランタイマーとして使用できるカウンタを内蔵し
   たマイクロコンピュータを具備する複数のパルス信号が
   入力されるパルス入力回路において、該パルス入力信号
   の変化時点を検出する検出回路と、前記複数のパルス入
   力信号を保持する保持回路と、該複数のパルス入力信号
   の内いずれかのパルス入力信号が入力された時前記マイ
   クロコンピュータに割込みをかける割込回路とを設け、
   該割込回路からの割込みによりフリーランタイマーの計
   数値を当該パルス入力信号に対応して設けられた複数の
   バッファの内の１つのバッファに格納すると共に、当該
   パルス入力信号の前回のフリーランタイマーの計数値と
   今回のフリーランタイマーの計数値との差をとり、当該
   パルス入力信号の変化時点の間隔を算出することを特徴
   とするパルス入力信号検出方式。