JPS6358209A - 内挿回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は位相変調方式の変位量検出用内挿回路の改良に
関する。

［発明の概要コ 演算回路（ＣＰ　Ｕ）に対しディジタルスケールの１波
長λ内を１／ａに分割する主内挿用クロック信号（Ｅク
ロック信号）で同期して位相変調信号に応答する信号（
Ｓ信号）の分周信号をタイマ割込みさせて、高速で主内
挿移動データを求めると共にこの主内挿移動データ以下
の１／ａ内をさらに分割する差分内挿移動データを簡単
なロジック回路により基準クロック信号、Ｅクロック信
号及びＳ信号から求めて、両データ信号を加減算して全
体の移動量を検出するように構成した内挿回路である。

［従来の技術］ 位相変調方式の変位量検出装置に用いられている従来の
内挿回路としては、特公昭４９−８９１７号または特開
昭５９−５２７１１号等に開示されたものがある。

［発明が解決しようとする問題点コ しかるに従来の内挿回路は回路構成が複雑であるため、
ディスフリートな回路素子で構成する場合、部品点数が
多くなるのは避は難く、高密度化を図るにはＬＳＩ化の
必要があるので、コストアップとなる問題があり、また
高分解能の条件で高速化するにも問題があった。

従って本発明の目的は簡単な回路構成で部品点数が少な
くてすむ高速高分解の内挿回路を提供するにある。

［問題点を解決するための手段］ 本発明は上述した目的を達成するため、少なくともタイ
マ割込み入力端子を有し基準クロック信号を周波数逓減
した主内挿用クロック信号をカウントする機能を有する
演算回路を用い、位相変調信号に応答するＳ信号を上記
タイマ割込み入力端子に主内挿用クロック信号で同期し
て取り込むことにより該クロック信号のカウント数から
主内挿移動データを求めると共に上記基準クロック信号
及び主内挿用クロック信号で同期したＳ信号と上記基準
クロック信号とから主内挿移動データ以下の差分内挿移
動データを求め、両データから前記演算回路により全体
の移動量を検出するように構成したことを特徴とする。

［作用コ 演算回路（ＣＰ　Ｕ）に対する主内挿用クロック信号で
同期化したＳ信号のタイマ割込みにより高速で主内挿移
動データが求められ、この主内挿移動データ以下の差分
内挿データはＳ信号と基準クロック信号から簡単なロジ
ック回路により求められ、両データの加減算によって高
速高分解能で全体の移動量が検出される。

［実施例］ 以下図面に示す実施例を参照して本発明を説明すると、
第１図において、１はマイクロコンピュータ等からなる
演算回路（ＣＰＵ）で、タイマ割込み入力端子１ａ及び
主内挿用クロック信号出力端子１６を有する。２及び３
は第１及び第２のＤ型フリップフロップ回路、４はナン
ド回路、５及び６は第１及び第２のカウンタ、７は基準
クロック信号源、８はインバータ回路である。

第２のカウンタ６のカウント出力端子Ｑｎは第１のＤ型
フリップフロップ回路２のＤ入力端子に接続され、その
Ｑ出力端子は第２のＤ型フリップフロップ回路３のＤ入
力端子に接続され、そのＱ出力端子は演算回路１のタイ
マ割込み入力端子１ａに接続されており、その出力端子
１ｂは第２のフリップフロップ回路３のクロック端子Ｃ
Ｋに接続されている。

基準クロック信号源７の出力はインバータ回路８及び第
１のＤ型フリップフロップ回路のクロック入力端子ＧＫ
に接続され、ナンド回路４の入力には第１及び第２のＤ
型フリップフロップ回路２゜３のＱ及びＱ出力端子並び
にインバータ回路８の出力が接続されている。第１のカ
ウンタ５の入力端子Ｉにはナンド回路４の出力が接続さ
れ、その出力は演算回路１の入力に接続されており、ま
たクリア端子ＣＬには第２のカウンタ６のカウント出力
端子Ｑｎが接続されている。

位相変調信号に応答しこれを波形整形して成る第２図に
示すＳ信号は第２のカウンタ６により１／ｎに分周され
、その分周信号ＳＱｎは第１のＤ型フリップフロップ回
路２を介して第２のＤ型フリップフロップ回路３に与え
られ、そのＱ出力端子からは主内挿用クロック信号Ｅ　
（Ｅクロック信号）に同期してＱ３信号が演算回路１の
タイマ割込み入力端子１ａに与えられる。

主内挿用クロック信号Ｅは基準クロック信号ＣＬＲを周
波数逓減してなるもので、演算回路１の内部では主内挿
用クロック信号Ｅがカウントアツプ（又はカウントダウ
ン）されていて、そのカウント数Ｅ　ＣＮＴは今回まで
のカウントＥＮと前回までのカウントＥＮ−１の差とな
る。

ＥＣＮＴ＝ＥＮ−Ｅｓ−１（カウントダウンの場合ＥＣ
ＮＴ＝ＥＮ−ｘ　　ＥＮ） Ｓ信号の１サイクルに対応する距離をλとし、移動量が
ない場合のＳ信号の１サイクルに対して、クロック信号
Ｅがａカウントされるとすると、λ＝ａＥ　　　、　　
　　　　　ｎ　λ＝ｎＳ＝ｎａＥとなる。

従って、主内挿用クロック信号Ｅによって演算回路１の
タイマ割込みによりカウントされる主内挿の移動距にデ
ータＬＳは ＬＳ＝ＥＣＮＴ　　ｎ　ａ　Ｅ となる。

次に上記主内挿移動距離データ以内の差分内挿移動距離
データを求めるため主内挿移動距離データと、移動開始
点の距離データの差を２ｒ及び移動終了点の距離データ
の差をＱとする。そこで第１のＤ型フリップフロップ回
路２のＱ出力端子より基準クロック信号ＣＬＲに同期し
て出力された信号Ｓこと、第２のＤ型フリップフロップ
回路３のＱ出力端子より主内挿用クロック信号Ｅに同期
して出力された信号ＳＱと、基準クロック信号源７から
インバータ回路８を介して出力された反転クロック信号
ＣＬＲをナンド回路４に与え、その出力ＳＮを第２のカ
ウンタ６でカウントし、そのカウント出力を差分内挿移
動距離データＱ、Ｑｒとして演算回路１に与える。

第３図から明らかな如く、移動開始点及び移動終了点で
の差分内挿移動距離データＱｒ、Ｑであるから移動開始
点の位置は（λ／ａ−Ｑｒ）、移動点の位置は（λ／ａ
−Ｑ）となる。主内挿移動距離データＬｓとこの差分内
挿移動距離データの両者より全体の移動距離りは Ｌ　＝　Ｉ、ｓ＝　（λ／ａ−１２ｒ）＋（λ／ａ　−
Ｑ　）＝　Ｌｓ＋　ＣＱ　ｒ　−Ｄ、　）となる。

かくして演算回路１にて移動距離りは前記主内挿移動距
離データＬｓと差分内挿移動距離データＱｒ、Ｑを加算
及び減算することにより検出できる。

［発明の効果］ 以上説明したように本発明によれば、Ｓ信号を主内挿用
クロック信号に同期して演算回路にタイマ割込みさせて
カウントすることにより主内挿移動距離データを求めて
いるので、高速となるばかりでなく、この主内挿移動距
離データ以下は差分内挿移動距離データとして基準クロ
ック信号に基づいて求めているので高分解能でもあり、
しかもそのためのロジック回路は簡単なもので充分であ
る等実用上の効果は多大である。

【図面の簡単な説明】

第１図は本発明の懺隼例を示すブロック図、′＾ 第２図はその動作説明用タイミングチャート、第３図は
本発明の移動距離検出方法を示す説明図である。 １・・・演算回路、 ２．３・・・Ｄ型フリップフロップ回路、４・・・ナン
ド回路。 ５．６・・・カウンタ、 ７・・・基準クロック信号源、 １ａ・・・タイマ割込み入力端子。

Claims (1)

【特許請求の範囲】
1. 物体間の相対移動量に応じて位相の変化する位相変調信
   号を内挿処理して上記移動量を検出するための内挿回路
   において、該内挿回路は少なくともタイマ割込み入力端
   子を有し、基準クロック信号を周波数逓減した主内挿用
   クロック信号をカウントする機能を有する演算回路を備
   え、上記位相変調信号に応答する波形整形されたＳ信号
   を上記タイマ割込み入力端子に主内挿用クロック信号で
   同期して取り込むことにより該クロック信号のカウント
   数から主内挿移動データを求めると共に上記基準クロッ
   ク信号及び主内挿用クロック信号で同期した上記Ｓ信号
   と上記基準クロック信号とから主内挿移動データ以下の
   差分内挿移動データを求め、両データから前記演算回路
   により全体の移動量を検出するように構成したことを特
   徴とする内挿回路。