JPH0434417Y2 - - Google Patents
Info
- Publication number
- JPH0434417Y2 JPH0434417Y2 JP1982001915U JP191582U JPH0434417Y2 JP H0434417 Y2 JPH0434417 Y2 JP H0434417Y2 JP 1982001915 U JP1982001915 U JP 1982001915U JP 191582 U JP191582 U JP 191582U JP H0434417 Y2 JPH0434417 Y2 JP H0434417Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- clock signal
- differentiating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000004069 differentiation Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Landscapes
- Indicating Or Recording The Presence, Absence, Or Direction Of Movement (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
この考案は同一周期で位相のみ異なる２種のク
ロツク信号を入力して、４逓倍周波数のクロツク
信号と、UP／DOWNカウンタの動作を制御する
UP／DOWN制御信号を出力するクロツク信号回
路の構成に関する。
ロツク信号を入力して、４逓倍周波数のクロツク
信号と、UP／DOWNカウンタの動作を制御する
UP／DOWN制御信号を出力するクロツク信号回
路の構成に関する。
従来ロータリエンコーダから出力するクロツク
信号を読み込むUP／DOWNカウンタと、そのク
ロツク信号と同一周期の補助クロツク信号との位
相関係によりロータリエンコーダの回転方向を判
別し、カウンタのUP／DOWN端子に制御信号を
加える回路方式において、早送り動作の目的でク
ロツク周波数の２逓倍する回路がある。
信号を読み込むUP／DOWNカウンタと、そのク
ロツク信号と同一周期の補助クロツク信号との位
相関係によりロータリエンコーダの回転方向を判
別し、カウンタのUP／DOWN端子に制御信号を
加える回路方式において、早送り動作の目的でク
ロツク周波数の２逓倍する回路がある。
本考案は従来のクロツク周波数の２逓倍方式の
早送り動作を更に進めてクロツク周波数を４逓倍
する回路の提供を目的とする。
早送り動作を更に進めてクロツク周波数を４逓倍
する回路の提供を目的とする。
同一周期で位相のみ異なる２種のクロツク信号
を入力する。これら２信号を入力する回路にイン
バータを設け、インバータの前後より４信号を出
力し、その出力をそれぞれ分岐して一方は微分回
路を通し、更に微分回路の出力を各々２分してそ
の一方を４入力オアゲートを介してパルス信号と
して出力し、微分信号の他方の出力は４個の
ANDゲートの一方の端子に入力し、他方の端子
には前記インバータの前後から出力を分岐した他
の信号を前記微分信号の各系と異なるANDゲー
トの他の端子に入力し、前記４個のANDゲート
の出力を４入力オア回路に入力して、その出力を
UP／DOWN判定信号とする構成である。
を入力する。これら２信号を入力する回路にイン
バータを設け、インバータの前後より４信号を出
力し、その出力をそれぞれ分岐して一方は微分回
路を通し、更に微分回路の出力を各々２分してそ
の一方を４入力オアゲートを介してパルス信号と
して出力し、微分信号の他方の出力は４個の
ANDゲートの一方の端子に入力し、他方の端子
には前記インバータの前後から出力を分岐した他
の信号を前記微分信号の各系と異なるANDゲー
トの他の端子に入力し、前記４個のANDゲート
の出力を４入力オア回路に入力して、その出力を
UP／DOWN判定信号とする構成である。
第１図は本考案の一実施例を示すクロツク信号
回路図である。第２図および第３図は横軸に時間
経過を、縦軸に第１図各部の動作波形を示してお
り、更に、第２図はクロツク信号よりクロツク
信号の位相が遅れている場合、第３図はクロツ
ク信号よりクロツク信号の位相が進んでいる
場合の例である。第１図、第２図および第３図に
ついて説明する。クロツク信号とはロータリ
ーエンコーダ等の発生するクロツク信号であつ
て、信号発生器の相対配置の関係で、ロータリー
エンコーダの回転方向によりクロツク信号とク
ロツク信号の波形の位相関係は逆転するもので
ある。
回路図である。第２図および第３図は横軸に時間
経過を、縦軸に第１図各部の動作波形を示してお
り、更に、第２図はクロツク信号よりクロツク
信号の位相が遅れている場合、第３図はクロツ
ク信号よりクロツク信号の位相が進んでいる
場合の例である。第１図、第２図および第３図に
ついて説明する。クロツク信号とはロータリ
ーエンコーダ等の発生するクロツク信号であつ
て、信号発生器の相対配置の関係で、ロータリー
エンコーダの回転方向によりクロツク信号とク
ロツク信号の波形の位相関係は逆転するもので
ある。
クロツク信号をコンデンサ２１抵抗２５の微
分回路部２を通すと、波形の立ち上がりでパルス
信号ができ、同じくクロツク信号をコンデン
サ２３、抵抗２７の微分回路部２を通すとパルス
信号ができる。
分回路部２を通すと、波形の立ち上がりでパルス
信号ができ、同じくクロツク信号をコンデン
サ２３、抵抗２７の微分回路部２を通すとパルス
信号ができる。
次に、クロツク信号をインバータ回路部１の
インバータ１１、並びにクロツク信号をインバ
ータ１２に、それぞれ通して位相反転する。そし
て、微分回路部２のコンデンサ２２と抵抗２６の
微分回路及びコンデンサ２４と抵抗２８の微分回
路を通すと、クロツク信号との立ち下がり
で、それぞれパルス信号およびができる。微
分回路部２の出力パルス信号をORゲー
ト回路部３のORゲート３１に入力すると、OR
ゲートは１入力以上がＨレベルの場合に出力がＨ
レベルとなるから、クロツク信号またはの１
周期の間にパルス信号は４回出力され、４逓倍
されたことになる。
インバータ１１、並びにクロツク信号をインバ
ータ１２に、それぞれ通して位相反転する。そし
て、微分回路部２のコンデンサ２２と抵抗２６の
微分回路及びコンデンサ２４と抵抗２８の微分回
路を通すと、クロツク信号との立ち下がり
で、それぞれパルス信号およびができる。微
分回路部２の出力パルス信号をORゲー
ト回路部３のORゲート３１に入力すると、OR
ゲートは１入力以上がＨレベルの場合に出力がＨ
レベルとなるから、クロツク信号またはの１
周期の間にパルス信号は４回出力され、４逓倍
されたことになる。
次にパルス信号とクロツク信号を位相反転
したクロツク反転信号とを、ANDゲート回路
部４における第１のANDゲート４１を通すと、
ANDゲートは、両入力がＨレベルのときに出力
がＨレベルとなるのであるから、パルス信号と
クロツク反転信号 では出力パルス信号はＬレ
ベルであり第２図では出現せず、第３図ではパル
スと同期して出現する。同様にして、クロツク
信号とパルス信号を第２のANDゲート４２
を通して得た出力パルス信号、クロツク信号
とパルス信号を第３のANDゲート４３を通し
て得た出力パルス信号と、クロツク信号を位
相反転したクロツク反転信号とパルス信号お
よび第４のANDゲート４４を通て得たパルス信
号とをORゲート回路部３のORゲート３２に
入力すると、クロツク信号の位相がクロツク信
号より遅れている第２図において、パルス信号
は出力されない。
したクロツク反転信号とを、ANDゲート回路
部４における第１のANDゲート４１を通すと、
ANDゲートは、両入力がＨレベルのときに出力
がＨレベルとなるのであるから、パルス信号と
クロツク反転信号 では出力パルス信号はＬレ
ベルであり第２図では出現せず、第３図ではパル
スと同期して出現する。同様にして、クロツク
信号とパルス信号を第２のANDゲート４２
を通して得た出力パルス信号、クロツク信号
とパルス信号を第３のANDゲート４３を通し
て得た出力パルス信号と、クロツク信号を位
相反転したクロツク反転信号とパルス信号お
よび第４のANDゲート４４を通て得たパルス信
号とをORゲート回路部３のORゲート３２に
入力すると、クロツク信号の位相がクロツク信
号より遅れている第２図において、パルス信号
は出力されない。
従つて、UP／DOWN判定出力はＬレベルで
あるのに対し、クロツク信号の位相がより進
んでいる第３図においてパルス信号は、
それぞれパルス信号と同期して出現し、
その総べてがUP／DOWN判定出力に出力する
からパルス信号とUP／DOWN判定出力と同
期した出力が得られる。このため第３図に示すよ
うにパルス信号のＨレベル時のみUP／DOWN
判定出力もＨレベルとなる。実用上はこの
UP／DOWN判定出力を波形整形してパルスの
幅を広げたり、ホールド回路を通して一定の周期
以内に出力があるときは、Ｈレベルを持続する等
の機能を付加する場合があるが原理的には第１図
の範囲で実用上十分に機能する。
あるのに対し、クロツク信号の位相がより進
んでいる第３図においてパルス信号は、
それぞれパルス信号と同期して出現し、
その総べてがUP／DOWN判定出力に出力する
からパルス信号とUP／DOWN判定出力と同
期した出力が得られる。このため第３図に示すよ
うにパルス信号のＨレベル時のみUP／DOWN
判定出力もＨレベルとなる。実用上はこの
UP／DOWN判定出力を波形整形してパルスの
幅を広げたり、ホールド回路を通して一定の周期
以内に出力があるときは、Ｈレベルを持続する等
の機能を付加する場合があるが原理的には第１図
の範囲で実用上十分に機能する。
この考案によるクロツク信号回路によれば、２
相クロツク信号を夫々直通する信号と２つのイン
バータで位相反転させて夫々の信号を４つの微分
回路を通して、その微分信号をオア回路を通す事
で４逓倍のパルスを生成する手段と、４つの微分
回路の入出力側を選択して組合せて４つのアンド
回路を通し更にオア回路を通す事でクロツク信号
のアツプ・ダウンを判定する手段とで構成してあ
るので、部品点数の少ない回路でクロツク信号情
報を得る実用上の効果は大きい。
相クロツク信号を夫々直通する信号と２つのイン
バータで位相反転させて夫々の信号を４つの微分
回路を通して、その微分信号をオア回路を通す事
で４逓倍のパルスを生成する手段と、４つの微分
回路の入出力側を選択して組合せて４つのアンド
回路を通し更にオア回路を通す事でクロツク信号
のアツプ・ダウンを判定する手段とで構成してあ
るので、部品点数の少ない回路でクロツク信号情
報を得る実用上の効果は大きい。
第１図は、本考案の一実施例を示すクロツク信
号回路図である。第２図・第３図は第１図各部の
動作波形のタイミングチヤートである。 １……インバータ回路部、２……微分回路部、
３……ORゲート回路部、４……ANDゲート回路
部、１１，１２……インバータ、２１，２２，２
３，２４……コンデンサ、２５，２６，２７，２
８……抵抗、３１，３２……ORゲート、４１，
４２，４３，４４……ANDゲート。
号回路図である。第２図・第３図は第１図各部の
動作波形のタイミングチヤートである。 １……インバータ回路部、２……微分回路部、
３……ORゲート回路部、４……ANDゲート回路
部、１１，１２……インバータ、２１，２２，２
３，２４……コンデンサ、２５，２６，２７，２
８……抵抗、３１，３２……ORゲート、４１，
４２，４３，４４……ANDゲート。
Claims (1)
- ロータリエンコダーから90°位相の異なる信号
を第１信号路と第２信号路により出力するクロツ
ク回路において、第１信号路は直接微分させる第
１微分回路と第１インバータを通して位相反転後
に微分させる第２微分回路とを有し、第２信号路
は直接微分させる第３微分回路と第２インバータ
を通して位相反転後に微分させる第４微分回路と
を有し、前記第１、第２、第３および第４微分回
路の夫々の微分パルス出力を入力して４逓倍パル
スを出力する第１オア回路とで構成したパルス生
成手段と、第１微分回路の出力と第２信号路の信
号とを入力する第１アンド回路、第２微分回路の
出力と第２インバータの出力とを入力する第２ア
ンド回路、第３微分回路の出力と第１インバータ
の出力とを入力する第３アンド回路、第４微分回
路の出力と第１信号路の信号とを入力する第４ア
ンド回路を備え、前記第１、第２、第３および第
４アンド回路の各出力信号を入力するオア回路と
で構成し、前記パルス生成手段のパルス出力と同
期する出力信号の有無によりクロツク信号のアツ
プ・ダウンを判定するクロツク信号回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP191582U JPS58120921U (ja) | 1982-01-11 | 1982-01-11 | クロツク信号回路の構成 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP191582U JPS58120921U (ja) | 1982-01-11 | 1982-01-11 | クロツク信号回路の構成 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58120921U JPS58120921U (ja) | 1983-08-17 |
| JPH0434417Y2 true JPH0434417Y2 (ja) | 1992-08-17 |
Family
ID=30014908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP191582U Granted JPS58120921U (ja) | 1982-01-11 | 1982-01-11 | クロツク信号回路の構成 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58120921U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013008339A1 (ja) * | 2011-07-14 | 2013-01-17 | 富士通株式会社 | 差動型増幅回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2534686B2 (ja) * | 1986-11-07 | 1996-09-18 | 日本電気株式会社 | 位相判別処理回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53107353A (en) * | 1977-02-28 | 1978-09-19 | Sony Corp | Interpolation circuit of digital scale |
| JPS53109653A (en) * | 1977-03-07 | 1978-09-25 | Torio Kk | Pulse generator |
| JPS5433659B2 (ja) * | 1976-07-09 | 1979-10-22 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6025529Y2 (ja) * | 1977-08-11 | 1985-07-31 | ソニ−マグネスケ−ル株式会社 | 内插回路 |
-
1982
- 1982-01-11 JP JP191582U patent/JPS58120921U/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5433659B2 (ja) * | 1976-07-09 | 1979-10-22 | ||
| JPS53107353A (en) * | 1977-02-28 | 1978-09-19 | Sony Corp | Interpolation circuit of digital scale |
| JPS53109653A (en) * | 1977-03-07 | 1978-09-25 | Torio Kk | Pulse generator |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013008339A1 (ja) * | 2011-07-14 | 2013-01-17 | 富士通株式会社 | 差動型増幅回路 |
| JP5673824B2 (ja) * | 2011-07-14 | 2015-02-18 | 富士通株式会社 | 差動型増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58120921U (ja) | 1983-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0434417Y2 (ja) | ||
| JPS62245814A (ja) | パルス回路 | |
| JPH0447765B2 (ja) | ||
| JP2986881B2 (ja) | 位相差パルス信号の分周装置 | |
| JPS583780U (ja) | 同期パルス信号発生回路 | |
| GB1347220A (en) | Frequency responsive multi-phase pulse generator | |
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| SU650096A1 (ru) | Устройство дл воспроизведени информации с магнитного носител | |
| JPS62146915U (ja) | ||
| JPS6358209A (ja) | 内挿回路 | |
| JPS6324665Y2 (ja) | ||
| JPS61126421A (ja) | インクリメンタル・ロ−タリ・エンコ−ダ出力様の信号処理回路 | |
| SU603135A1 (ru) | Анализатор сигнала тактовый синхронизации | |
| JP2735032B2 (ja) | 位相検出回路 | |
| JPS5918756Y2 (ja) | 自動位相制御装置 | |
| JPH0330889B2 (ja) | ||
| JPS6256016A (ja) | 信号発生回路 | |
| JPS6317365B2 (ja) | ||
| JPS61177513A (ja) | モ−タ制御の誤差カウンタ回路 | |
| JPS6123741B2 (ja) | ||
| JPH0466816U (ja) | ||
| JPS61247125A (ja) | 位相同期回路 | |
| JPH0315861B2 (ja) | ||
| JPS643893U (ja) | ||
| JPS5845869B2 (ja) | デイジタルイソウヘンチヨウソウチ |