JPS58120921U - クロツク信号回路の構成 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図は本考案の実施回路例、第２図・第３図は第１図
会部の動作波形のタイミングを示す。 １・２・・・インバータ、３・４・５・６・・・コンデ
ンサ、”７・８・９・１０・・・抵抗、１１・１６・・
−ＯＲゲート、１２・１３・１４・１５・・・ＡＮＤゲ
ート。

Claims (1)

1. 【実用新案登録請求の範囲】 クロック信号■と、これと同一周期で位相の異るクロッ
   ク信号■とを入力し１、。 ■の立上り番微分して得たパルス◎と、■の立下りを位
   相反転のうえ微分して得たパルス◎と、■の立上りを微
   分して得たパルス［Ｆ］と、■の立下りを位相反転のう
   え微分して得たパルス［Ｆ］とを、第１の４人力ＯＲゲ
   ートまたはこれ′と等価のゲートを通して、入力の４逓
   倍周波数クロック信号◎を取り出す回路と、　　　、 前記［Ｆ］と■を位相反転した■とを第１のＡＮＤゲー
   トまたはこれと等価のゲートを通して得た出゛　力■と
   、■と■を第２のＡＮＤゲートまたはこれと等価のゲー
   トを通して得た出力■と、［有］と［Ｆ］を第３のＡＮ
   Ｄゲートまたはこれと等価のゲートを　　　　　−通し
   て得た出力■と、■を位相反転した■と０と゛を第４の
   ＡＮＤゲートまたはこれと等価のゲートを通して得た出
   力■とを第２の４人力ＯＲゲートまたはこれと等価のゲ
   ートを通してＵＰ／ＤＯＷＮ制御信号■と制御信号型ク
   ロック信号回路の構成゛。