JPS62103324U - - Google Patents
Info
- Publication number
- JPS62103324U JPS62103324U JP19521585U JP19521585U JPS62103324U JP S62103324 U JPS62103324 U JP S62103324U JP 19521585 U JP19521585 U JP 19521585U JP 19521585 U JP19521585 U JP 19521585U JP S62103324 U JPS62103324 U JP S62103324U
- Authority
- JP
- Japan
- Prior art keywords
- flip
- output
- flops
- logic
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007257 malfunction Effects 0.000 claims description 3
- 230000002265 prevention Effects 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 claims 1
- 238000005070 sampling Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Manipulation Of Pulses (AREA)
Description
第１図は本考案に係る誤動作回路の実施例を示
す回路図、第２図イ乃至トは第１図における各部
の信号波形を示すタイミングチヤート、第３図は
従来の誤動作防止回路を示す回路図、第４図イ乃
至トは第３図における各部の信号波形を示すタイ
ミングチヤートである。 １，２…Ｄフリツプフロツプ、３…ＯＲ、４，
５，６…ＮＡＮＤ、７…インバータ。
す回路図、第２図イ乃至トは第１図における各部
の信号波形を示すタイミングチヤート、第３図は
従来の誤動作防止回路を示す回路図、第４図イ乃
至トは第３図における各部の信号波形を示すタイ
ミングチヤートである。 １，２…Ｄフリツプフロツプ、３…ＯＲ、４，
５，６…ＮＡＮＤ、７…インバータ。
Claims (1)
- 入力信号が印加されると共に互いに逆相のクロ
ツクによつて駆動される第１及び第２のＤフリツ
プフロツプと、前記第１及び第２のＤフリツプフ
ロツプの各出力が入力される論理回路と、前記論
理回路の出力が印加されるＲＳフリツプフロツプ
とを備え、前記クロツクの連続する立上り及び立
下り２つのエツジで前記第１及び第２のＤフリツ
プフロツプが入力信号をサンプリングして、この
各サンプリング出力が同一論理のとき、ＲＳフリ
ツプフロツプから前記論理回路の出力に対応する
論理出力を得るようにしたことを特徴とする誤動
作防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19521585U JPS62103324U (ja) | 1985-12-20 | 1985-12-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19521585U JPS62103324U (ja) | 1985-12-20 | 1985-12-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62103324U true JPS62103324U (ja) | 1987-07-01 |
Family
ID=31152902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19521585U Pending JPS62103324U (ja) | 1985-12-20 | 1985-12-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62103324U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59207724A (ja) * | 1983-05-10 | 1984-11-24 | Matsushita Electric Ind Co Ltd | 入力回路 |
-
1985
- 1985-12-20 JP JP19521585U patent/JPS62103324U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59207724A (ja) * | 1983-05-10 | 1984-11-24 | Matsushita Electric Ind Co Ltd | 入力回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62103324U (ja) | ||
| JPS6284231U (ja) | ||
| JPH0246435U (ja) | ||
| JPS58120921U (ja) | クロツク信号回路の構成 | |
| JPS60132033U (ja) | パルス発生器 | |
| JPS635529U (ja) | ||
| JPS62171220U (ja) | ||
| JPS6273630U (ja) | ||
| JPS6140043U (ja) | 差分ａ／ｄ変換器 | |
| JPS62159027U (ja) | ||
| JPS6157632U (ja) | ||
| JPS62198724U (ja) | ||
| JPS6399417U (ja) | ||
| JPS643329U (ja) | ||
| JPS62203521U (ja) | ||
| JPS60139342U (ja) | 奇数分周回路 | |
| JPS5882039U (ja) | 位相比較回路 | |
| JPS6181221U (ja) | ||
| JPS62151237U (ja) | ||
| JPS6079834U (ja) | クロツクパルス検出回路 | |
| JPS611926U (ja) | パルスデユ−テイ整形回路 | |
| JPS60119138U (ja) | パルス発生回路 | |
| JPS6197234U (ja) | ||
| JPH0369931U (ja) | ||
| JPS6059186U (ja) | １秒タイマ |